JPS60214555A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS60214555A
JPS60214555A JP59071203A JP7120384A JPS60214555A JP S60214555 A JPS60214555 A JP S60214555A JP 59071203 A JP59071203 A JP 59071203A JP 7120384 A JP7120384 A JP 7120384A JP S60214555 A JPS60214555 A JP S60214555A
Authority
JP
Japan
Prior art keywords
speed
logic circuit
type logic
low
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59071203A
Other languages
English (en)
Other versions
JP2574742B2 (ja
Inventor
Fumio Sato
文雄 佐藤
Takao Tosaka
登坂　高夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59071203A priority Critical patent/JP2574742B2/ja
Publication of JPS60214555A publication Critical patent/JPS60214555A/ja
Application granted granted Critical
Publication of JP2574742B2 publication Critical patent/JP2574742B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ＥＣＬ　（Ｅｍｉｔｔｅｒ　Ｃｏｕｐｌｅ
ｄ　Ｌｏｇｉｃ　）型論理回路とＣ−ＭＯＳ型論理回路
とを半導体基板上に含むシステム構成の半導体集積回路
装置に関するものである。
〔従来技術〕
従来、高速部分と低速部分とを含む半導体集積回路装置
のシステム構成として第１図に示すものがあった。図に
おいて、１は高速Ｃ−ＭＯＳ型論理回路、２は低速Ｃ−
ＭＯＳ型論理回路、３はこの高速Ｃ−ＭＯＳ型論理回路
１と低速Ｃ−ＭＯＳ型論理回路２とを同一の半導体基板
上に有する半導体集積回路、４は高速論理信号、５は低
速論理信号、６は集積回路装置３を用いることにより得
られる出力論理信号である。
この半導体集積回路装置３は、高速論理信号４を高速Ｃ
−ＭＯＳ型論理回路１を用いて低速論理信号５に変換し
、さらに低速Ｃ−ＭＯＳ型論理回路２を用いて、出力論
理信号６を得るという動作を行なう装置である。
このように、従来の半導体集積回路装置３は、Ｃ−ＭＯ
Ｓ型論理回路を用いることにより低消費電力化を実現し
ようとしていたが、このＣ−ＭＯ８型論理を用いた場合
、高速論理信号４の周波数が低い周波数９例えば１０〜
２０ＭＨｚまでと限られていた。すなわち、１０００Ｍ
　Ｈｚの高速論理信号を入力した場合は、動作しなくな
るという欠点がありた。また、Ｃ−ＭＯＳ型論理回路の
スイッチング時に電源と接地間に流れる貫通電流が、高
周波動作時には周波数の増加と共に大きくなり、Ｃ−Ｍ
Ｏ３回路といえども他の論理回路素子と比較したときに
、低消費電力であるとはいえなくなるという欠点があっ
た。
〔発明の概要〕
この発明は、かかる点に鑑みてなされたもので、高速部
分にＥＣＬ型論理回路を用い、低速部分にＣ−ＭＯ３型
論理回路を用いたものを同一基板上に形成することによ
り、Ｃ−ＭＯ３回路だけで構成されたシステムでの欠点
である最高動作周波数の低いことを改善し、高周波にお
ける消費電力を改善するとともに、Ｃ−ＭＯ３型論理回
路の特徴である低周波における低消費電力という利点と
高集積密度という利点をも兼ね備えた半導体集積回路装
置を提供するものである。
〔発明の実施例〕
以下、本発明の実施例を図について説明する。
第２図は本発明の一実施例による半導体集積回路装置を
示し、図において、７は高速ＥＣＬ型論理回路、８は低
速Ｃ−ＭＯ３型論理回路、９はこの高速ＥＣＬ型論理回
路７と低速Ｃ−ＭＯ３型論理回路８とを同一集積能動素
子上に形成した半導体集積回路装置である。４は高速論
理信号、５は低速論理信号、６は２つの半導体集積回路
装置３を用いることにより得られ゛る出力論理信号であ
る。
本実施例の動作については従来と全く同様である。
このような本実施例によれば、高速部分にＥＣＬ型論理
回路を用いたので、従来、高速Ｃ−ＭＯ８型論理回路を
使用した場合、最高動作周波数が、例えば１０〜２０Ｍ
Ｈｚと限られていたものが、非常に高い２例えば５００
〜１０００Ｍ　Ｈ２の周波数論理信号を低周波論理信号
に変換することが可能となる。また、高い周波数におけ
る低消費電力化も実現できる。
さらに低速部分にはＣ−ＭＯ３型論理回路を用いている
ので、低い周波数においては従来同様に低消費電力化が
実現できる。
このような本装置が通用される具体的な例として、ＰＬ
Ｌシンセサイザ一方式に用いられるプリスケーラとＰ　
Ｌ　Ｌ　（Ｐｈａｓｅｄ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）回
路とを同一基板上に形成した半導体集積回路装置がある
。この場合、高速ＥＣＬ型論理回路に相当するのがプリ
スケーラであり、低速Ｃ−ＭＯ３型論理回路に相当する
のがＰＬＬである。
〔発明の効果〕
以上のように、本発明によれば、高速ＥＣＬ型論理回路
と低速Ｃ−ＭＯ３型論理回路とを同一基板上に形成した
ので、従来に比してより高い周波数論理信号にも対応で
き、また高い周波数での消費電力の軽減が実現できる効
果がある。
【図面の簡単な説明】
第１図は従来の半導体集積回路装置の構成図、第２図は
本発明の一実施例による半導体集積回路装置の構成図で
ある。 ７・・・高速ＥＣＬ型論理回路、８・・・低速Ｃ−ＭＯ
８型論理回路。 なお図中同一符号は同−又は相当部分を示す。 代理人　大岩増雄 第１図 手′続補正書（自発） 特許庁長官殿 １、事件の表示　特願昭５９−７１２０３号２、発明の
名称 半導体集積回路装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 第１図

Claims (1)

    【特許請求の範囲】
  1. （１）高速部分を構成するＥＣＬ型論理回路と、低速部
    分を構成するＣ−ＭＯＳ型論理回路とを同一基板上に形
    成したことを特徴とする半導体集積回路装置。
JP59071203A 1984-04-09 1984-04-09 半導体集積回路装置 Expired - Lifetime JP2574742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59071203A JP2574742B2 (ja) 1984-04-09 1984-04-09 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59071203A JP2574742B2 (ja) 1984-04-09 1984-04-09 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS60214555A true JPS60214555A (ja) 1985-10-26
JP2574742B2 JP2574742B2 (ja) 1997-01-22

Family

ID=13453879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59071203A Expired - Lifetime JP2574742B2 (ja) 1984-04-09 1984-04-09 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2574742B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473144A2 (en) * 1990-08-28 1992-03-04 Nec Corporation Semiconductor integrated circuit comprising interconnections
EP0809362A2 (en) * 1996-05-22 1997-11-26 Nippon Telegraph And Telephone Corporation Logic circuit and its fabrication method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51101478A (ja) * 1975-03-04 1976-09-07 Suwa Seikosha Kk
JPS5812346A (ja) * 1981-07-15 1983-01-24 Nec Corp 半導体集積回路
JPS6051325A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51101478A (ja) * 1975-03-04 1976-09-07 Suwa Seikosha Kk
JPS5812346A (ja) * 1981-07-15 1983-01-24 Nec Corp 半導体集積回路
JPS6051325A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd 半導体集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473144A2 (en) * 1990-08-28 1992-03-04 Nec Corporation Semiconductor integrated circuit comprising interconnections
EP0809362A2 (en) * 1996-05-22 1997-11-26 Nippon Telegraph And Telephone Corporation Logic circuit and its fabrication method
EP0809362A3 (en) * 1996-05-22 1999-07-21 Nippon Telegraph And Telephone Corporation Logic circuit and its fabrication method
US6426261B1 (en) 1996-05-22 2002-07-30 Nippon Telegraph And Telephone Corporation Logic circuit and its fabrication method

Also Published As

Publication number Publication date
JP2574742B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
US6166577A (en) Semiconductor integrated circuit device and microcomputer
KR100192832B1 (ko) 반도체집적회로
US6072348A (en) Programmable power reduction in a clock-distribution circuit
US6359486B1 (en) Modified phase interpolator and method to use same in high-speed, low power applications
US4628216A (en) Merging of logic function circuits to ECL latch or flip-flop circuit
WO2002061825A3 (en) Electronic assembly with high capacity thermal interface and methods of manufacture
JPS59181831A (ja) 可変分周器
Liechti et al. A GaAs MSI word generator operating at 5 Gbits/s data rate
US6535048B1 (en) Secure asynchronous clock multiplexer
JPS60214555A (ja) 半導体集積回路装置
JPH0210768A (ja) 半導体チツプ
CA2171690A1 (en) Circuit for Clock Signal Extraction from a High Speed Data Stream
JP2560698B2 (ja) ラツチ回路
EP1335488A3 (en) Frequency conversion circuit having phase noises lowered
JPS5326689A (en) Semiconductor integrated circuit unit
JPH08204128A (ja) マルチファンクションｌｓｉ装置とその機能切換方法、及び演算処理システム
EP0138126A3 (en) Logic circuit with low power structure
JP2933286B2 (ja) 半導体集積回路
JP2727866B2 (ja) 周波数シンセサイザ
JP2579191B2 (ja) 発振回路
Ding et al. A low-power 17-GHz 256/257 dual-modulus prescaler fabricated in a 130-nm CMOS process
JPS62105463A (ja) 半導体集積回路装置
JP2684669B2 (ja) 発振回路
JPH02130020A (ja) 遅延回路
JPH058950U (ja) 半導体集積回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term