JPS60183A - サンプリングパルス生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は文字多重受信装置に於いて、テレビ−）Ｍン
信号の垂直帰線期間に重畳されている文字多重信号をサ
ンブリングする為のサンプリングパルスを生成するサン
プリングパルス生成回路に関する。

〔発明の技術的背景〕

文字多重信号はテレビジョンビデオ信号の垂直帰線期間
の所定の水平ラインに重畳されている。文字多重信号は
第１図に示すように、クロックランイン部ＡＩ、フレー
ミングコード部Ａ！、制御及びデータ部Ａ３に分けられ
る。クロックランイン部ＡＩは文字多重信号の基準位相
を示すクロックランイン信号ＣＲが重畳される部分であ
る。このクロックランイン１言号ＣＲは”　１０１０１
０１０１０１０１０１０”の１６ビツトの信号である。

７レ一ミングコード部は文字多重信号１バイト学位の区
切りを検知する為の７レーミングコードＦＣが重畳され
る部分である。このフレーミングコードＦＣは１１１０
０１０１の８ビツトよシ構成される。

第２図は従来のサンプリングパルス生成回路を示す回路
図である。図に於いて、１１は周波数８ｆｌｌｃ（但し
、ｆＳＣは搬送色信号周波数）の発振信号を出力する発
振回路Ｏ８Ｃ，７２は前記発振信号を分周して文字多重
信号の伝送レートす る百分周回路である。前記クロック／ＩＰルスがサンプ
リングツ４ルスＳＰとして用いられるものである。この
サンゾリングツ４ルスＳＰを文字多重信号に同期させる
為に、フリップフロップ回路１３が用いられる。このフ
リップフロップ回路１３はクロックランイン信号ＣＲの
前に出力されるパルスＰ１　（第３図（、）参照）によ
ってセット状態とされ、クロックランイン信号ＣＲ（第
３図（ｂ）参照）の反転信号ｎ（第３図（ｃ）参照）の
最初のパルスによってリセット状態とされる。

このときの、頁出力（第３図（ｂ）参照）によって分周
回路１２が一旦リセットされ、クロックランイン信号Ｃ
Ｒに対する分局動作の同期がとられる。これによシ、ク
ロックランイン信号ＣＲに同期したサンプリングツ母ル
スＳＰが得うれる。

〔背景技術の問題点〕

しかしながら上記構成の場合、クロックランイン信号Ｃ
Ｒの１つのパルスによりサンプリング位相を決めている
ので、とのノヤルスが雑音（ｔｔ号等により歪んでしま
うと、誤まったサンプリング位相が得られてしまう。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、雑
音信号に影響されることなく常に所望の位相をもったサ
ンプリングパルスを生成することができるサンプリング
パルス生成回路を提供することを目的とする。

〔発明の概要〕

この発明は、カラーバースト信号に同期し文字多重信号
の伝送レートと等しい周波数をもつクロックパルスから
その１周期分ずつ遅延されたｎ個の第１の遅延パルスを
生成し、同じく、カラーバースト信号に同期し、クロッ
クランイン信号と等しい周波数をもつクロックパルスか
らその１周期分ずつ遅延したｎ個の第２の遅延パルスを
生成する。ここで、クロックランイン信号と第２の遅延
・ぐルスそれぞれとの位相比較を行ない、クロックラン
イン信号の位相を判定する。この判定結果を複数の文字
多重信号・ぐケットについて観察することによシ、文字
多重信号の伝送位相に連続性があるか否かを検出する。

連続性が有る場合は上記検出動作中に最も多く得られた
判定結果に従って前記ｎ個の第１の遅延ｉ４ルスから最
適位相の／４’ルスを検出し、これをサンプリング・ぐ
ルスとする。連続性がない場合、各判定結果毎に最適位
相のパルスを検出しこれをサンプリングパルスとするよ
うにしだものである。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。図に於いて、入力端子２１に印加されたビデオ信
号はｆｌｌｃ再生回路に供給される。このｆｌｌｃ再生
回路２２はビデオ信号中のカラーバースト信号に同期し
た周波数ｆ８ｃのクロック／’ＰルスｐＨを生成する。

このクロック／？２３２ ルスｐＨは５ｆ８ｃ再生回路２３にて周波数丁ｆｌｌｃ
のクロックパルスｐｔｔに変換される。この数５ｆ８ｅ
のクロックパルスＰ１３に変換される。

される。

Ｔ分周回路２４がら出力されるクロックツやルスＰ１４
はシフトレジスタ２６に供給され、前記周波数−ｒｆｌ
ｌｏのクロックパルスＰｌｚｔシフトパルスとしてシフ
トされる。この場合、クロックパルスＰ１２は位相反転
制御回路２７に通され、位相を反転した状態あるいは反
転しない状態のどちらか一方で出方される。しだがって
、シフトレジスタ２６からはクロックパル／（Ｐ　ｔｓ
　ヲソの一周期分ずつ遅延した８個の遅延パルスｊ１６
〜１１３＋８６’〜ａ　、ｌが出力される。

また、−分周回路２５がら出力されるクロッり・やルス
Ｐ１４はシフトレジスタ２８に供給され、前記クロック
パルスＰ１２をシフトノ！ルストシてシフトされる。こ
れにょシ、シフトレジスタ２８からはクロツルリスＰ１
４をその百周期分ずつ遅延した８個の遅延／ＩＰルスｂ
ｅ−ｂｙ７５（出力される。この遅延パルスｂｏ−１）
γは位相判定回路２９に供給される。

位相判定回路２９にはさらに、スライス回路３０にてビ
デオ信号より分離され、トランジスタトランジスタロジ
ックＴＴＬレベルの信号に波形整形された文字多重信号
が供給されている。

位相判定回路２９は文字多重信号のクロックランイン信
号ＣＲと各遅延／４’ルスｂｏ　−ｂｙ　との位相比較
を行ない、遅延パルスｂｏ−ｂ、のうちでクロックラン
イン信号ＣＲに最も位相の近いパルスを判定する。

３０はＲＯＭで、前記シフトレジスタ２６から出力され
る８個の遅延パルスＩＬ６−ａ３　、　ａ６’〜ＩＬ３
′のいずれか１つを文字多重信号のサンプリングパルス
ＳＰとして選択する為の制御データＣＤｌを格納してい
る。このＲＯＭ　３０は前記位相差判定回路２９の判定
出力をアドレスデータとし、指定されるアドレスに格納
されている制御データＣＤＩを出力する。この動作は新
しい判定出力が得られるたびに実行される。

３１はマイクロコンピュータである。このマイクロコン
ピュータ３１も位相差判定回路２９の判定結果に従って
前記８個の遅延パルスａ６〜ａｌｌ＋ａｏ’〜ｌＬ３′
の中からいずれか１つをサンプリングパルスＳＰとして
選択する為の制御データＣＤ、を出力する。但し、この
鳴合、マイクロコンピュータ３１は位相差判定回路２９
から新しい判定結果が得られるたびに、これをＩ１０ポ
ート３２を介して読み込み、これをＸ回（Ｘは正の整数
）繰り返すうち、同じ判定結果がｙ回（ｙは正の整数で
ｙ＜Ｘ）以上得られるか否かを検出する。そしてｙ回以
上得られる場合に、その同じ内容でｙ回以上得られる判
定結果に従って制御データＣＤ、を出力する。この制御
データＣＤ、はＩ１０ポート３３を介して制御データセ
レクタ回路３４に供給される。制御データセレクタ回路
３４はマイクロコンピュータ３１にて同じ判定結果がｙ
回以上得られるとの検出出力が得られる場合はマイクロ
コンピュータ３ノからの制御データＣＤ、を選択し、得
られない場合はＲＯＭ　Ｊ　Ｏからの制御データを選択
する。この切換え信号Ｓ１はマイクロコンピュータ３ノ
からＩ１０ポート３３を介して供給される。

３５　Ｉｆ、　サ＞プリングツぐルスセレクタ回路であ
る。このセレクタ回路３５はセレクタ回路３４からの制
御データに従って８個の遅延）４ルスａｏ〜ａ３　＋’
ｏ′〜ａ３′の中からいずれか１つをサンプリングパル
スＳＰとして出力端子３６に導びく。この場合、制御デ
ータＣＤ１．ＣＤ。

は例えば４ビツトのデータ゛Ｉ　ｃ、Ｃ３ｊｌである。

そして最上位ピットのデータＣ３がクロックパルスＰ１
□を位相反転するか否かの制御信号として位相反転制御
回路２７に供給される。なお、マイクロコンピュータ３
ノに於いて、３１ノはＣＰＵであり、３１２はＣＰＵ　
３１１の動作プログラムを格納するプログラムＲＯＭ、
３１３は演算用ＲＡＭである。

上記構成に於いて第５図のタイミングチャートを参照し
ながら動作を説明する。まず、第５２ 図（ａ）は周波数Ｔｆ３ｃのクロックパルスＰｔｚｔ示
Ｐｔ３を示し、同図（ｃ）は周波数５’８ｅのクロック
・マルスＰ１４を示す。第５図（ｄ）はクロックランイ
ン信号ＣＲと同じ周波数’ｉ　ｆ８ｅの遅延・Ｃルスｂ
０〜ｂ７を示し、同図（ｅ）は文字多重信号の伝送レー
トと同じ周波数５’８ｅをもつ遅延／４’ルスｂｏ−ｂ
３　、ｂ０′〜ｂ３′を示す。第５図（ｆ）は遅延ノ平
ルスｂ。と同じ位相のクロックランイン信号ＣＲ及びそ
のときのサンプリングパルスＳＰを示す。第５図（ｇ）
は遅延パルスｂ０とｂｌとの中間位相をもつクロックラ
ンイン信号ＣＲ及びそのときのサンプリングパルスＳＰ
を示す。

クロックランイン信号ＣＲの位相状態が第５図（ｆ）に
示すような状態にある場合は、位相差判定回路２９は０
００００００１″なる８ビツトのデータを出力する。こ
のデータの各ビットハ順にｂ７〜ｂｏに対応し、クロッ
クランイン信号ＣＲの位相が遅延ノやルスｂ。の位相と
同じであることを示す。したがって、サンプリングパル
スＳＰとしては遅延／’Ｐルスａ０を選択すればよい。

同様に、クロックランイン信号ＣＲの位相状態が第５図
（ｇ）に示すような状態にある場合は、位相差判定回路
２９は”’　ｏ　ｏ　ｏ　ｏ　ｏ　ｏ　ｉ　ｉ　”なる
８ビツトのデータを出力する。これは、クロックランイ
ン信号ＣＲの位相が遅延パルスｂｏとｂｌとの間にある
ことを示す。したがって、サンプリングパルスＳＰとし
ては遅延ノ４ルスａ　ｏ／が選択すればよい。

なお、クロックランイン信号ＣＲが遅延パルスｂｏとｂ
ｌとの中間位置より少しでも遅延ノぐルスｂｏよりに寄
っていれは、位相判定回路２９は”　ＯＯ０００００１
’なるデータを出力する。したがって、サンプリングパ
ルスＳＰとしては遅延パルスａ０を選択すればよい。逆
に、少しでも遅延ノクルスｂ１よりに寄っていれば、”
　００００００１０　’なるデータが出力される。

したがって、サンプリングパルスＳＰとしては遅延パル
スａ１が選択される。

以上のことはクロックランイン信号ＣＲが遅延パルスｂ
０とす、との間の位相範囲内にあるときだけでなく、他
の位相範囲内にあるときも同様にいえる。

次の表は位相差判定回路２９から出力される８ビツトの
データを制御データＣＤ、、ＣＤ！に変換する際の変換
テーブルを示す。なお、位相判定回路２９０判定結果は
これを８ビツトのデータとして表わす場合と、１６進に
変換した場合を示す。表に示すように、クロックランイ
ン信号ＣＲが遅延パルスｂ０〜ｂ７の中の２つの遅延パ
ルスの中間にある場合は、つまり、８ビツトデータでパ
１”なるビットが２つ存在する場合は、制御データＣＤ
１　、ＣＤ、に於いて、最上位ピッ）ｃＢがパ１＃にな
る。これにより、クロックパルスＰ１２は位相反転させ
られる。

との関係は上述した通りであるが、次にＲＯＭ３０やマ
イクロコンピュータ３１、セレクタ回路３４．３５の動
作を説明する。

文字多重信号を伝送する為のクロック信号の位相が各フ
ィールド毎または文字多重信号の重畳水平ライン毎に連
続していないとき、位相判定回路２９の判定結果は各フ
ィールド毎また各平走査周期という関係が成り立つ。

マイクロコンピュータ３１はこの連続性があるか否かを
検出する。この為にマイクロコンピュータ３ノのＣＰＵ
　３１１は位相差判定回路２９から新しい判定結果が得
られるたびにこの判定結果を取り込み演算用ＲＡＭ　３
７３に格納する。

なお、上記判定結果は文字多重信号ｌパケット当り１個
の割合で得られる。Ｘ個の判定結果が演算用ＲＡＭ　３
１３に格納されると、ＣＰＵ　３１１は同じ判定結果が
ｙ個以上あるか否かを検出する噛もしｙ個以上あれば、
連続性有りと判断しそのｙ個ある判定結果に対応した制
御データＣＤ、を出力するとともに、切換え信号Ｓ１を
出力する。これによね、制御データセレクタ回路３４は
制御データＣＤ、を選択し、サンプリングパルスセレク
タ回路３５に供給する。したかって、このセレクタ回路
３５ではマイクロコンピュータ３１かもの制御データに
従って遅延パルスａ。−ａ、ａｏ’〜＆３′の選択がな
される〇 一方１　ｙ個より少なければ、連続性無しと判断し、切
換え信号Ｓ１を出力しない。したかって制御データセレ
クタ回路３４はＲＯＭ　３０からの制御データを選択す
る。この場合は連続性がないから、位相判定回路２９の
判定結果はクロックランイン信号ＣＲの位相変化に応じ
て変化し、これに応じて制御データＣＤ１の内容も変化
する。したがって、クロックランイン信号ＣＲの位相が
変化しても、これに合った最適位相のサンプリングパル
スＳＰを得ることができるＯ 以上詳述したようにこの実施例によれば、文字多重信号
ノヤケッ）ｘ個分の位相情報から文字多重信号の位相を
検出し、この検出結果に従ってサンプリング位相全決定
するようになっている。したがって、各パケットの位相
情報が平均化され、雑音信号の影響をほとんど受けるこ
となくサンプリング位相を決定することができる。

この場合、文字多重信号の伝送位相に連続性が゛ないと
判断されると、サンプリング位相は従来同様各パケット
の位相情報に従って決定される。

しかしながら、この場合、位相判定回路２９はクロック
ランイン信号ＣＲ全体で各遅延ノぞルスｂ０〜ｂ７との
位相比較を行なうので、従来のように１個のパルス成分
でサンプリング位相を決める場合に比べ、雑音信号の影
響を極力軽減することができる。

〔発明の効果〕

このようにこの発明によれば、雑音信号に影響されるこ
となく常に所望の（＋７相をもったサンブリングパルス
を生成することができるサンプリングパルス生成回路を
提供することができる０

【図面の簡単な説明】

第１図は文字多重信号を示す信号波形図、第２図は従来
のサンプリングパルス生成回路を示す回路図、第３図は
第２図の動作を説明する為の信号波形図、第４図はこの
発明に係るサンプリング・やルス生戒回路の一実施例を
示す回路図、第５図は第４図の動作を説明する為の信号
波形図である。 ２１・・・入力端子、２２・・・ｆ８ｃ再生回路、２３
】 ｉ分周回路、２６．２８・・・シフトレジスタ、２７・
・・位相反転制御回路、２９・・・位相判定回路、３０
・・・ＲＯＭ、、９Ｊ・・・マイクロコンピュータ、３
２．３３・・・Ｉ１０回路、３４・・・制御データセレ
クタ回路、３５・・・サンプリングツ９／ｌ／スセレク
タ回路、３６・・・出力端子。

Claims (1)

1. 【特許請求の範囲】 ビデオ信号のカラーバースト信号に同期し、文字多重信
   号の伝送レートと同じ周波数５ｆ８０（但し、ｆｓｃは
   搬送色信号周波数）の第１のクロックパルスを作る第１
   のクロックパルス生成手段と、 この第１のクロックパルス生成手段から出力される第１
   のクロックパルスをその１周期（但し、ｎは正の整数）
   分ずつ遅延して前記文字多重信号のサンプリングパルス
   として利用可能なｎ個の第１の遅延パルスを作る第１の
   遅延手段と、 前記ビデオ信号のカラー／６−スト信号に同期した周波
   数±ｆＳＣの第２のクロック・母ルスを作る第２のクロ
   ックパルス生成手段と、 この第２のクロックパルス生成手段から出力される第２
   のクロックパルスをその１周期分ずつ遅延してｎ個の第
   ２の遅延ノヤルスを作る第２の遅延手段と、 前記ビデオ信号から文字多重信号を分離する分離手段と
   、 この分離手段にて分離された文字多重信号のクロックラ
   ンイン信号と前記ｎ個の第２の遅延パルスそれぞれとの
   位相比較を行ない、クロックランイン信号の位相を判定
   する位相判定手段と、 この位相判定手段から判定出力が得られるたびにその判
   定出力に従って前記サシシリングパルスを選択する為の
   第１の制御データを生成する第１の制御データ生成手段
   と、 前記位相判定手段から同じ判定結果が出力される割合が
   所定値以上か否かを検出することにより文字多重信号の
   伝送位相の連続性を判別する連続性判別手段と、 この連続性判別手段から連続性ありとの判別出力が得ら
   れると上記検出動作中に最も多出力された判定結果に従
   って前記サンプリングパル、選択用の第２の制御データ
   を生成する第２の制御データ生成手段と、 前記連続性判別手段から連続性有りとの判別出力が得ら
   れる場合は第２の制御データを選択し、連続性無しとの
   判別出力が得られる場合は第１の制御データを選択する
   制御データ選択手段と、 この制御データ選択手段から出力される制御データに従
   って前記ｎ個の第１の遅延パルスの中からいずれ１つを
   サンゾリングツ４ルスとして選択するサンプリングパル
   ス選択手段とを具備したサンプリングパルス生成回路。