JPS60167497A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPS60167497A
JPS60167497A JP2335384A JP2335384A JPS60167497A JP S60167497 A JPS60167497 A JP S60167497A JP 2335384 A JP2335384 A JP 2335384A JP 2335384 A JP2335384 A JP 2335384A JP S60167497 A JPS60167497 A JP S60167497A
Authority
JP
Japan
Prior art keywords
layer
thick film
circuit
circuit board
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2335384A
Other languages
English (en)
Other versions
JPH0151075B2 (ja
Inventor
中村 恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2335384A priority Critical patent/JPS60167497A/ja
Publication of JPS60167497A publication Critical patent/JPS60167497A/ja
Publication of JPH0151075B2 publication Critical patent/JPH0151075B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、混成集積回路用セラミック多層回路基板の製
造方法に関するものである。
従来例の構成とその問題点 近年、電子機器の小型、軽量化や高機能化に対する要求
が増大してくるにつれ、それらの電子回路の高密度化が
重要な課題となっている。
このような中にあって、電子回路の高密度化をはかる手
段として昨今様々な方策が講じられており、とりわけ、
回路の機能ブロック化によるモジュール部品(ユニット
化)を使って電子回路を構成し高密度化をはかる実装方
法が多くの電子機器に採用されてくるようになった。
この機能ブロック化されたモジュール部品は、混成集積
回路部品、別名ハイブリッドICとも呼ばれるものであ
り、その形態としてはいろいろなものが実用化され、電
子機器の小型、軽量化や高機能化さらには低価格化に寄
与している。
現在、もっとも広く用いられている混成集積部品の構成
としては、アルミナなどのセラミック絶縁基板上に、銀
−パラジウムから成るメタルグレーズ系の厚膜導体材料
により回路導体層を形成するとともに、その同一面上に
酸化ルテニウム系の厚膜抵抗材料により抵抗回路層を形
成した、回路基板上に機能プロ、ンク回路を構成するの
に必要な回路素子として例えばコンデンサーやトランジ
スタ、ICなどを搭載し、電気的に接続したものである
ところで、昨今この混成集積回路部品自体の高集積化に
対する要求が急速に増大しており、それとともに回路基
板の多層化が必要不可欠な条件となっている。
この多層回路基板には、従来からいろいろな製造方法が
実施されているがセラミック基板をペースとした多層回
路基板としてその代表的な製造工程の一例を第1図A−
Cに示す。
この多層回路基板の製造方法は、まづ第1図Aに示すご
とく、アルミナAどから成るセラミック絶縁基板1の表
面に、銀−パラジウムから成るメタルグレーズ系の導体
ベニストと、同一面上に酸化ルテニウムから成るメタル
グレーズ系の抵抗体ペーストとを、それぞれスクリーン
印刷法により塗布し、第1回路導体層2と抵抗体層2と
抵抗体層3とを形成し、次いで第1図Bに示すごとく第
1回路導体層2の表面にフォトポリマーから成る絶縁体
層4を形成するとともに、この絶縁体層4に第1回路導
体層2の一部が表面に露出するようにバアイヤホール状
の微細孔5をあけ、しかる後に第1図Cに示すように絶
縁体層4の表面に無電解めっきと電気めっき技術を併用
し、セミアディティブ法により第2回路導体層6を形成
し、微細孔5を通して第1回路導体層と電気的に接続す
ることにより回路導体層を多層化した製造方法である0 ところが、このような方法による多層回路基板の重大な
欠点はフォトポリマーによる絶縁体層4の表面にめっき
法により第2回路導体層6を形成6 。
する方法において、絶縁体層4から露出したメタルグレ
ーズ系の第1回路導体層2に含捷れるガラス成分が無電
解めっき液や電気めっき液中に含1れる酸やアルカリに
極めて侵されやすく、従って第1回路導体層2と第2回
路導体層6の接続の信頼性が十分に確保されないことで
ある。
発明の目的 本発明の目的は、層間導体層の接続の信頼性を向上した
多層回路基板の製造方法を提供することである。
発明の構成 本発明の多層回路基板は、セラミ1.り絶縁基板の少な
くとも一生面上にメタルグレーズ系の厚膜回路導体層と
同一面上に厚膜抵抗体層を形成し、さらに厚膜回路導体
層上にフォトポリマーによる絶縁体層を形成して絶縁体
層の必要個所に写真技術を用いてパイヤホール状の微細
孔をあけることにより、厚膜回路導体層の一部を露出さ
せ、絶縁体層に設けた微細孔に高耐熱性導電ペーストを
充填させた後に、めっき法により絶縁体層上に第266
ン 回路導体層を形成する方法により作るものであり、これ
により層間回路導体層の接続の信頼性を向上した多層回
路基板が実現できるものである。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。
第2図A−Dは、本発明の一実施例における多層回路基
板の製造方法による工程を示すものである。
第2図において7は、セラミック絶縁基板、8は厚膜第
1回路溝体層、9は厚膜抵抗体層、10はフォトポリマ
ー絶縁体層、11は微細孔、12は高耐熱樹脂系導電層
、13は第2回路導体層である。
以上のように構成された本実施例の多層回路基板につい
て以下その製造工程を詳細に説明する。
まず第2図AK示すように、アルミナなどのセラミック
絶縁基板7の一生面上に銀や銀−パラジウムの微粉末を
ガシスフリソトと樹脂バインダーに混合してペースト状
としたメタルグレーズ系の導体ペーストをスクリーン印
刷法により塗布し、850〜900”Cの高温で焼成す
ることにより厚膜第1回路溝体層8を形成し、さらに、
この厚膜回路導体層の同一面上に酸化ルテニウムの微粉
末をガラスフリットと樹脂バインダーに混合してペース
ト状古した抵抗体ペーストを同様にスクリーン印刷法に
より塗布し、800パc〜850”°Cの高温で焼成す
ることにより厚膜抵抗体層9を形成しレーザートリミン
グ法により所定の抵抗値になるよう調整した。次いで第
2図BK示すごとく、厚膜第1回路溝体層8の全表面に
フォトポリマータイプの絶縁体層1oを塗布し、フォト
技術を用いて、接続を必要とする厚膜第1回路溝体層の
一部が表面に露出するようにパイヤホール状に微細孔1
1をあけ、さらに第2図Cに示すごとくこの微細孔11
の中に高耐熱性を有する導電ペーストをスクリーン印刷
法により充填し、加熱硬化させることによ!7導導電体
層12を形成する。
この工程において、絶縁体層として使用するフォトポリ
マーは、耐熱性はもとより、電気絶縁特性、耐薬品性な
どにすぐれた特性が要求される。
本実施例においては、この目的に合致するフォトポリマ
ーとしてエポキシ変性したアクリル樹IIWおよび環化
ゴム系ポリブタジェン樹脂をドライフィルム化したもの
を用いた。
また、微細孔11[充填する導電層12としては、高耐
熱性とともに耐薬品性、熱衝撃性にすぐれた特性が要求
されるが、このような要求1足する導電ペーストとして
、本実施例では分子量の大きいエポキシ樹脂に銀の微粉
末を分散し、硬化剤として芳香族アミンを用いた導電ペ
ーストを使用した。
そして、第2図りに示すごとく、フォトポリマーから成
る絶縁体層100表面全体に無電解めっきと電気めっき
を施こして導電金属層を形成し、さらにエツチング法に
よって所望の配線回路状に導電金属層から成る第2の回
路導体層13を形成し、厚膜第1回路溝体層8と電気的
に接続した多層回路基板を作った。
以上のように、本実施例によれば、フォトポリ9 l・ マー絶縁体層10に設けた微細孔11に高耐熱樹脂系の
導電ペースト12を充てんし、この導電層12を介して
めっき法により第2回路導体層13を形成するので、め
っき工程における厚膜第1回路溝体層8の侵しよくか全
くないため層間導体層の接続の信頼性が確保できる。
次に、本発明の他の実施例について図面を参照しながら
説明する。
第3図A、Dは、本発明の他の実施例における多層回路
基板の製造工程を示したものである。
まず第3図AとBは、前述の実施例で示した第2図A、
Bと全く同様であり、まず第3図Aに示すようにセラミ
ック絶縁基板7の一主面上に厚膜第1回路溝体層8と、
その同一面上に厚膜抵抗体層9を形成してから、第3図
Bに示すようにこの表面に7オトボリマ一絶縁体層1o
を形成し、写真技術により、バアイヤホール状微細孔1
1をあける。しかる後に第3図Cに示すごとく、微細孔
11に銀の微粉末とエポキシ樹脂から成る高耐熱樹脂系
の導電ペースト12をスクリーン印刷法に層10の表面
にも、所望の配線回路状に導電ペースト12を塗布し、
加熱硬化し、第3図りに示すごとく、この基板を無電解
銅やニッケルめっき液に浸漬して、配線回路状の樹脂系
導電体層12上に銅やニッケルなどの導電金属層を析出
させることにより第2回路導体層13を形成することに
より多層回路基板を作るものである。
この実施例においては、前述した実施例で得られる多層
回路基板よりも第2回路導体層13と)オドポリマー絶
縁体層10の密着性がすぐれた多層回路基板が実現でき
るとともに、第2回路導体層が無電解めっきのみで形成
できるだめ、工程の簡略化がはかれるメリットが得られ
る。
なお、上述した実施例では、いずれもセラミック絶縁基
板の一方の面に回路導体層を多層化する方法について述
べたが、本発明ではセラミック絶縁基板の表裏両面にわ
たって厚膜回路導体層と抵抗体層を形成し、表裏の回路
導体層をスルーホール接続してから、それぞれの面に一
ヒ述した方法で11 ト ・・ 回路導体層と多層化する方法であってもよいことはいう
までもない。
発明の効果 以上の説明から明らかなように、本発明はセラミック絶
縁基板の少くとも一主面上に厚膜回路導体層と、同一面
上に厚膜抵抗体層を形成し、その表面フォトポリマーに
よる絶縁体層を形成するとともに接続を必要とする個所
に写真技術を用いて、るものであり、フォトポリマー絶
縁体層に設けた微細孔に導電ペーストを充てんすること
により、露出した厚膜回路導体層が完全に保護され、従
って以降のめっき工程における、酸、アルカリ溶液によ
る厚膜回路導体層に含まれるガラス成分が溶出すること
がなく、層間回路導体層の電気的接続が確実に行なえる
とともに、熱衝撃性や耐湿試験による層間接続の信頼性
が著しく向上する効果が回路導体層の密着性がきわめて
すぐれた多層回路基板が得られ、しかも第2回路導体層
が無電解めっき法のみに、よって形成できるため、工程
の簡略化がはかれる効果が得られる。
【図面の簡単な説明】
第1図A−Cは従来の多層回路基板の製造工程図、第2
図A−Dは本発明の一実施例における多層回路基板の製
造工程図、第3図A、Dは本発明の他の実施例における
多層回路基板の製造工程図の一部である。 7・・・・・セラミック絶縁基板、8・・・・・・厚膜
第1回路溝体層、9・・・厚膜抵抗体層、10・・・・
・フォトポリマー絶縁体層、11・・・・・微細孔、1
2・・・・・・高耐熱樹脂系導電層、13・・・・第2
回路導体層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1) セラミック絶縁基板の少なくとも一生面上にメ
    タルグレーズ系の厚膜回路導体層゛と、同一面」二に厚
    膜抵抗体層を形成する工程、前記厚膜回路導体層上に7
    オトポリマーによる絶縁体層を形成するとともに、前記
    絶縁体層の必要個所に写真技術を用いてパイヤホール状
    の微細孔を形成して前記厚膜回路導体層の一部を露出さ
    せる工程、前記微細孔内に高耐熱樹脂系の導電ペースト
    を充填する工程および前記絶縁体層上にめっき法により
    回路導体層を形成する工程を経て作ることを特徴とする
    多層回路基板の製造方法。
  2. (2)高耐熱樹脂系の導電ペーストをフォトポリマー絶
    縁体層に設けた微細孔に充填すると同時に、前記絶縁体
    層の表面上にも配線回路状に塗布し、しかる後に無電解
    めっき法により導電金属層を析出させることにより第2
    回路溝体層を形成すると2 ・ とを特徴とする特許請求の範囲第1項記載の多層回路基
    板の製造方法。
JP2335384A 1984-02-10 1984-02-10 多層回路基板の製造方法 Granted JPS60167497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2335384A JPS60167497A (ja) 1984-02-10 1984-02-10 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2335384A JPS60167497A (ja) 1984-02-10 1984-02-10 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS60167497A true JPS60167497A (ja) 1985-08-30
JPH0151075B2 JPH0151075B2 (ja) 1989-11-01

Family

ID=12108210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2335384A Granted JPS60167497A (ja) 1984-02-10 1984-02-10 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60167497A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556822A (en) * 1978-06-30 1980-01-18 Oki Electric Ind Co Ltd Method of manufacturing ceramic multiilayer wiring board
JPS5651899A (en) * 1979-10-05 1981-05-09 Nippon Electric Co Method of manufacturing high density multilayer circuit board
JPS56118395A (en) * 1980-02-23 1981-09-17 Tokyo Shibaura Electric Co Method of forming multilayer wire
JPS5817696A (ja) * 1981-07-23 1983-02-01 日立化成工業株式会社 多層印刷配線板の製造法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556822A (en) * 1978-06-30 1980-01-18 Oki Electric Ind Co Ltd Method of manufacturing ceramic multiilayer wiring board
JPS5651899A (en) * 1979-10-05 1981-05-09 Nippon Electric Co Method of manufacturing high density multilayer circuit board
JPS56118395A (en) * 1980-02-23 1981-09-17 Tokyo Shibaura Electric Co Method of forming multilayer wire
JPS5817696A (ja) * 1981-07-23 1983-02-01 日立化成工業株式会社 多層印刷配線板の製造法

Also Published As

Publication number Publication date
JPH0151075B2 (ja) 1989-11-01

Similar Documents

Publication Publication Date Title
US4713494A (en) Multilayer ceramic circuit board
JP3014310B2 (ja) 積層配線基板の構造と製作方法
US4985600A (en) Printed circuit board having an injection molded substrate
JPH023317B2 (ja)
JPH09181443A (ja) 電子部品の製造方法
JP2000277916A (ja) 基板および分割基板
JPS60167497A (ja) 多層回路基板の製造方法
US5763060A (en) Printed wiring board
JPH1079568A (ja) プリント配線板の製造方法
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP2537893B2 (ja) 電子回路基板の製造方法
JP2866512B2 (ja) 配線基板
JPH02166792A (ja) 多層スルーホールおよびその形成方法
JPS5810886A (ja) 絶縁基板に導体回路を作成する方法
JPS60187047A (ja) 厚膜回路基板の製造方法
JPH01289201A (ja) チップ抵抗器とその製造方法
JPS6194394A (ja) 厚膜回路基板の製造方法
JP4051751B2 (ja) 電子部品の端子の製造方法
JPS61256688A (ja) 回路基板の製造方法
JPS61101093A (ja) 厚膜回路基板の製造方法
JPS58186996A (ja) 多層回路基板の製造方法
JPS60171793A (ja) 多層配線基板の製造方法
JPS6285496A (ja) 回路基板の製造方法
JPH10256731A (ja) セラミック多層配線板の製造方法
JPS63186496A (ja) 回路基板の製造方法