JPS60154791A - Signal recording and reproducing circuit - Google Patents

Signal recording and reproducing circuit

Info

Publication number
JPS60154791A
JPS60154791A JP59010095A JP1009584A JPS60154791A JP S60154791 A JPS60154791 A JP S60154791A JP 59010095 A JP59010095 A JP 59010095A JP 1009584 A JP1009584 A JP 1009584A JP S60154791 A JPS60154791 A JP S60154791A
Authority
JP
Japan
Prior art keywords
emphasis
circuit
emphasis circuit
signal
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59010095A
Other languages
Japanese (ja)
Inventor
Kuniaki Miura
三浦 邦昭
Isao Fukushima
福島 勇夫
Kazuyoshi Kotani
小谷 一孔
Kenji Kano
加納 賢二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59010095A priority Critical patent/JPS60154791A/en
Publication of JPS60154791A publication Critical patent/JPS60154791A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To improve clip distortion of an FM luminance signal and to have contour emphasis effect by constituting a pre-emphasis circuit and a de-emphasis circuit of two delay lines, an adder, subtractor, and a level regulator. CONSTITUTION:A pre-emphasis circuit is composed of delay lines 21 and 22, subtractors 23 and 24, adders 25 and 26, and level regulators 27 and 28. When this structure is compared with conventional one; a white peak goes to peaks 151 and 152, black peak goes to peaks 161 and 162, and two peaks go to about 1/2 in size, thereby a clip amount is made small. In case of a de-emphasis circuit, a difference from the pre-emphasis circuit is that level regulators 31 and 32 are incorporated. In overall characteristics of both circuits, the phase changes in proportion to the frequency, thereby causing no waveform distortion.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、磁気記録再生装置の信号記録再生回路に関す
るもので、特にビデオテープレコーダ(以下VTRとい
う)に使用して好適な信号記録再生回路に関するもので
ある。
Detailed Description of the Invention [Field of Application of the Invention] The present invention relates to a signal recording and reproducing circuit for a magnetic recording and reproducing device, and particularly to a signal recording and reproducing circuit suitable for use in a video tape recorder (hereinafter referred to as VTR). It is something.

〔発明の背景〕[Background of the invention]

尿庭用VTR(たとえばVH5方式)では第1図に示す
ように、FM変調された輝度信号1と、低域変換された
カラー信号2を周波数多重してテープ上に記録している
As shown in FIG. 1, in a urinary VTR (for example, VH5 system), an FM-modulated luminance signal 1 and a low-frequency converted color signal 2 are frequency-multiplexed and recorded on a tape.

輝度信号回路の一例を第2図に示す。記録時輝度信号α
をプリエンファシス回路3により高域を強調しbとした
後クリップ回路4によりCとし、FM変調器5.記録ア
ンプ6を通ってヘッド7によりテープ8上に記録する。
An example of a luminance signal circuit is shown in FIG. Luminance signal α during recording
The pre-emphasis circuit 3 emphasizes the high frequency range to B, then the clip circuit 4 converts it to C, and the FM modulator 5. It passes through a recording amplifier 6 and is recorded on a tape 8 by a head 7.

再生時、テープ8上の輝度信号をヘッド7により再生し
プリアンプq 、FM復調器10により復調してdとし
た後ディエン7アシヌ回路11により高域を抑圧しビデ
オ信号Cを得る。なお第3図にエンファシス回路の一例
、第4図にディエンファシス回路の一例を示す。ν、は
入力、ν、は出力。
At the time of reproduction, the brightness signal on the tape 8 is reproduced by the head 7, demodulated by the preamplifier q and the FM demodulator 10 to obtain signal d, and then the high frequency signal is suppressed by the digital amplifier circuit 11 to obtain the video signal C. Note that FIG. 3 shows an example of an emphasis circuit, and FIG. 4 shows an example of a de-emphasis circuit. ν is input, ν is output.

12ハゲインの十分大きいオペアンプ、R1,R,。A sufficiently large operational amplifier with a gain of 12, R1, R,.

Cは時定数を決める抵抗ならびに容量である。C is a resistance and a capacitance that determine the time constant.

プリエンファシス回路の特性B0、ティエンファン2回
路の特性B、は、 ただし τ、=CxR。
The characteristic B0 of the pre-emphasis circuit and the characteristic B of the Tien Fan 2 circuit are, however, τ, = CxR.

τ、=Cx (R,+R2) ω:角周波数 と表わされる。B、 、 H,のゲインIH11,1B
21の周波数特性の一例をそれぞれ第5図の13.第6
図の14に示す。
τ, = Cx (R, +R2) ω: Expressed as angular frequency. Gain of B, , H, IH11,1B
An example of the frequency characteristics of No. 21 is shown in No. 13 of FIG. 5, respectively. 6th
It is shown in 14 of the figure.

このようなプリエンファシス、ディエンファシス処理を
行なうことは、FM変復調を行なうシステムにおいて復
調時の三角ノイズ(高調波になる程ノイズが犬となる)
対策としてよ〈実施される。しかしVTRのように映像
信号を限られた帯域に記録する場合には種々の問題が生
ずる。第7図は第2図における各部波形を示したもので
ある。VliS方式の場合、入力ビデオ信号αにおいて ホワイト・・・・・・・・・・・・4.1MHzシンク
・・・・・・・・・・山・・・・・5.4 ME zの
ごとく周波数が設定されている。信号αをプリエンファ
シスするとbのように高域が強調された信号となり、白
ピーク15.黒ピーク16などが生じる。これは記録周
波数帯域が広がることを意味し、S/N劣化、スプリア
ス妨害を生じるため、ある一定レベル17.18でクリ
ップしている。この結果、信号はCとなり、また再生系
で復調後の信号dも5Cとほぼ一致する。これをディエ
ンファシスするとeとなり、クリップ回路4により高域
信号が除かれるため、波形の立上り、立下り部で歪19
,20を生ずる。これを対策するため、再生系のみで新
たに高域強調をする必要があるが、この場合高域部に存
在するノイズも同時に強調するため、立上り、立下りな
どエツジ部のノイズが増加し、画質を大きく劣化させる
Performing such pre-emphasis and de-emphasis processing reduces triangular noise during demodulation (the noise becomes more intense as the harmonics increase) in a system that performs FM modulation and demodulation.
As a countermeasure, it will be implemented. However, various problems arise when recording video signals in a limited band as in a VTR. FIG. 7 shows waveforms of various parts in FIG. 2. In the case of the VliS method, in the input video signal α, white......4.1MHz sync...Mountain...5.4 ME z Frequency is set. When the signal α is pre-emphasized, it becomes a signal with the high frequency emphasized as shown in b, and the white peak 15. A black peak 16 and the like occur. This means that the recording frequency band is widened, which causes S/N deterioration and spurious interference, so it is clipped at a certain level of 17.18. As a result, the signal becomes C, and the signal d after demodulation in the reproduction system also almost matches 5C. When this is de-emphasized, it becomes e, and since the high-frequency signal is removed by the clip circuit 4, the distortion is 19 at the rising and falling parts of the waveform.
,20. To counter this, it is necessary to newly emphasize the high frequency range only in the reproduction system, but in this case, the noise existing in the high frequency range is also emphasized at the same time, so the noise at edges such as rising and falling edges increases. Significantly degrades image quality.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記した従来技術の欠点をなくし、ビ
デオ信号がクリップされない、あるいはクリップされた
としてもその量が少ない新しいエンファシス回路、なら
びに対応するディエンファシス回路を提供するにある、 〔発明の概要〕 上記目的を達成するためK、本発明は2個の遅延線と加
減算器、レベル調整器とでプリエンファシス回路、ディ
エンファシス回路を構成しかつ総合特性に輪郭強調効果
を持たせることを特徴とするものである。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide a new emphasis circuit in which a video signal is not clipped or clipped in a small amount, and a corresponding de-emphasis circuit. Summary] In order to achieve the above object, the present invention is characterized in that a pre-emphasis circuit and a de-emphasis circuit are configured with two delay lines, an adder/subtractor, and a level adjuster, and the overall characteristic has an edge enhancement effect. That is.

〔発明の実施例〕[Embodiments of the invention]

以下本発明を具体的実施例に基すき詳しく説明する。第
8白は本発明におけるプリエンファシス回路を示したも
ので、遅延fi21,22、減算器23,24 、加算
器25,26、レベル調整器27.28からなる。!+
7 =虐ωtとすると各部の信号は次のように表わされ
る。
The present invention will be explained in detail below based on specific examples. The eighth white line shows a pre-emphasis circuit according to the present invention, which is composed of delays fi21 and fi22, subtracters 23 and 24, adders 25 and 26, and level adjusters 27 and 28. ! +
7 = ωt, the signals of each part are expressed as follows.

υ1=―ω(を−τ) v2=―ω(t−2r) シm:kl”l−ν2 v、=に、シ蒐−V。υ1=-ω(-τ) v2=-ω(t-2r) Sim:kl"l-ν2 v,=ni, shi-V.

L15 ” uB+ v4 ” 2に1υ1−(シ、+
T)@ )U6 ” k!v11 v6 == J+u6==vH+2u5” CI+2k
Hkl)IJ@。
L15 ” uB+ v4 ” 2 to 1υ1−(shi, +
T) @ )U6 ” k!v11 v6 == J+u6==vH+2u5” CI+2k
Hkl)IJ@.

k*(vt+υり ここで、τ:遅延線21.22の遅延時間ににレベル調
整器27のゲイン に!ニレベル調整器2日のゲイン ν0をさらに詳しく計算すると、 vo= (1+2kl (&1−aysωを月5tn(
r)(t−r ) ・−(31となる。(3)式を入力
信号V、と比較すると、ゲイン= 1+2&、 (k、
−邸ωτ)= (1+2に、 k、 )−2に、(2)
ωτ ・・町・・・曲・(4)遅延時間=τ(一定) が得られる。嶋”” 11kv= 1/2 sτ=12
5ル5ω=2πfとして(4)式を図示したものが第9
図である。すなわち4MHz (1/2τ)をピークと
したプリエンファシス特性が得られる。またこの場合遅
延時間は全周波数帯域で一定であるため、波形歪は生じ
ない。
k*(vt+υ) Here, τ: the gain of the level adjuster 27 at the delay time of the delay line 21. 5tn per month (
r)(t-r) ・-(31. Comparing equation (3) with the input signal V, gain=1+2&, (k,
- house ωτ) = (1+2, k, )-2, (2)
ωτ... Town... Song (4) Delay time = τ (constant) is obtained. Shima "" 11kv = 1/2 sτ = 12
Equation (4) is illustrated with 5 ω = 2πf in the 9th
It is a diagram. That is, a pre-emphasis characteristic with a peak at 4 MHz (1/2τ) is obtained. Further, in this case, since the delay time is constant over the entire frequency band, no waveform distortion occurs.

また入力信号υiが矩形波の場合、第8図の各部波形は
第101のよ5になる。この時プリエンファシス出カシ
、は、パルスの立上り29.立下り30の前後に高域成
分が分散される。
Further, when the input signal υi is a rectangular wave, the waveforms of each part in FIG. 8 are 101-5. At this time, the pre-emphasis output is at the rising edge of the pulse 29. High frequency components are dispersed before and after the falling edge 30.

第2図に示した輝度信号系において、プリエンファシヌ
回路3として第8図に示した本発明を適用した場合、各
部波形は第11図のαおよびす、cのようになる。、第
7図の従来例と比較すると、白ピーク15が2つのピー
ク151,152に、黒ビーク16が2つのピーク16
1,162となり、かつ2つのピークの太きさはほぼ1
/2となる。したがってクリソゲ回路4によりクリップ
されることがない。あるいはクリップ量を小さくするこ
とができ、波形歪を防止できる。
In the luminance signal system shown in FIG. 2, when the present invention shown in FIG. 8 is applied as the pre-emphasis circuit 3, the waveforms of each part become as shown by α, S, and c in FIG. 11. , compared with the conventional example shown in FIG.
1,162, and the thickness of the two peaks is approximately 1.
/2. Therefore, it will not be clipped by the chrysoge circuit 4. Alternatively, the amount of clipping can be reduced, and waveform distortion can be prevented.

第12図は本発明におけるディエンファシス回路を示し
たもので、第8図のプリエンファシス回路と異なるのは
、レベル調整器31 j2である。
FIG. 12 shows a de-emphasis circuit according to the present invention, which differs from the pre-emphasis circuit in FIG. 8 in the level adjuster 31 j2.

第9図に示したブリエンファシス特性B(的の逆特性を
持ったディエンファシス特性を得るにはssaのプリエ
ン7アシヌ回路をフィードバンクループに入れ、17B
ゆ)となる特性を得る必要がある。しかしB(へ)には
遅延時間τの遅延項が存在するため、フィードバックを
かけると発振する。従ってディエンファシス回路として
は、プリエンファシス回路と同様にフィードフォワード
型とする必要がある。
To obtain the de-emphasis characteristic with the bias characteristic B (inverse characteristic of the target) shown in Fig.
It is necessary to obtain the characteristics that However, since there is a delay term of delay time τ in B(to), oscillation occurs when feedback is applied. Therefore, the de-emphasis circuit needs to be of a feedforward type like the pre-emphasis circuit.

本発明のディエンファシス特性は(4)式に対しく 1
+2A:、 k、 ) +2ktal+sωτ ・・・
・叩・・・・・・・・叩・(5)で表わされるように鳴
ωτの項の符号を変えたものである。これはレベル調整
器31のゲインを−に、 、 32のゲインを−に、と
することにより実現できる。kI” 1r kt =1
/2s τ=125 rL、? の場合における(6)
式の特性を第13図に示す。なおf=0(ω=0)の場
合をQdBとしている。また第9因のプリエンファシス
特性を第13図のディエンファシス特性とを組合せた総
合特性を第14図に示j。第14図かられかるように総
合特性は平担とならず、2MHzの点でピークを持つ形
となる。
The de-emphasis characteristic of the present invention corresponds to equation (4): 1
+2A:, k, ) +2ktal+sωτ...
・Tap・・・Tap・As shown in (5), the sign of the term ωτ is changed. This can be realized by setting the gain of level adjuster 31 to - and the gain of level adjuster 32 to -. kI” 1r kt =1
/2s τ=125 rL,? (6) in the case of
The characteristics of the equation are shown in FIG. Note that the case of f=0 (ω=0) is defined as QdB. Further, FIG. 14 shows a comprehensive characteristic that combines the pre-emphasis characteristic of the ninth factor with the de-emphasis characteristic of FIG. 13. As can be seen from FIG. 14, the overall characteristics are not flat, but have a peak at 2 MHz.

本発明のプリエンファシス、ディエンファシス回路は共
に遅延時間はτで一定であり、位相は周波数に比例して
変化する。したがって第14図の総合特性は遅延時間が
2τと一定であり、位相も周波数に比例して変化するた
め波形歪は生じない。すなわち第14図の総合特性は波
形歪のない輪郭強調回路となっている。
In both the pre-emphasis and de-emphasis circuits of the present invention, the delay time is constant τ, and the phase changes in proportion to the frequency. Therefore, in the overall characteristic shown in FIG. 14, the delay time is constant at 2τ, and the phase also changes in proportion to the frequency, so no waveform distortion occurs. In other words, the overall characteristics shown in FIG. 14 are a contour emphasizing circuit without waveform distortion.

本発明をビデオ信号に適用すると、第11図に示すよう
にディエンファシス後の出力はCのように輪郭強調がな
された波形となり、エンファシスによるS/N改善と輪
郭強調による過渡特性改善の両者が同時に実現できる。
When the present invention is applied to a video signal, as shown in FIG. 11, the output after de-emphasis becomes a waveform with edge emphasis as shown in C, and both the S/N improvement due to emphasis and the transient characteristic improvement due to edge enhancement are achieved. It can be achieved at the same time.

また第8図のプリエンファシス回路と第12図のディエ
ンファシス回路において、レベル調整器27,2Bに反
転アンプを付加すればレベル調整器3t、32が得られ
、容易に共通化できることは明らかである。
Furthermore, in the pre-emphasis circuit of FIG. 8 and the de-emphasis circuit of FIG. 12, if an inverting amplifier is added to the level adjusters 27 and 2B, level adjusters 3t and 32 can be obtained, and it is clear that they can be easily shared. .

また本発明の新しいエン7アシス回路と、第3図、第4
図の従来のエンファシス回路を組合せて使うことも可能
である。またレベル調整器28.32にリミッタ回路を
設ければ入力レベルに対してエンファシス量が変化する
いわゆるダイナミックエンファシスも可能である。また
第8図、第12図に示した加算器、減算器の選択、レベ
ル調整器のゲインの正、負の選択は一つではなく、種々
の構成が可能である。
In addition, the new engine assist circuit of the present invention, and Figures 3 and 4.
It is also possible to use a combination of the conventional emphasis circuits shown in the figure. Furthermore, if a limiter circuit is provided in the level adjusters 28 and 32, so-called dynamic emphasis in which the amount of emphasis changes with respect to the input level is also possible. Further, the selection of the adder and subtractor shown in FIGS. 8 and 12 and the selection of positive or negative gain of the level adjuster are not limited to one type, and various configurations are possible.

以上述べたように本発明では2つの遅延憩と加算器、減
算器、レベル調整器によりプリエンファシス回路、ディ
エンファシス回路を構成することKより、FM輝度信号
のクリップ歪を改善し、かつ輪郭強調回路も同時に実現
するなど画質向上に極めて大きな効果がある。
As described above, in the present invention, by configuring a pre-emphasis circuit and a de-emphasis circuit using two delay switches, an adder, a subtracter, and a level adjuster, it is possible to improve the clipping distortion of the FM luminance signal and to enhance the contour. The circuit can also be realized at the same time, which has an extremely large effect on improving image quality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はFMlQ度信号と低域変換クロマ信号のスペク
トラム図、第2図は輝度信号再生回路のブロック図、第
3図はエンファシス回路のブロック図、第4丙はディエ
ンファシス回路の回路図、第5図、第6図はプリエンフ
ァシス回路及びディエンファシス回路の特性図、第7図
は従来のエンファシス時のビデオ信号の波形図、第8図
は本発明のプリエンファシス回路のブロック図、第9図
は本発明のプリエン7アシヌ回路の特性図、第10囚は
矩形波の場合の波形図、第11図はビデオ信号の場合の
波形図、第12図は本発明のディエンファシス回路のブ
ロック図、第13図は本発明のディエンファシス回路の
特性図、第14図は総合特性図である。 3:プリエンファシス回路 4:クリップ回路 11:ディエン7アシス回路 21.22 :遅延線 23.24 :減算器 25.26 :加算器 27.28,31,32 ニレペル調整器代理人弁理士
 高 橋 明 夫 子1国 t2日 一シに− 才3唱 十4図 1 才50 76日 /1=Ii針 十8同 千9図 r@鴻歓(FtHz) −才10凪 fit同 α 1−12図 才13国 島未数(MHz) 1−14図 E 1StCト1hz> 手続補正書(方式) %式% 発明の名称 信号記録再生回路 補正をする者 1irlと加(マ 特許出願人 乙 称 (510)月式会門 ]コ 立 製作折代 理
 人 補正の対象 願書及び明細書全文 補正の内容
Figure 1 is a spectrum diagram of the FMlQ degree signal and low frequency conversion chroma signal, Figure 2 is a block diagram of the luminance signal regeneration circuit, Figure 3 is a block diagram of the emphasis circuit, and 4th C is a circuit diagram of the de-emphasis circuit. 5 and 6 are characteristic diagrams of the pre-emphasis circuit and de-emphasis circuit, FIG. 7 is a waveform diagram of a video signal during conventional emphasis, FIG. 8 is a block diagram of the pre-emphasis circuit of the present invention, and FIG. Figure 10 is a characteristic diagram of the pre-amplifier circuit of the present invention, Figure 10 is a waveform diagram for a rectangular wave, Figure 11 is a waveform diagram for a video signal, and Figure 12 is a block diagram of the de-emphasis circuit of the present invention. , FIG. 13 is a characteristic diagram of the de-emphasis circuit of the present invention, and FIG. 14 is a comprehensive characteristic diagram. 3: Pre-emphasis circuit 4: Clip circuit 11: Dien 7 assist circuit 21.22: Delay line 23.24: Subtractor 25.26: Adder 27.28, 31, 32 Nirepel adjuster patent attorney Akira Takahashi Husband and child 1 country t2 day 1 day - 3 years old 14 years old 50 years 76 days / 1 = Ii needle 18 years old 9 years old @ Hong Huan (FtHz) - 10 years old fit same α 1-12 years old 13Kunishima Unnumbered (MHz) 1-14 Figure E 1StCto1hz> Procedural Amendment (Method) % Formula % Title of Invention Person who corrects signal recording and reproducing circuit 1irl and addition (Ma Patent applicant B Name (510) [Monthly Ceremony Kaimon] Co., Ltd. Production agent Subject of person amendments Contents of amendments to the full text of the application and specification

Claims (1)

【特許請求の範囲】[Claims] 輝度信号をFM変調して記録する記録再生装置において
、2つの遅延線と加減算器とレベル調整器からなるプリ
エンファシス回路と、上記プリエンファシス回路におけ
るレベル調整器ノゲインの極性を逆とする、あるいはこ
れと等価な特性が得られる構成としたディエンファシス
回路とを有する信号再生回路。
In a recording and reproducing apparatus that records a luminance signal by FM modulation, a pre-emphasis circuit consisting of two delay lines, an adder/subtractor, and a level adjuster, and the polarity of the gain of the level adjuster in the pre-emphasis circuit are reversed, or this A signal reproducing circuit having a de-emphasis circuit configured to obtain characteristics equivalent to that of the de-emphasis circuit.
JP59010095A 1984-01-25 1984-01-25 Signal recording and reproducing circuit Pending JPS60154791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59010095A JPS60154791A (en) 1984-01-25 1984-01-25 Signal recording and reproducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59010095A JPS60154791A (en) 1984-01-25 1984-01-25 Signal recording and reproducing circuit

Publications (1)

Publication Number Publication Date
JPS60154791A true JPS60154791A (en) 1985-08-14

Family

ID=11740766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59010095A Pending JPS60154791A (en) 1984-01-25 1984-01-25 Signal recording and reproducing circuit

Country Status (1)

Country Link
JP (1) JPS60154791A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63125070A (en) * 1986-11-14 1988-05-28 Matsushita Electric Ind Co Ltd Video signal processor
JPS63125069A (en) * 1986-11-14 1988-05-28 Matsushita Electric Ind Co Ltd Video signal processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63125070A (en) * 1986-11-14 1988-05-28 Matsushita Electric Ind Co Ltd Video signal processor
JPS63125069A (en) * 1986-11-14 1988-05-28 Matsushita Electric Ind Co Ltd Video signal processor

Similar Documents

Publication Publication Date Title
EP0354734B1 (en) Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same
JPS6145919B2 (en)
JPS60154791A (en) Signal recording and reproducing circuit
JPH0810533B2 (en) Magnetic playback device
JPS6339297A (en) Video signal processing circuit
JP2833932B2 (en) Non-linear emphasis circuit
JPS62122384A (en) Magnetic recording and reproducing system
JP2535262B2 (en) Pre-emphasis circuit
JP2987897B2 (en) Video signal processing circuit
JPS5946046B2 (en) Recording/playback device
JPS6161590A (en) Processing circuit of chrominance signal
JPH0722372B2 (en) Modulation circuit of magnetic recording / reproducing apparatus
JPH0627023Y2 (en) Noise reduction circuit
JPH03238669A (en) Fm demodulation device
JP2535826B2 (en) Noise cancellation circuit
JPS60163593A (en) Recording and reproducing device of video signal
JPH02134984A (en) Contour correcting device for carrier chrominance signal
JPS63193675A (en) Video signal processor
JPH01279695A (en) Magnetic recording and reproducing device
JPS6378690A (en) Video signal processor
JPH04315321A (en) Signal processing method and its device
JPH05145891A (en) Image signal processor
JPS5949090A (en) Recording and reproducing circuit of chrominance signal
JPH05325406A (en) Recording and reproducing device for information signal
JPS5924407A (en) Noise canceller