JPS60134939A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS60134939A JPS60134939A JP25079883A JP25079883A JPS60134939A JP S60134939 A JPS60134939 A JP S60134939A JP 25079883 A JP25079883 A JP 25079883A JP 25079883 A JP25079883 A JP 25079883A JP S60134939 A JPS60134939 A JP S60134939A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- register
- buffer storage
- conditional branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 26
- 238000001514 detection method Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、データ処理装置における条件付き分岐命令の
制御方式に関する。
制御方式に関する。
（従来技術） ′
プログラムの重要な構成要素の一つには繰返し、処理が
あり、繰返し処理が実行される頻度はきわめて高い。し
たがって、繰返し処理を効率よく処理することがデータ
処理装置の性能の向上につながる。
あり、繰返し処理が実行される頻度はきわめて高い。し
たがって、繰返し処理を効率よく処理することがデータ
処理装置の性能の向上につながる。
一般に、プログラムにおいて繰返１ループ処理を記述す
る場合には、命令ループ内に終了条件をチェックする条
件付き分岐命令を挿入し、終了条件が成立した時点でル
ープから抜は出すという記述方法な採用する場合が多く
、こればプログラムコーティングの習性上、決められる
ものであった。
る場合には、命令ループ内に終了条件をチェックする条
件付き分岐命令を挿入し、終了条件が成立した時点でル
ープから抜は出すという記述方法な採用する場合が多く
、こればプログラムコーティングの習性上、決められる
ものであった。
このようなコーディングを行うと、命令ループの実行ヲ
複数回にわたって繰返した後、分岐条件の成立によって
ループから抜は出すととになる。この場合には、ループ
を抜は出す前後でプログラムの流れが変化するため、条
件付き分岐命令の分岐先の一連の命令語がバッファ記憶
の内部に存在せず、主記憶装置から読出さなければなら
なくなる可能性があって、処理能力の低下につながると
いう問題点がある。
複数回にわたって繰返した後、分岐条件の成立によって
ループから抜は出すととになる。この場合には、ループ
を抜は出す前後でプログラムの流れが変化するため、条
件付き分岐命令の分岐先の一連の命令語がバッファ記憶
の内部に存在せず、主記憶装置から読出さなければなら
なくなる可能性があって、処理能力の低下につながると
いう問題点がある。
上記の問題点を除去する方策として、条件付き分岐命令
に遭遇した場合には、分岐先命令をあらかじめ主記憶装
置から読出して命令バッファに格納しておくという方法
があるが、この方法ではハードウェアの大幅々増７Ｊ［
ｌ ｅ招くという欠点があった。
に遭遇した場合には、分岐先命令をあらかじめ主記憶装
置から読出して命令バッファに格納しておくという方法
があるが、この方法ではハードウェアの大幅々増７Ｊ［
ｌ ｅ招くという欠点があった。
（発明の目的）
本発明の目的は、条件付き分岐命令に遭遇した場合には
分岐先命令の取出し、要求を送出し・ このときにバッ
ファ記１俤の内部にデータが存在しないならばブロック
転送に要する時間を命令ループの実行時間に吸収略せる
ように構成することにより、ブロック転送に要する時間
を実効的に短縮し、分岐先命令の取出しの際にバッファ
記憶のヒント率を高め、条件付き分岐命令の高速処理が
可能に構成したデータ処理装置を提供することにある。
分岐先命令の取出し、要求を送出し・ このときにバッ
ファ記１俤の内部にデータが存在しないならばブロック
転送に要する時間を命令ループの実行時間に吸収略せる
ように構成することにより、ブロック転送に要する時間
を実効的に短縮し、分岐先命令の取出しの際にバッファ
記憶のヒント率を高め、条件付き分岐命令の高速処理が
可能に構成したデータ処理装置を提供することにある。
（発明の構成）
本発明によるデータ処理装置は検出記憶手段と。
計算手段と、保持手段と、バッファ記憶と、アクセス手
段とを具備して構成したものである。
段とを具備して構成したものである。
検出記憶手段は、条件付き分岐命令に遭遇したことを検
出して記憶するだめのものである。
出して記憶するだめのものである。
計算手段は、条件付き分岐命令の分岐先アドレスを計算
するだめのものである。
するだめのものである。
保持手段は、上記計算の結果を上記検出記憶手段の指示
によシ保持するだめのものである。
によシ保持するだめのものである。
バッファ記憶は、内部にデータを保有し、ない場合には
主記憶装置との間で予じめ決められた太き場のブロック
単位でデータの転送を行い、所要のデータを記憶するだ
めのものである。
主記憶装置との間で予じめ決められた太き場のブロック
単位でデータの転送を行い、所要のデータを記憶するだ
めのものである。
アクセス手段は、検出記憶手段の指示により分岐条件の
成立にかかわらず、上記保持手段の内容に応じてバッフ
ァ記憶をアクセスするためのものである。
成立にかかわらず、上記保持手段の内容に応じてバッフ
ァ記憶をアクセスするためのものである。
（実施列）
次に、本発明について図面を釘照して詳細に説明する。
第１図は、本発明によるデータ処理装置の一実ＭＦＡｆ
１１に主記憶装置と共に示すブロック図である。
１１に主記憶装置と共に示すブロック図である。
第１図において、１は命令バッファ、２は命令レジスタ
、２１は切換部、６はアドレス修飾用のレジスタ群、４
＆′ｉ命令解析部、５はアドレス演算部、６はコマンド
レジスタ、７はアドレスレジスタ、８はＴＬＢ制御部、
９はＴＬＢ、１０はバッファ記憶制御部、１１はバッフ
ァ記憶、１２は読出し用のデータレジスタ、１６は主記
憶装置である。
、２１は切換部、６はアドレス修飾用のレジスタ群、４
＆′ｉ命令解析部、５はアドレス演算部、６はコマンド
レジスタ、７はアドレスレジスタ、８はＴＬＢ制御部、
９はＴＬＢ、１０はバッファ記憶制御部、１１はバッフ
ァ記憶、１２は読出し用のデータレジスタ、１６は主記
憶装置である。
第１図においては、バッファ記憶１１または主記憶装置
１６から逐次、読出された命令語が命令バッファ１に格
納される。命令レジスタ２に条件付き分岐命令以外のデ
ータの読出しを必要とする命令がセントされた場合には
、命令解析部４およびアドレス演算部５によりメモリア
クセスコマンドがコマンドレジスタ６のコマン）’部６
１にセントされ、アドレスがアドレスレジスタ７にセ
ットされる。次に、ＴＬＢ制御部８がコマンド部６−１
のメモリアクセスコマンドにより起動され、ＴＬＢＩ参
照して論理アドレスを実アドレスへ変換すると共に、バ
ッファ記憶制御部１０を起動し、バッファ記憶１１の内
容を参照する。バッファ記憶１１にデータが存在する場
合には、データレジスタ１２に直ちにデータがセットさ
れ、所要のデータが得られる。また、バッファ記憶１１
にデータが存在しない場合には、主記憶装置１６との間
で予じめ決められたサイズのブロック単位での転送が行
われ、所要のデータを含むブロックがバッファ記憶１１
へ取込まれると同時に、データレジスタ１２にもセット
される。
１６から逐次、読出された命令語が命令バッファ１に格
納される。命令レジスタ２に条件付き分岐命令以外のデ
ータの読出しを必要とする命令がセントされた場合には
、命令解析部４およびアドレス演算部５によりメモリア
クセスコマンドがコマンドレジスタ６のコマン）’部６
１にセントされ、アドレスがアドレスレジスタ７にセ
ットされる。次に、ＴＬＢ制御部８がコマンド部６−１
のメモリアクセスコマンドにより起動され、ＴＬＢＩ参
照して論理アドレスを実アドレスへ変換すると共に、バ
ッファ記憶制御部１０を起動し、バッファ記憶１１の内
容を参照する。バッファ記憶１１にデータが存在する場
合には、データレジスタ１２に直ちにデータがセットさ
れ、所要のデータが得られる。また、バッファ記憶１１
にデータが存在しない場合には、主記憶装置１６との間
で予じめ決められたサイズのブロック単位での転送が行
われ、所要のデータを含むブロックがバッファ記憶１１
へ取込まれると同時に、データレジスタ１２にもセット
される。
次に、条件付き分岐命令が命令レジスタ２にセットされ
た場合について説明する。命令レジスタ２に条件付き分
岐命令がセットされると、命令解析部４によりコマンド
レジスタ６のフラグ部６−２がセットされる。このとき
、分岐先アドレスがアドレス演算部５により計算され、
アドレスレジスタ７にセットされる。このときには、コ
マンドも上記と同様にしてセントきれる。次に、フラグ
部６−２によりＴＬＢ制御部８およびバッファ記憶制御
部１０が起動され、論理アドレスを実アドレスへ変換す
ると共に、バッファ記憶１１ｆｒ、アクセスする。ここ
で、バッファ記憶１１の内部にデータが存在する場合に
は、データをデータレジスタ１２へ七ソ卜せずに、バッ
ファ記憶制御部１゜け処理を終了する。
た場合について説明する。命令レジスタ２に条件付き分
岐命令がセットされると、命令解析部４によりコマンド
レジスタ６のフラグ部６−２がセットされる。このとき
、分岐先アドレスがアドレス演算部５により計算され、
アドレスレジスタ７にセットされる。このときには、コ
マンドも上記と同様にしてセントきれる。次に、フラグ
部６−２によりＴＬＢ制御部８およびバッファ記憶制御
部１０が起動され、論理アドレスを実アドレスへ変換す
ると共に、バッファ記憶１１ｆｒ、アクセスする。ここ
で、バッファ記憶１１の内部にデータが存在する場合に
は、データをデータレジスタ１２へ七ソ卜せずに、バッ
ファ記憶制御部１゜け処理を終了する。
次に、バッファ記憶１１の内部にデータが存在しない場
合に（吐、バッファ記憶制御部１ｏによって主記憶装置
１６との間でブロック転送が行われ、所要のデータを含
むプロンクデータがバッファ記憶１１の内部に取込まれ
、上記と同様にしてデータはデータレジスタ１２にはセ
ントされずに処理が終了する。
合に（吐、バッファ記憶制御部１ｏによって主記憶装置
１６との間でブロック転送が行われ、所要のデータを含
むプロンクデータがバッファ記憶１１の内部に取込まれ
、上記と同様にしてデータはデータレジスタ１２にはセ
ントされずに処理が終了する。
以上の説明において、ＴＬＢ制御部８の起動、ならびに
バッファ記憶制御部１ｏの起動以降の一連の動作には、
マイクロプログラムは介入せず、すべてハードウェアの
制御のもとに行われる。
バッファ記憶制御部１ｏの起動以降の一連の動作には、
マイクロプログラムは介入せず、すべてハードウェアの
制御のもとに行われる。
次に、本発明の特徴である条件付き分岐命令を含む命令
ループの処理について説明する。命令バッファ１に格納
された命令語が命令レジスタ２にセットされ、解読と実
行とが逐次、行われて行く。
ループの処理について説明する。命令バッファ１に格納
された命令語が命令レジスタ２にセットされ、解読と実
行とが逐次、行われて行く。
処理が進み、命令ループの第１回目の実行に入シ、ルー
プの内部に存在する条件付き分岐命令が命令レジスタ２
にセットされると、上記の説明のようにしてコマンドレ
ジスタ乙のフラグ部６−２がセットされ、ＴＬＢ制御部
８およびバッファ記憶制御部１０が起動される。そこで
、命令レジスタ２には次の命令語がセットされて処理が
開始される。
プの内部に存在する条件付き分岐命令が命令レジスタ２
にセットされると、上記の説明のようにしてコマンドレ
ジスタ乙のフラグ部６−２がセットされ、ＴＬＢ制御部
８およびバッファ記憶制御部１０が起動される。そこで
、命令レジスタ２には次の命令語がセットされて処理が
開始される。
もし、ここでフラグ部６−２によってアクセスされたバ
ッファ記憶１１の内部にデータが存在する場合には、フ
ラグ部６−２の内容にもとづく処理がそこで終了する。
ッファ記憶１１の内部にデータが存在する場合には、フ
ラグ部６−２の内容にもとづく処理がそこで終了する。
もし、バッファ記憶１１の内部にデータが存在し、ない
場合には、ブロック転送が行われる。しかし、ブロック
転送はハードウェアの制御のもとで行われるため、条件
付き分岐命令以後の命令の処理には何んら影響を与えな
い。
場合には、ブロック転送が行われる。しかし、ブロック
転送はハードウェアの制御のもとで行われるため、条件
付き分岐命令以後の命令の処理には何んら影響を与えな
い。
七の後、命令の処理が進み、第２回目以後の命令ループ
の実行に入り、再び上記の条件付き分岐命令に遭遇する
と、上記と同様にしてフラグ部６−２がセットされ、Ｔ
ＬＢ制御部８ならびにバッファ記憶制御部１０が起動さ
れる。しかし、２回目以降のアクセスでは、データがバ
ッファ記憶１１の内部に存在するため、ブロック転送は
行われない。命令ループの最終回に入り、終了条件、す
なわち分岐条件がセントされた後に条件付き分岐命令の
処理が行われると、分岐先命令は既にバッファ記憶１１
の内部に存在するため、直ちに分岐先命令の処理に移る
ことが可能である。
の実行に入り、再び上記の条件付き分岐命令に遭遇する
と、上記と同様にしてフラグ部６−２がセットされ、Ｔ
ＬＢ制御部８ならびにバッファ記憶制御部１０が起動さ
れる。しかし、２回目以降のアクセスでは、データがバ
ッファ記憶１１の内部に存在するため、ブロック転送は
行われない。命令ループの最終回に入り、終了条件、す
なわち分岐条件がセントされた後に条件付き分岐命令の
処理が行われると、分岐先命令は既にバッファ記憶１１
の内部に存在するため、直ちに分岐先命令の処理に移る
ことが可能である。
（発明の効果）
本発明は以上説明（１，たよりに、条件付き分岐命令に
遭遇した場合には、分岐先命令の取出し要求を送出【１
、このときにバッファ記憶の内部にデータが存在しない
ならば、ブロック転送に要する時間を命令ループの実行
時間内に吸収させるように構成することにより、命令ル
ープの内部に存在する条件付き分岐命令の分岐先命令の
取出【２に際してバッファ記憶のヒツト率を高め、分岐
先命令の実行開始が速やかに行えるという効果がある。
遭遇した場合には、分岐先命令の取出し要求を送出【１
、このときにバッファ記憶の内部にデータが存在しない
ならば、ブロック転送に要する時間を命令ループの実行
時間内に吸収させるように構成することにより、命令ル
ープの内部に存在する条件付き分岐命令の分岐先命令の
取出【２に際してバッファ記憶のヒツト率を高め、分岐
先命令の実行開始が速やかに行えるという効果がある。
第１図は本発明によるデータ処理装置の一実施例を示す
ブロック図である。 １・・・命令バンファ ２−・１命令レジスタ ２１＠・切換部 ３Ｉｌｅ会レジスタ群 ４・・・命令解析部 ５・・・アドレス演算部 ６＠ｅ１１コマンドレジスタ ７・Φ・アドレスレジスタ ８・・＠ＴＬＢ制御部 ９−−−ＴＬＢ １０・・・バッファ記憶制御部 １１・−・バッファ記憶 １２・争争データレジスタ １６・・・主記憶装置 ６−１・・・コマンド部 ６−２・・ｅフラグ部 特許出願人 日本亀気株式会社 代理人 弁理士 井 ） ロ 壽
ブロック図である。 １・・・命令バンファ ２−・１命令レジスタ ２１＠・切換部 ３Ｉｌｅ会レジスタ群 ４・・・命令解析部 ５・・・アドレス演算部 ６＠ｅ１１コマンドレジスタ ７・Φ・アドレスレジスタ ８・・＠ＴＬＢ制御部 ９−−−ＴＬＢ １０・・・バッファ記憶制御部 １１・−・バッファ記憶 １２・争争データレジスタ １６・・・主記憶装置 ６−１・・・コマンド部 ６−２・・ｅフラグ部 特許出願人 日本亀気株式会社 代理人 弁理士 井 ） ロ 壽
Claims (1)
- 【特許請求の範囲】 条件付き分岐命令に遭遇したことを検出して記憶するだ
めの検出記憶手段と、前記条件付き分岐命令の分岐先ア
ドレスを計算するだめの計算手段と、前記計算の結果を
前記検出記憶手段の指示により保持するための保持手段
と、内部にデータを保有し々い場合には主記憶装置との
間で予じめ決められた大きさのブロック単位でデータの
転送を行い、所要のデータを記憶するためのバッファ記
憶と、前記検出記憶手段の指示により分岐条件の成立に
かかわらず前記保持手段の内容に応じて前記バッファ記
憶をアクセスするだめのアクセス手段と全具備【７て構
成したことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25079883A JPS60134939A (ja) | 1983-12-23 | 1983-12-23 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25079883A JPS60134939A (ja) | 1983-12-23 | 1983-12-23 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134939A true JPS60134939A (ja) | 1985-07-18 |
Family
ID=17213201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25079883A Pending JPS60134939A (ja) | 1983-12-23 | 1983-12-23 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134939A (ja) |
-
1983
- 1983-12-23 JP JP25079883A patent/JPS60134939A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1099633C (zh) | 数据处理指令的执行 | |
| JPS61109147A (ja) | 命令フェッチ及び実行制御方法 | |
| US6684319B1 (en) | System for efficient operation of a very long instruction word digital signal processor | |
| JP2773471B2 (ja) | 情報処理装置 | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| US5146570A (en) | System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution | |
| JPH03233630A (ja) | 情報処理装置 | |
| US5421026A (en) | Data processor for processing instruction after conditional branch instruction at high speed | |
| JPS601655B2 (ja) | デ−タプリフェツチ方式 | |
| JPH0193825A (ja) | プリフェッチキュー制御方式 | |
| JPH02157939A (ja) | 命令処理方法及び命令処理装置 | |
| JPH04205448A (ja) | 情報処理装置 | |
| JP3039391B2 (ja) | メモリシステム | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| KR100300875B1 (ko) | 캐쉬 미스 시 처리 방법 | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPH0248733A (ja) | 情報処理装置 | |
| JP2881023B2 (ja) | 命令バッファ構成方式 | |
| JP3668643B2 (ja) | 情報処理装置 | |
| JPS59158442A (ja) | 命令読出し制御方法 | |
| JPS62194544A (ja) | 命令先読み制御方式 | |
| JPH03113535A (ja) | パイプライン制御機構 | |
| JPS6232507B2 (ja) | ||
| JPH0752402B2 (ja) | データ処理装置 | |
| JPH0564373B2 (ja) |