JPS60113984A - セラミック回路基板 - Google Patents
セラミック回路基板Info
- Publication number
- JPS60113984A JPS60113984A JP22150383A JP22150383A JPS60113984A JP S60113984 A JPS60113984 A JP S60113984A JP 22150383 A JP22150383 A JP 22150383A JP 22150383 A JP22150383 A JP 22150383A JP S60113984 A JPS60113984 A JP S60113984A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- gaas
- ceramic circuit
- chip
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Glass Compositions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の技術分野
本発明はセラミック回路基板に係り、特に室温（３００
Ｋ）から低温（７０Ｋ）の温度範囲においてＧａＡｓ
−ＩＣチップに破壊や劣化を生しせしめることなく、且
つ高速信号処理の実行を可能にせしめるセラミンク回路
基板に関する。
Ｋ）から低温（７０Ｋ）の温度範囲においてＧａＡｓ
−ＩＣチップに破壊や劣化を生しせしめることなく、且
つ高速信号処理の実行を可能にせしめるセラミンク回路
基板に関する。
ｆｂｌ 技術の背景
ＧａＡｓ−ＩＣは現在一般に使用されているＩＣに比べ
て数倍以上の電子移動度を有することがら高速信号処理
用のＩＣとして注目されているが、ＧａＡｓ −ＩＣの
特性を最大限発揮させるには周囲温度を極低温雰囲気に
した方が有利であるといわれている。
て数倍以上の電子移動度を有することがら高速信号処理
用のＩＣとして注目されているが、ＧａＡｓ −ＩＣの
特性を最大限発揮させるには周囲温度を極低温雰囲気に
した方が有利であるといわれている。
しかしＧａＡｓ −ＩＣの周囲温度を極低温雰囲気にす
るためにはＩＣ以外の構成部品、例えばｒｃを搭載する
セラミック基板も極低温雰囲気に耐え、ＩＣチップに破
壊や劣化を生じせしめることのないものを選択する必要
がある。即ぢ室温（３００Ｋ）から低温（７０Ｋ）の温
度範囲において、平均熱膨張係数が３．５ｘ１０−６〜
５．ＯＸ １０−６／に程度の範囲におさまり、且つ比
誘電率が９以下であることが望まれている。
るためにはＩＣ以外の構成部品、例えばｒｃを搭載する
セラミック基板も極低温雰囲気に耐え、ＩＣチップに破
壊や劣化を生じせしめることのないものを選択する必要
がある。即ぢ室温（３００Ｋ）から低温（７０Ｋ）の温
度範囲において、平均熱膨張係数が３．５ｘ１０−６〜
５．ＯＸ １０−６／に程度の範囲におさまり、且つ比
誘電率が９以下であることが望まれている。
ＦＣ＋ 従来技術と問題点
従来の有機物よりなる回路基板や、アルミナを主成分と
する回路基板は、室温（３００Ｋ）から低温（７０Ｋ）
の温度範囲における熱膨張係数が、ＧａＡｓ−ＩＣの熱
膨張係数と良好な状態で合致せず、且つ誘電率が高くて
チップを直接回路基板に搭載し高速信号処理を実行させ
るには不適当であるばかりでなく、ＧａＡｓ−ＩＣチ・
ノブに破壊や劣化を生しせしめるという問題がある。
する回路基板は、室温（３００Ｋ）から低温（７０Ｋ）
の温度範囲における熱膨張係数が、ＧａＡｓ−ＩＣの熱
膨張係数と良好な状態で合致せず、且つ誘電率が高くて
チップを直接回路基板に搭載し高速信号処理を実行させ
るには不適当であるばかりでなく、ＧａＡｓ−ＩＣチ・
ノブに破壊や劣化を生しせしめるという問題がある。
（ｄｌ 発明の目的
本発明の目的はボロシリケートガラスとマグネシア粒子
からなる複合材料の組成を適当に選ぶことにより、室温
（３００Ｋ）から低温（７０Ｋ）の温度範囲においてＧ
ａＡｓ −ＩＣチップに破壊や劣化を生じせしめること
なく、且つ高速信号処理の実行を可能にせしめるセラミ
ック回路基板を提供することにある。
からなる複合材料の組成を適当に選ぶことにより、室温
（３００Ｋ）から低温（７０Ｋ）の温度範囲においてＧ
ａＡｓ −ＩＣチップに破壊や劣化を生じせしめること
なく、且つ高速信号処理の実行を可能にせしめるセラミ
ック回路基板を提供することにある。
ｔｅ＋ 発明の構成
そしてこの目的はセラミック回路基板を、５〜６０ ｗ
ｔ、％のＢ２Ｏ３と、１０〜６０ ｗｔ、％のＭｇＯと
、残部が５ｉ０２その他で構成することで達成している
。
ｔ、％のＢ２Ｏ３と、１０〜６０ ｗｔ、％のＭｇＯと
、残部が５ｉ０２その他で構成することで達成している
。
（ｆ） 発明の実施例
本発明はＭｇｏの熱膨張係数が室温（３００Ｋ）から低
温（７０Ｋ）の温度範囲においてＧａＡｓ −ＩＣの熱
膨張係数よりも太き（、これを８２０３−５ｉＯ２を主
成分とし、Ａｌ２Ｏ３、Ｎａ２Ｏ、Ｋ２Ｏ、その他を含
むボロシリケートガラス中に分散させることによりＧａ
Δ５−ＩＣの熱膨張係数と良好な状態で合致すると共に
、低誘電率の回路基板が得られることに着眼してなされ
たもので、以下添付図により本発明の詳細な説明する。
温（７０Ｋ）の温度範囲においてＧａＡｓ −ＩＣの熱
膨張係数よりも太き（、これを８２０３−５ｉＯ２を主
成分とし、Ａｌ２Ｏ３、Ｎａ２Ｏ、Ｋ２Ｏ、その他を含
むボロシリケートガラス中に分散させることによりＧａ
Δ５−ＩＣの熱膨張係数と良好な状態で合致すると共に
、低誘電率の回路基板が得られることに着眼してなされ
たもので、以下添付図により本発明の詳細な説明する。
第１図は本発明の一実施例を示す断面図である。
図において１はＧａＡｓ−ＩＣチップ、２は半田バンプ
、３は回路基板、４は基板材料、５は配線材料を示す。
、３は回路基板、４は基板材料、５は配線材料を示す。
ＧａＡｓ −ＩＣチップ１は半田バンプ２によって回路
基板３に機械的且つ電気的に接続されている。そして回
路基板３は基板材料４と配線材料５を交互に積み重ねる
ことによって構成され、必要に応して各層の配線材料５
の間を基板材料４に設けた孔を介して電気的に接続して
いる。
基板３に機械的且つ電気的に接続されている。そして回
路基板３は基板材料４と配線材料５を交互に積み重ねる
ことによって構成され、必要に応して各層の配線材料５
の間を基板材料４に設けた孔を介して電気的に接続して
いる。
かかる構成の回路基板において基板材料として特許請求
の範囲第２項記載の組成を有する複合材料を用いること
により、室温（３００Ｋ）から低温（７０Ｋ）の温度範
囲において半田バンプ２による接続は機械的にも電気的
にも安定しており、ＧａＡｓ −ＩＣチップ１には殆ど
応力が掛からず破壊や劣化の発生を防止することができ
る。
の範囲第２項記載の組成を有する複合材料を用いること
により、室温（３００Ｋ）から低温（７０Ｋ）の温度範
囲において半田バンプ２による接続は機械的にも電気的
にも安定しており、ＧａＡｓ −ＩＣチップ１には殆ど
応力が掛からず破壊や劣化の発生を防止することができ
る。
また基板材料４の誘電率が低いために配線材料５を流れ
る電気信号を高速に伝播させることができ、ＧａＡｓ
−ＩＣチップの有する高速性を十分発揮させることが可
能になる。
る電気信号を高速に伝播させることができ、ＧａＡｓ
−ＩＣチップの有する高速性を十分発揮させることが可
能になる。
（ｇ） 発明の効果
以上述べたように本発明によれば、ポロシリグー１−ガ
ラスとマグネシア粒子からなる複合材料の組成を適当に
選ぶことにより、室温（３００Ｋ）から低温（７０Ｋ）
の温度範囲においてＧａＡｓ −ＩＣチップに破壊や劣
化を生じせしめることなく、且つ高速信号処理の実行を
可能にせしめるセラミック回路基板を提供することがで
きる。
ラスとマグネシア粒子からなる複合材料の組成を適当に
選ぶことにより、室温（３００Ｋ）から低温（７０Ｋ）
の温度範囲においてＧａＡｓ −ＩＣチップに破壊や劣
化を生じせしめることなく、且つ高速信号処理の実行を
可能にせしめるセラミック回路基板を提供することがで
きる。
第１図は本発明の一実施例を示す断面図である。
図において１はＧａＡｓ −ＩＣチップ、２は半田バン
プ、３は回路基板、４は基板材料、５は配線材料を示す
。
プ、３は回路基板、４は基板材料、５は配線材料を示す
。
Claims (1)
- 【特許請求の範囲】 １）ボロシリケートガラスとマグネシア粒子からなるセ
ラミック回路基板において、５〜６０ ｗｔ。 ％のＢ２Ｏ３と、１０〜６０ ｗｔ、％のＭｇＯと、残
部が５ｉ０２その他でなることを特徴とするセラミック
回路基板。 ２、特許請求の範囲第１項記載のセラミック回路基板に
おいて、１３ ｗｔ、％のＢ２Ｏ３と、４０ ｗむ９％
のＭｇＯと、４０匈り１％の５ｉ０２および残部がＡｌ
２Ｏ３、Ｎａ２Ｏ、Ｋ２Ｏ、その他でなることを特徴と
するセラミック回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22150383A JPS60113984A (ja) | 1983-11-25 | 1983-11-25 | セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22150383A JPS60113984A (ja) | 1983-11-25 | 1983-11-25 | セラミック回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60113984A true JPS60113984A (ja) | 1985-06-20 |
| JPH0343798B2 JPH0343798B2 (ja) | 1991-07-03 |
Family
ID=16767727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22150383A Granted JPS60113984A (ja) | 1983-11-25 | 1983-11-25 | セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113984A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2360036A (en) * | 2000-03-06 | 2001-09-12 | Murata Manufacturing Co | Insulating ceramic, multilayer ceramic substrate, ceramic electronic parts and laminated ceramic electronic parts |
-
1983
- 1983-11-25 JP JP22150383A patent/JPS60113984A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2360036A (en) * | 2000-03-06 | 2001-09-12 | Murata Manufacturing Co | Insulating ceramic, multilayer ceramic substrate, ceramic electronic parts and laminated ceramic electronic parts |
| GB2360036B (en) * | 2000-03-06 | 2002-01-23 | Murata Manufacturing Co | Insulating ceramic multilayer ceramic substrate ceramic electronic parts and laminated ceramic electronic parts |
| US6403199B2 (en) | 2000-03-06 | 2002-06-11 | Murata Manufacturing Co., Ltd | Insulating ceramic, multilayer ceramic substrate, ceramic electronic parts and laminated ceramic electronic parts |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0343798B2 (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001052A (ko) | 세라믹 다층 회로판 및 반도체 모듈 | |
| US4806704A (en) | Metal matrix composite and structure using metal matrix composites for electronic applications | |
| US5206190A (en) | Dielectric composition containing cordierite and glass | |
| US7183640B2 (en) | Method and structures for enhanced temperature control of high power components on multilayer LTCC and LTCC-M boards | |
| EP0281220A1 (en) | Composite substrate for integrated circuits | |
| CA2071778A1 (en) | Low dielectric inorganic composition for multilayer ceramic package | |
| US5122930A (en) | High heat-conductive, thick film multi-layered circuit board | |
| JPS60113984A (ja) | セラミック回路基板 | |
| KR970059127A (ko) | 유리 세라믹 복합물 및 이를 사용한 평면 패키지 압전 소자 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP3527038B2 (ja) | 低温焼成セラミックス、該セラミックスから成る配線基板 | |
| JPH08148595A (ja) | 半導体装置 | |
| JPS5978590A (ja) | チツプ部品搭載用基板 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| KR20050086589A (ko) | 다층 ｌｔｃｃ 및 ｌｔｃｃ―ｍ 기판상에 고전력 소자의향상된 온도 제어를 위한 방법 및 구조물 | |
| JPS6395696A (ja) | 低誘電率複合回路基板 | |
| JP3439962B2 (ja) | 半導体素子収納用パッケージ | |
| JPS59134812A (ja) | コンデンサを含むセラミツク回路基板 | |
| JPH0546310Y2 (ja) | ||
| KR890000362A (ko) | 무기 절연 필름을 갖는 구리-몰리브덴 복합재료, 이를 포함하는 직접 회로 기판 및 유리-세라믹 필름 | |
| JPS6247198A (ja) | 多層配線基板 | |
| JPS59134813A (ja) | コンデンサを含むセラミツク回路基板 | |
| JPS5986293A (ja) | 多層配線基板 | |
| JPS58147191A (ja) | 低温動作素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |