JPS60111984A - 電子腕時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ・ディスプレイとデジタル・ディ
スプレイの両方をイエしかつこれらが共に同一の時間情
報を表示している時にそのようなディスプレイの同期を
とるための手段が設けられた電子腕時計に関するもので
ある。

〔従来の技術〕

腕時計に、時間表示用の針または円板によるアナログ・
ディスプレイとデジタル・ディスプレイを同時に使用す
ることは、こ瓦数年の間に急速に普及されてきた。この
型式の腕時計は、時間を容易にかつ時間表示針による慣
用の仕方で読み取れることおよびデジタル・ディスプレ
イ上に特定日、日刊、アラーム時間、タイム・ゾーン等
の多数の補助機能をもたせられること・の利点を効果的
に提供する。

幾つかの機能に対し、２つのディスプレイの情報項目は
、例えばアナログ・ディスプレイ上に読み取られる時間
およびデジタル・ディスプレイに示されるクロノグラフ
すなわち測定時間のように、異なりかつ互に無関係であ
る。他の機能に対し、両方のディスプレイは互に依存し
合う同一の情報項目を与えることができる。例えば、デ
ジタル・ディスプレイ上で読み取られる特定日および日
付は、針が真夜中を示す時にカレンダーがその状態を変
えても良いように、アナログ・ディスプレイの時間と関
係付けられなげればならない。腕時計の種々の機能の中
の１つの機能は、従ってデジタル・ディスプレイに表示
された時間とは無関係に針で示された時間（この逆も同
様）を人が読み取りかつ補正できなければならない。た
とえこの情報がはっきりと用いられなくとも、それはカ
レンダー機能および例えばタイム・ゾーン機能に必要で
ある。

同一の情報項目例えば時間が両方のディスプレイに表示
される時に、この型式の腕時計においてアナログ・ディ
スプレイおよびデジタル・ディスプレイに同一の時間を
出現させ得るように、ディスプレイ同期手段すなわちデ
ィスゾレイ調整手段を存在させなければならない。この
動作は、腕時計が使用される時にかつ電池が交換される
毎に必要である。

アナログ・ディスプレイおよびデジタル・ディスプレイ
が設けられた２つの型式の腕時計は、例えばアメリカ合
衆国特許第４，２４６．６０２号明細出に述べられてい
る。第１の型式のものでは、時間信号を受け続けるデジ
タル・ディスプレイとは無関係にアナログ・ディスプレ
イが竜頭によって機械的に補正される。この動作態様は
、歯車での遊びのために少なくとも不正確であり、動き
かにふくで高価な機構を必要とし、かつ上述した以外の
機能のために竜頭を使用することを妨げる。第２の型式
のものでは、アナログ・ディスプレイがスイッチによっ
て停ｄユされ、両方の表示が一致するまで接点の助けで
補正されるのはデジタル・ディスプレイである。

この場合の腕時計には竜頭が無い。一体のユニットで分
を進めることにより正確な同期はアナログ時間ディスプ
レイで得ることができる。他方、もし大抵の場合のよう
に分針が１分の数分の１だけ進めば、同期の正確さは保
証され得す、そして第１の型式のものの最初の難しさに
戻る。

他方、英国特許第Ｇ　Ｂ　２．０１９．０５２号は、整
数の分ステップにより両方のディスプレイの電子的な前
後補正を可能とする竜頭が設けられたアナログ／デジタ
ル混在ディスプレイを有する腕時計を開示する。これは
、機械的腕時計で用いられる普通の型式の良く受け入れ
られる制御であるので、興味のある解決策である。しか
し、この腕時計には、竜頭の他に別な制御機構を必要と
しかつ両方のディスプレイを同期させる手段がないと云
う欠点がある。

〔発明が解決しようとする問題点〕

このように、アナログ・ディスプレイおよびデジタル・
ディスプレイの両方が設けられた従来の腕時計には、歯
車の遊びのために不正確であり、動きかにふくで高価な
機構を必要とし、補正機能以外の機能の竜頭を使用でき
ず、同期の正確さを保証できず、竜頭の他に別な制御機
を必要とし、両方のディスプレイの同期手段が無い等の
問題点がある。

（問題点を解決するための手段） この発明に係る電子腕時計は、 標準の周波数信号を供給するように構成されたタイム・
ペースと、 前記標準の周波数信号を分割するように構成された分割
回路と、 第１群の時間情報項目をアナログ形態で表示するように
構成された表示手段と、 この表示手段へ機械的に結合されたステッピング・モー
タと、 前記分割回路によって供給された時間パルスおよび補正
パルスに応答して前記表示手段の変位を行うように前記
ステッピ″ング・そ−タヘ駆１動パルスを供給するよう
に構成された制御回路と、 前記分割回路から時間パルスを同様に受け、これにより
少なくとも１つの情報項目が前記第１群中に含まれる第
２群の時間情報項目を表ゎす信号を供給するための計数
回路と、 この計数回路へ結合され、前記第２群の時間情報をデジ
タル形態で表示するだめの電気光学ディスプレイと、 選択および補正用論理回路と、 を備えている。

〔作用〕

前記論理回路は、前記手動制御手段の動作に応答するこ
とにより、電子腕時計を異なる表示モードに置き、各表
示モードに対して選択した時間情報が前記電気光学ディ
スプレイによって表示されると共Ｋ、前記電子腕時計を
異なる補正モー１３に置き、各補正モードに対して表示
した情報項目が前記論理回路による補正パルスの前記計
数回路への印加によって補正でき、１１１１把論理回路
は、補正されるべき情報が前記第１群および前記第２群
の両方に共通である情報の場合は何時でもかつ前記共通
の情報のアナログ表示およびデジタル表示を同一量だけ
変換する仕方で、補正パルスを前記モータ制御回路へも
印加し、前記論理回路は前記電子腕時計を補充同期モー
ドに置けるようになっており、前記補充同期モードにお
いて前記共通の情報が前記電気光学ディスプレイによっ
て表示されかつ前記論理回路が前記手動制御手段の動作
に応答し、補正パルスのみを前記モータ制御回路へ印加
して前記アナログ表示を前記情報のデジタル表示と一致
させることができる。

明らかに、大抵の場合、この発明に係る電子腕時計は分
用の少なくとも１つの表示手段および時用の表示手段を
備え、これら２つの情報項目はデジタル形態で表示され
ることができ、少なくとも分表示のための同期がとられ
１６る。

その上、２群の時間情報を両方向で変換できるようにす
るため、双方、向性ステッピング・モータ並びにアップ
・カウントおよびダウン・カウント可能な計数手段を腕
時計に設けることが望ましい。

〔実施例〕

第２図 第２図にはこの発明に係る電子腕時計ｌの一例が示され
ている。この電子腕時計は、２本の針をもつアナログ・
ディスプレイ２．４文字のデジタル・ディスプレイ３お
よび２つの自由度をもって動ける制御用竜頭４を備える
。

アナログ・ディスプレイ２０２本の針のうち、一方は時
を示しそして他方は分を示す。分針は１分の数分の１の
間進む。説明を簡単にするために、分針は３０秒毎に進
むと仮定し、他の将来性に対する普遍化は明白である。

アナログ・ディスプレイ２０時間設定は、竜頭４により
電子的に得られ、かつ双方向性モータの利用により前後
に動かされ得る。

図示の例では、デジタル・ディスプレイ３は。

特定日と日付又は時と分を示すか或は同期位置ではブラ
ンクのま〜にしておいても良いが、この発明はこれらの
機能だけに°制限されない。デジタル・ディスプレイ３
の左側の２文字は、曜日を示すのに必要な数字と文字の
両方を表示し得るが、右側の２文字は数字のみを表示す
る。

電子腕時計１の動作モードの選択およびデジタル・ディ
スプレイ３の補正（アップまたはダウン）は共に竜頭４
により得られる。

竜頭４の２つの位置および２つの自由度は第２図に表わ
されている。符号４／は押し込んだ正常な軸位置にある
竜頭４を示す。この竜頭４を引き出すと引き出した位置
４“に来る。この引き出した位置４”は不安定である。

その理由は、戻り偏倚ノζネが竜頭４をその正常な位置
４′へ常に駆り立てるためである。竜頭４の軸位置が何
処にあれ、それは軸６を中心に両方向に回転され得る。

この回転は第１の自由度に相当し、竜頭４を引き出すこ
とは第２の自由度に相当する。

これら２つの自由度は第２図にそれぞれ符号５および５
′で表わされる。

第３ａ図および第３ｂ図 竜頭４は、第３ａ図に平面図でかつ第３ｂ図に第３ａ図
の線ＡＮで切った端面図で示す機構を制御する。この機
構は竜頭４の動きを検出するだめの接点を作動する。竜
頭４は軸６の・一端へ固定されており、この軸６は電子
腕時計のケースの壁１０（電気的接地点２１に接続され
ている）を横切る。軸６には、絶縁材料で作られかつ細
長状例えば楕円形をした２つのカム１２および１３が固
定されている。楕円形の主軸はそれらの間で４５°程度
の角を作る。軸６の他端に金属円板１４が固定される。

竜頭４の引き出した位置４″では、カム１２．１３およ
び円板１４がそれぞれ位置１２’、１３’および１４′
にブロックされる。３つめ接点刃すなわち可動接点１７
゜１８および１９はそれぞれその一端が金属板１５へ緊
着され、この金属板１５は接地点２１へ電気的に結合さ
れかつケースへ固定される。可動接点１７および１８は
各々軸６と垂直な平面で動くことができ、そして可動接
点１９は同一軸と平行な平面で動ける。竜頭４によるカ
ム１２および１３０回転は可動接点１７および１８の変
位に影響する。その上、これらのカムの１隅は、竜頭４
の引き出した位置または押し込んだ位置において同一の
仕方で作用するのに充分である。

可動接点１９は、円板１４と永久接触する仕方で偏倚さ
れ、かつこの円板１４を接地点２１に接続しながら竜頭
４を押し込んだ正常位置４′に維持しようとする戻し力
を軸６に加える。３枚の導電板２２　、．２３および２
４ば、ケースに緊着された絶縁板１６へ固定される。停
止位置すなわち非変形位置では、可動接点１７．１８は
その他端がそれぞれ導電＆２２．２３に接触する。可動
接点およびこれに対応する導電板は、従って可動接点に
関係する接点を形成する。可動接点の変位を誘発するカ
ム１２および１３の回転はその結果として可動接点１７
および１８を開きかつシャントしなければならない。ｉ
ｌｃ頭４０３６０°の回転により各接点は２回動かされ
る。カム１２と１３の間の角の拡がりは、可動接点１７
および１８の動作中位相変位を起させるような効果をも
つ。この位相変位は、カム従って竜頭４０回転方向に応
じて異なる。それは従って竜頭の第１の自由度を表わす
パラメータを構成する。可動接点１７および１８の動作
周波数は竜頭（その回転角は接点の閉成数で決定される
）の回転速度を測定することを可能にする。

導電板２４には、可動接点１９と同一の平面で変位され
ることのでさる可動接点２０が緊着される。竜頭の押し
込んだ位置４′では可動接点２０が自由なま〜で１ある
。竜頭の引き出した位置４“では円板１４が位置１４′
にもたらされ、これにより可動接点１９．２０をそれぞ
れ位置ｊ９’　、　２０’に変位する。竜頭のこの位置
では円板１４が可動接点２０に接触する。アセンブリは
符号２０で表わされる接点を構成する。この接点の状態
は、従って竜頭４の第２の自由度を表わすパラメータを
構成する。

腕時計が表示される情報の補正の可能性を示せる機能は
、腕時計の動作モードを規定する。

１つの動作モードから他の動作モードへの移り変りは腕
時計の制御手段によってもたらされる。

第４図 第４図は、例示した腕時計が置かれ得る異なる動作モー
ドを表わす。第４図において、長方形はデジタル・ディ
スプレイ上に現われる情報を示し、そして丸は制御を示
す。線ｘｘ’は第４図の２つの部分に分ける。この線の
左側では腕時計の機能Ｆ１．Ｆ２およびＦ３がグループ
化され、そして右側では補正Ｃ，，Ｃ２，Ｏ３およびＣ
４がグループ化される。アナログ・ディスプレイヲ記号
化した正方形は、これに影響し得る補正と関連して等し
く図示される。腕時計は従って７つの異なる動作モード
で作動し得る。Ｆｌはカレンダー機能に当り、曜日Ｊは
デジタル・ディスプレイ３の左側に２文字で現われ、日
（ｔ　Ｄは右側に２数字で現われる。Ｆ２は時計機能に
相当し、時Ｈは左側にそして分Ｍは右側に表示される。

最後に、アナログ・ディスプレイとデジタル・ディスプ
レイの同期機能はＦ３中に見い出せる。

この動作モードではかつ選んだ例では、デジタル・ディ
スプレイはアナログ・ディスプレイを証明するための、
無情報を示す。１つの機能から他の機能への移り変りは
竜頭・１の一方向または他方向に回転させることにより
諸口路を簡単化するように所定の順序で行われるが、諸
機能の提示順序は明らかに竜頭の回転方向に依存するよ
うになされるかもしれない。

成る機能から対応する補正モードへの移り変りは、第４
図に示したように竜頭４を引き出した後で解放すること
によって得られる。この動作は従って機能Ｆ１から補正
モーＰＣ１へ切換えさせる。このモードでは左側の２文
字だけが現われて曜日を示す。その後に竜頭を回転させ
ると、幾つかの曜日を１つづつ次から次へと現わすこと
により上記曜日を変えさせる。日の移り変りの順序は素
早い補正を可能にするために竜頭の回転方向に依存する
。補正モードＣ□かも後続の補正モードＣ２への移行は
、竜頭を引き出して解放することによって同様に得られ
る。その時２数字だけが右側に現われ、竜頭４０回転に
よって補正され得る日付を示す。回転方向に従い日付に
相当する数は増減され得る。最後に、竜頭をもう１段引
き出すと、腕時計をその出発モー１Ｆ１に戻す。同様に
して、機能Ｆ２から出発する場合は補正モードＣ３に移
り、こ〜でデジタル・ディスプレイ３は時Ｈおよび分Ｍ
を同時に示す。

機能Ｆ２と補正モードＣ３を区別するために、例えば補
正モードでは既知の手段により時と分を同期して点滅さ
せることかでさる。時間パルスは補正モードＣ３中阻止
され、そして時計回路の秒カウンタに帰零される。竜頭
４の回転は、デジタル・ディスプレイ３およびアナログ
・ディスプレイ２上で同一量だけ同時に整数の分ステッ
プにより時間表示すなわち時および分を補正させる。竜
頭の回転方向に従い補正は腕時計を進めるか戻す。正確
な時間設定はこのようにして補正モードＣ３中に行われ
イ４Ｊる。その理由は、腕時計が正確な分で停止される
ためである。もし両方のディスプレイが例えば電池の交
換に続いて同一の時を示さないならば、正確な時に設定
されなければならないのはデジタル・ディスプレイ３で
ある。機能Ｆ２への復帰ば１゛６頭４を引き出して解放
することにより最後に１１）られる。

この段階でデジタル・ディスプレイ３は正確な時にある
が、アナログ・ディスプレイ２は整数の分だけ積極的に
不一致にされ得る。この場合同期機能Ｆ３に移り、その
後竜頭４を引き出すことにより補正モードＣ４に移すこ
とが必要である。このモードでは時間パルスが阻止され
ず、アナログ・ディスプレイ２０針が阻止されたまま時
間パルスは正確な時８１分Ｍを示し続けるデジタル・デ
ィスプレイ３だげを制御する。モー１？Ｆ３．Ｃ３とモ
ードＣ４（これらのモーＩＳは全て時および分を示す）
を区別するために、人はモーｌ’ｃ４中ＨおよびＭを既
知の手段で交互に点滅させることができる。モードＣ４
では一方向または他方向での竜頭４００回転分全体をス
テップすることによりアナログ・ディスプレイ２の針を
進め或は戻させるような効果を有し、ステップの数は回
転角に比例する。この動作は、２つのディスプレイに同
一の時間情報を示させることによりそれらを同１期、な
いし同相、の状態に置かせる。竜頭４をもう一度引き出
すことは腕時言−１をモードＦ３に戻さぜ、その後竜頭
の１回転により正常な動作モードＦ１に移される。種々
の取り扱いを簡単化するために、機能Ｆ１への復帰は成
る遅延時間例えばどんな補正モードでも最後の動作に続
く１６秒間の終りに自動的に等しく影響され得る。

第１図 第１図はこの発明に係る電子腕時計のブロック図を示す
。本図において実線で囲んだブロックは既知の回路を表
わし、破線で囲んだブロックはこの発明に必要な特殊の
機能をもつ回路を表わす。後者の回路は後で詳しく説明
する。全ての回路は電池（図示しない）によって伺勢さ
れる。第１図の電子腕時計は、竜頭・Ｉの動きのコード
化回路３０を備える。このコード化回路３０の第１入力
端子、第２入力端子は第３ａ図および第３ｂ図に表わし
た可動接点１７．１８から到来する信号をそれぞれ受信
する。これらの信号は竜頭の回転方向を定めることを可
能にする。竜頭４を引き出すことに応答する、第３図の
可動接点２０によって発生された信号はヨー１化回路３
０の第３入力端子へ印加される。

このコード化回路３０は、人力信号の関数としてコード
化された出力信号ＣＤ、ＳＣＩ、ＳＣ２およびＳＴ’；
（２つの自由度に応じた竜頭の動きを表わす）を発生す
る。出力信号ＣＤは、竜頭の一回転方向では低し−フル
にあるが他の回転方向では高レベルにある論理信号であ
る。出力信号ＳＣＩは、回転方向がどうであれ、竜頭の
回転角に比例する多数のパルスを組み込む。出力信号Ｓ
Ｃ２は２つのパルスから一方のパルスを抑圧することに
より出力信号Ｓ０１から得られる。最後に、出力信号Ｓ
Ｔは竜頭を引き出す毎に１／ξルス含み、竜頭を解放し
てもどんな効果も生じなし）。

コード化回路３０の出力信号は、出力端子に論理信号Ｆ
、／、　Ｆ２／、　Ｆ３／、　Ｃ１／、　Ｃ２／、　Ｃ
３／、　Ｃ４／を供給するモード選択回路３１の入力端
子へ印加される。これら論理出力信号は、腕時計が置か
れ得る７つのモードに相当する７つの異なる状態の定義
付けを可能にする。モードと出力信号の論理状態との間
の対応関係の特定例は第１図中の表３２に表わされる。

この例では、出力信号の低レベルに留っていることが理
解できる。従ってモードＦ１は信号Ｆ１′の高論理レベ
ルだけが対応し、同様にモードＦ２には信号Ｆ２′の高
論理レベルか対応し、以下同様に対応し、最後にモード
Ｃ４には信号０４′の高論理レベルが対応する。

コード化回路３０およびモード選択回路３１ば第】図の
選択部分を形成する。タイミング部分は、例えば３２．
７６８１１ｚの標準の基準信号を出力端子に供給する水
晶発振器、う５を含む。この基準信号は第１分周器３６
へ印加され、この第１分周器３６は２つの出力信号すな
わち８　ｆｉｚの第１出力信号およびｌ　ｌｌｚの第２
出力信号を供給する。２つの入力端子を有するＡＮＤゲ
ート３７は、その第１入力端子に１１１ｚ信号を受け、
かつその第２入力端子が１°５．）論理レベルにあると
きは何時でも１−１ｚ信号をその出力端子に供給する。

ＡＮＤゲート３７の出力信号は第２分周器才なわち秒カ
ウンタ３８へ印加される。この第２分周器３８は帰零入
力端子Ｒおよび２つの出力端子を有し、第１出力端子が
１　／　３０　Ｈｚの信号をそして第２出力端子が１／
６０Ｈｚの信号を供給する。

これらの信号はパルスで形成され、前者は毎分２パルス
で後者は毎分ｌパルスである。モー１５選択回路３１か
らの信号０３′は第２分周器３８の入力端子Ｒおよびイ
ン・Ｓ−夕３９の入力端子へ印加され、このインバータ
３９の出力端子はＡＮｂゲート３７の第２入力端子へ結
合されている。

腕時計が補正モードＣ３にある時、信号０３′は高論理
レベルである。イン・々−タ３９の出力は低論理レベル
にあり、これはＡＮＤゲート：３７をブロックするよう
な効果をもち、ＡＮＤゲート３７はもはや第１分周器３
６から到来する１１１ｚの信号を通過させない。信号０
３′の高論理レベルは、従って第２分周器３８を零にリ
セットする。信号０３′による１　１１ｚの信号のブロ
ックおよび第２分周器３８の零へのリセットは１時間を
設定することおよびモーＰｃ３がらモードＦ２への移行
により腕時計が時間信号で正確に始まることを可能にす
る。

第２分周器３８からのｌ　／　３０１１２信号は２人カ
ＡＮＤゲート７１の第１入力端子へ印加される。

このＡＮＤゲート７１の第２入力端子はインバータ７０
の出力端子へ結合され、その大刀は信号０４′で制御さ
れる。腕時泪が補正モードｃ４にある時に、反転した信
号０４′は低論理レベルにあり、ＡＮＤゲート７１は１
　／　３０１１ｚ信号を阻止する。

コード化回路３０、モード選択回路３１、ＡＮＤゲート
３７および７１．インバータ３つおよび７０は、−緒に
なって、腕時計のモード選択機能および情報補正を実行
する回路を形成する。

７人力・３出力のモータ制御ｉ１’１１回路４ｏば、そ
の第１入力端子にＡＮＤゲート７１がら到来するｌ　／
　３０　Ｈｚ倍信号受け、そしてその第２人力端子に第
１分周器３６から８１１Ｚ信号を受ける。これらの入力
端子に続く３つの入力端子は、コード化回路３０によっ
て発生された信号ＣＤ、ＳＣ１゜ＳＣ２をそれぞれ受け
る。最後に、モータ制御回路４０の残りの２つの入力端
子は、モード選択回路３１によって発生された信号Ｃ３
′および０４′で動作可能にされる。モータ制御回路４
０の出力端子に現われる信号Ｂ１．’Ｂ２．　Ｂ３（こ
れらについては後で詳しく説明する）は、２相双方向性
ステツピング・モータ４１の２つの巻線へ印加される。

モータ制御回路４０の既知の仕方で変更することに関し
て、それを単相双方向性モータへも適用し得ることが良
く理解される。ステッピング゛・モータ４１は歯車（図
示しない）を介して腕時計のアナログ・ディスプレイ２
０針を駆動する。この例では、ステッピング・モータ４
１の各ステップは針を３０秒進ませる。歯車の他の減速
比はステッピング・モータの各ステップで針をｉ／ｎ分
だけ進めることを可能にし、これが周波数ｎ　／　６０
　Ｈｚの信号によりモータ制御回路４０の第１入力端子
を動作可能にすることを必要とするのは明らかである。

腕時計がモードＦ、、　Ｆ２．　Ｆ８．　Ｃ，またはＣ
２で動作中の時には、１　／　３０１１ｚ信号の各パル
スは、信号ＣＤのレベルが何であれ、ステッピング・モ
ータ４１を常に前方に１ステップ回転させ、すなわち針
を進ませる。補正モー１２０３では、信号０３′が高論
理レベルにあり、モータ制御回路４０は信号ＣＤに応答
しかつステッピング・モータ４１は信号ＣＤに低論理レ
ベルにあるか高論理レベルにあるかに応じて前方もしく
は後方に回転する。補正モードでば、信号ＳＣＩはモー
タ制御回路４０中で１　／　３０１１２信号（もはや存
在しない）に置ぎ換わる。それはｌ　ｌｌｚ信号がＡＮ
Ｄゲート３７でブロックされるためである。

てれは、竜頭４を一方向または他方向に回すことにより
、針を数ステップで３０秒だり゛急に進ませるか戻させ
る。補正モードＣ４ではそれは高論理レベルにある信号
Ｃ４７である。これは、ＡＮＤゲート７１によりｌ　／
　３０１１ｚ信号をブロックしかつ信号ＳＣ２を除り−
ばそ一夕制側１回路４０の応答をもはや許さないような
効果をもつ。信号ＳＣ２の各／ξルスはモータ制御回路
４０の内部で秒パルスを発生させ、この秒パルスは下記
のような仕方で互に全く近い２つのステップをステッピ
ング・モータ４１に行わせる。どんな仕方かと云えば、
それは針が一方向または他方向で整数の分によって変位
されることの印象を与える。もしステッピング・モータ
の各ステップが側をｔ／１１分だけ進ませるならば、非
常に短い期間完全に１分間だけ針が変位させられる仕方
でモータ制御回路４０は当業者に周知の手段によりｆｉ
−１個の余分なパルスを発生しなければならないことが
理解されよう。

アナログ・ディスプレイと関連した諸口路の説明に続き
、デジタル・ディスプレイ３に関連１″るもの（Ｘで表
わされた第１グループの２つの英数字およびＹで表わさ
れた第２グループの２つの数字）を調べよう。

第１図に説明を戻せば、分信号すなわち第２分周器３８
によって供給された１　／　６０１１ｚ信号は、６人力
・４出力の逆／順計数回路４２の第１入力端子へ印加さ
れる。第２入力端子は信号ＣＤを受け、その論理レベル
は計数回路４２の計数モードすなわちレベルが低い時は
順そしてレベルが高い時は逆を決定する。信号ＳＣ２は
第３入力端子へ印加される。最後に、残る３つの入力端
子は数字順にそれぞれ信号Ｃ，／、　Ｃ２／、　Ｃ，／
を受ける。

後で詳しく説明する計数回路は４個のカウンタを備え、
第１カウンタは分用であり、第２カウンタは時用であり
、第：３カウンタは曜日用でありそして第４カウンタは
１］＋１用である。モーｒＦ１．Ｆ２およびＦ３では、
計数回路４２が分パルスを計数する。その時、第１カウ
ンタは計数回路４２の第１出力端子へＪ２通信号を含む
倍数信号ＳＭを供給し、その論理状態は計数間＋Ｎｊ以
後経過した分の数に相当する０と５９の間の数を定める
。これと同じやり方で、第２カウンタは第２出力端子へ
時の数を与える倍数信号ＳＩ〜ｌを供給し、そして第３
カウンタは曜日に相当する倍数信号ＳＪを第３出力端子
へ供給する。最後に、第４カウンタは日付を与える倍数
信号ＳＤを第４出力端子へ供給する。

補正モードＣ□では信号Ｃ，／が高論理レベルにある。

これは、計数回路４２の第３カウンタ中で、曜日を補正
するために補正信号ＳＣ２によって発生された所定数の
パルスを加減算することを可能にする。同様に、モード
Ｃ２では、信号ＳＣ２が第４カウンタに格納した日付を
補正することを可能にする。最後に、モードＣ３では、
分パルスがブロックされ、補正信号は計数回路４２０ｇ
５　ｉ入力端子へ印加される。これは、第１カウ／りお
よび第２カウンタを通して１分のステップにより曜日の
時間１時および分の補正を可能に１−る。

腕時計により一例として提供された情報項は同時表示を
できず、第１図に示した選択回路４３は腕時計の各動作
モードに対応する情報項をデジタル・ディスプレイ３へ
向けるのに利用される。

選択回路４３は１０個の入力端子および２個の出力端子
を有する。最初の４個の入力端子は上述した順序で計数
回路４２からそれぞれ倍数信号ｓＭ、ｓｕ：ｓ、ｒ、ｓ
Ｄを受ける。後続の６個の入力端子も同様にモータ制御
回路３１からそれぞれ信号ｐ、／　、　Ｆ２／　、　Ｃ
，／　、　Ｃ２／　、　Ｃ３′、　Ｃ，／　を受げる。

選択回路４３は、その第１出力端子に倍数信号ｘ　（Ｊ
　；Ｈ）をそしてその第２出力端子に倍数信号ｙ　（Ｄ
　ｚ　Ｍ）を供給する。腕時計が置かれるモードに応じ
、倍数信号Ｘは倍数信号ＳＪまたはＳＨと同じであり、
倍数信号ｙは倍数信号ＳＨまたはＳＭと同じである。従
って、例えばモードＦ１では、信号Ｆ、／の高論理レベ
ルは倍数信号ｘ、ｙをそれぞれｆＳ数信号ＳＪ、ＳＤに
一致させる。同様に、補正モードＣ３は、倍数信号ｘ、
ｙはそれぞれ信号ＳＨ，ＳＭの情報を含む。モードＦ３
では、選択回路４３がもはや信号Ｆ′によって制御され
ず、倍数信号Ｘおよびｙが情報を含まないことに注目さ
れたい。

選択回路から供給された倍数信＋；ｘ（に１１）および
ｙ（Ｄ；Ｍ）は慣用のデコーダ回路４・１０入力端子を
動作可能にし、次いでデフ−２回路４４は例えば液晶を
用いるデジタル・ディスプレイ３を制御する。文字Ｘ、
Ｙはそれぞれ倍数信号ｘ、ｙに含まれた情報項を表示す
る。

第１図にブロック図で示した諸回路や回路構成素子は、
コード化回路３０、モード選択回路３１、モータ制御回
路４０、計数回路４２および選択回路４３を除けば、慣
用の型式でかつ周知のものである。上述した回路３０，
３１゜４０．４２および４３はこの発明に特有の機能を
果し、今から詳しく説明する。

第５図：コード化回路３０ コード化回路３０は、第５図にブロック図で示され、２
人力・３出力の回転方向検出用回路５０．２人力のＯＲ
ゲート５１．７２回路５２および接点のはね返り防止回
路５３を備える。

回転方向検出用回路５０の第１入力端子、第２入力端子
はそれぞれ可動接点１７．１８から到来する信号を受け
る。回転方向検出用回路５０の出力端子Ｓは信号ＣＤを
供給し、その論理レベルは竜頭４の回転方向に依存する
。出力端子Ｕは、竜頭が第１方向に回転する時にはパル
スを供給するが、第１方向とは反対の第２方向に回転す
る時にはパルスは供給しない。最後に、出力端子りは第
２方向に回転する時に／ξルスを供給しそして第１方向
に回転する時にパルスを供給しない。パルスの数は竜頭
の回−転角に比例する。

第５図の回転方向検出用回路５００機能を実施する回路
は、例えばスイス特許第６３２，８９４号およびこれに
対応する米国特許第４，３７９，０４２号に述べられて
いる。これら特許の第３図には、接点のはね返り防止回
路に設けた入力端子１５゜１６、ＡＮＤゲート４１の出
力端子、インバータ３７．３８の出力端子がこの出Ｍｉ
におり−る回転方向検出用回路５０のそれぞれ第１入力
端子、第２入力端子、出力端子Ｓ、０．１）に相当する
回路の完全な回路図が示されている。

回転方向検出用回路５０の出力端子Ｕ、ＤはＯＲゲート
５１のそれぞれ第１入力端子、第２入力端子へ結合され
、ＯＲゲート５１はその出力端子に補正信号Ｓ０１を供
給する。回転方向検出用回路５０がスイス特許第６３２
．８９４号の回路と同じの時には、信号ＳＣＩは接点１
７および１８の開閉数に等しい多数のパルスすなわち竜
頭４０３６０°の１回転に対して８パルスから成る。こ
の信号は÷２回路５２へ更に印加され、その出力端子は
信号ＳＣＩから２アウト・オフｌパルスを含む補正信号
ＳＣ２を供給する。

最後に、コード化回路３０で使用されるようなはね返り
防止回路５３は、その入力端子に接点２０かもの信号を
受けかつその出力端子に竜頭４の引き出し毎に１パルス
を含む信号ＳＴを供給する。

第６図：モード選択回路３１ 第６図はモード選択回路３１の可能な一実施例を一部ブ
ロック図で示す論理回路図である。

モード選択回路３１は、３状態を有する２個のシフトレ
ジスタ５５および５６（その各々は１人力ＣＬ並びに３
出力Ｑ□、Ｑ２およびＱ３を有する）と、２状態の２個
のシフトレジスタ５７および５８（その各々は１人力Ｃ
Ｌ並びに２出力Ｑ１およびＱ２を有する）と、７個の２
人力ＡＮＩ）ゲート５９〜６５と、３人力ＯＩｔゲ−１
・６６とを備える。

シフトレジスタ５５は、その出力端子Ｑ１がＡＮＤゲー
ト６０および６３の第１人カグＩ１１子へ結合され、そ
の出力端子Ｑ２がＡＮＤゲート６１および６４の第１入
力端子へ結合され、そして出カフ！Ａｉ子Ｑ３がＡＮＤ
ゲート６２および６５の第１入力端子へ結合される。Ａ
ＮＤゲー）ＧＯ。

６１および６２の？８２入力端子は信号ＳＴを受ける。

ＡＮＤゲート６３，６４．６５の第２入力端子はそれぞ
れシフ）Ｌ／レジスタ６，５７゜５８の出力端子Ｑ１へ
結合される。ＡＮＩ、ｊゲート６０．６１．６２の出力
端子はそれぞれシフ１゛レジスタ５　Ｇ　＋’　５７　
、５８の人力☆１１１１子ＣＬへ結合される。ＡＮＤゲ
ート（ｉ　３　、　Ｇ　４　、　に　５の出力端子はそ
れぞれ信号Ｆ、’、　Ｆ２’、　Ｆ３’を供給する。

シフトレジスタ５６の出力端子Ｑ２．Ｑ３はそれぞれ信
号Ｃ□／、　Ｃ２／を供給する。同様に、シフ１゛レジ
スタ５７．５８の出力端子Ｑ２はそれぞれイＦｊ号Ｃ３
／、　Ｃ４／を供給する。ＡＮＤゲート５９の第１入力
端子は信号ＳＣ２を受けるが、この信号５Ｃ２０代りに
信号ＳＣＩを受けてもよい。

ＡＮＤゲート５９の出力端子はシフトレジスタ５５０入
力端子ＣＬへ結合される。最後に、ＡＮＤゲート５９の
第２入力端子はＯＲ−ゲート６６からの出力信号を受け
、このＯＲゲート６Ｇの３つの入力端子は信号Ｆ、／、
　Ｆ２／、　Ｆ３／を受ける。

次に、第６図に示したモード選択回路３１の動作を説明
する。腕時計回路に電圧をかげた直後のＷ期状態では、
図示しない既知手段によりシフトレジスタ５５〜５８は
全て出力端子Ｑ□だだけが高論理レベルにある状態にセ
ットされろとしよう。この状態では、高論理レベルがＡ
ＮＤゲートＧＯ，６４，６５の第１入力端子それにＡＮ
Ｄゲート６３０両方の入力端子に現われる。

ＡＮＤゲート６３の出力端子に４６ける信号１？１′は
その高論理レベルにあるが、他の出力端子Ｆ２’、　Ｆ
３’、　Ｃ□′、Ｃ２′、Ｃ３′、０４′は低論理レベ
ルにある。ＯＲゲート６６の入力端子へ印加された信号
ｐ、／の高論理レベルは、ＡＮＤゲート５９の第２入力
端子を同様に高論理レベルにする。その時、信号ＳＣ２
の第１パルスはＡＮＩ）ゲート５９を通ってシフトレジ
スタ５５０入力端子ＣＬへ印加され、従って出力Ｑ、は
低論理レベルにそして出力Ｑ２を高論理レベルに変える
ことができる。低論理レベルになるＡＮＤゲート６３の
第１入力端子はその出力端子における信号＞、ｓ、Ｊを
同様に変える。他方、ＡＮＤＮ−ゲート６４方の入力端
子は今や高論理レベルにあり、その出力端子における信
号Ｆ２′は同様に高論理レベルを呈する。信号ＳＣ２か
らの第１パルスは、このように信号Ｆ１′を低論理レベ
ルにそして信号Ｆ２′を高論理レベルに移させる。信号
Ｆ２′もｏｉｔゲート６６の入力端子へ印加されるので
、　ＡＮＤゲート５９の第２入力端子は高論理レベルな
とす続ける。信号ＳＣ２の第２７ぐルスは、従ってシフ
トレジスタ５５の入力端子ＣＬへ達し、その出力Ｑ２を
低論理レベルにそして出力Ｑ３を高論理レベルに変える
ことができる。ＡＮＤゲート６４は、その第１入力端子
が今では低論理レベルにあるので、その出力端子におけ
る信号Ｆ２′を低論理レベルにする。ＡＮＤゲート６５
０両入力は今や高論理レベルにあるので、その出力Ｆ３
′はこれも高論理レベルになる。信号ＳＣ２の第２パル
スは、このように信号Ｆ２′を低論理レベルに降下させ
そして信号Ｆ３′を高論１１　レベルに上昇させる。同
様にして、信号ＳＣ２の第３パルスはモード選択回路３
１を、信号Ｆ１′だけが高論理レベルにある初期状態へ
戻させる。

次に、第６図のモー１選択回路３１がその初期状態にあ
る時に信号ＳＴかもの第１パルスの影響を調べてみよう
。ＡＮＤゲート６０の第１人力はこの時高論理レベルに
あり、これは信号ＳＴのパルスをシフトレジスタ５６の
入力端子ＣＬへ通過させる。これは、その出力Ｑ１従つ
て信号Ｆ、／を低論理レベルにそして出力Ｑ２従って信
号Ｃ，／を高論理レベルにさせる。信号ＳＴの第１パル
スは、このように腕時計回路を機能■）□から補正モー
ドＣ１へ切り換えた。同じ理由で、信号ＳＴの第２ノぐ
ルスはシフトレジスタ５６の出力Ｑ２従って信号Ｃ□′
を低論理レベルにそして出力Ｑ３従って信号０２′を高
論理レベルに切り換える。信号ＳＴの第１パルスおよび
第２パルスの後で信号Ｆ、’、　Ｆ２／、　Ｆ３’は低
論理レベルになり、ＡＮＤゲート５９の第２人力女１１
１１子も同様に低論理レベルになる。補正モーＩＦ　Ｃ
１およびＣ２ではＡＮＤゲート５９は従って信号ＳＣ２
のパルスをブロックすなわち阻止する。信号ＳＴの第３
パルスはモータ駆動回路３１をその初期状態に戻してシ
フトレジスタ５６の出力Ｑ１を高論理レベルにする。同
様に、信号０３′およびｌＩ′２′のシフトレジスタ５
５の出力Ｑ２が高論理レベルにある場合に信号ＳＴの各
パルスで次々に高論理レベルになる。最後に、もしシフ
トレジスタ５５の出力Ｑ３が高論理レベルにｋ）れば、
信号ＳＴの各、Ｃルスで次々に高論理レベルを呈するの
は信号０４′およびＦ３′である。補正モードでは信号
ＳＣ２のパルスがモーＰ選択回路３１に全く影響しな見
）。

第７図：モータ制御回路４０ 第７図はステッピング・モータ４１のモータ制御回路４
０の可能な一実例を一部ブロック図で示す論理回路図で
ある。このモータ制御回路４０は、５個の２人力ＡＮＤ
ゲート７２〜７６と、２個の２人力ＯＲゲート７７〜７
８と、１個の３人力ＯＲゲート７９と、２人力ＣＬおよ
びＤ並びに１出力Ｑを有する遅延用単安定回路８０と、
２人力ＣＬおよびＣ／Ｄ並びに４出力Ｑ　、　Ｂ、、　
Ｂ２およびＢ３を有するモータ駆動回路８１とを備える
。

ＡＮＤゲート７１（第１図）の出力端子からの１　／　
３０　Ｈｚ倍信号ＯＲゲート７７の第１入力端子へ印加
され、その第２入力端子はＡＮＤゲート７２の出力端子
から供給された信号を受ける。

ＡＮＤゲート７２および７３の第１入力端子は一緒に結
合されかつ信号Ｃ４′によって動作可能にされる。ＡＮ
Ｄゲート７２の第２入力端子は信号ＳＣ２を受ける。Ａ
ＮＤゲート７３の第２入力端子は単安定回路８０の出力
端子Ｑへ結合される。ＡＮＤゲート７４の第１人力４子
、第２入力端子はそれぞれ信号ｓｃｉ、ｃ３’を受り゛
る。

ＡＮＤゲート７４の出力端子はＯＲゲート７９の第１入
力端子へ結合される。０１ζゲート７７の出力端子、Ａ
ＮＤゲート７３の出力端子はｏｉζゲート７９のそれぞ
れ第２入力端子、第３入力端子へ結合される。ＯＲゲー
ト７９の出力端子はモータ駆動回路８１の入力端子ＣＬ
へ結合される。ＡＮＤゲート７５および７６の第１入力
端子は、コード化回路３０（第１図および第５図）が発
生した信号ＣＤを受ける。これらＡＮＤゲートの第２入
力端子はそれぞれ信号Ｃ３′、Ｃ４１を受ける。ＯＲゲ
ート７８の第１入力端子、第２入力端子はそれぞれＡＮ
Ｄグー）７５　、７６の出力端子へ結合される。モータ
駆動回路８】は、その入力端子Ｃ／ＤがＯＲゲート７８
０出力端子へ接続され、その出力端子Ｑが単安定回路８
００Å力端子りへ結合される。最後に、単安定回路８０
０Å力端子ＣＬは第１分周器３６から到来する８　１１
ｚ信号を受けるが、同一オーダの高さの周波数の信号な
らどんな信号を用いても良い。

第７図に示したモータ駆動回路８１は、入力端子ＣＬへ
印加された各パルスに応答するｌステップにより２相ス
テツピング・モータ４１を回転させる仕方でその直列接
続した２巻線へ信号Ｂ１．Ｂ２．Ｂ３　を供給する。信
号Ｂ□は第１％勝の端子へ印加され、信号Ｂ２は第２巻
線の端子へ印加され、そして信号Ｂ３は両方の巻線に共
通の端子へ印加される。ステッピング・モータ４１の１
ステツプは、ロータの１８００の回転に対応″しかつ分
針をしてアナログ・ディスプレイをｌ／２分間進ませる
。ロータは従って２つの位置を占め、各位置は出力Ｑの
論理状態に対応する。

回転は人力Ｃ／Ｄの論理状態に応じて一方向または他方
間に行われる。入力端子Ｃ／　Ｄが低論環レベルにある
時にはいつでもアナログ・ディスプレイ２０針を進ませ
る方向にステッピング・モータが回転するとしよう。

そのような回路は１９８３年８月３１日に公開されたヨ
ーロッパ明細＠　ｏ　ｏ　８７．３　ｓ　７に相当する
スイス特許出願９１８７８２−８すなわち１９８３年２
月１４日に出願されたアメリカ合衆国特許出願用４６６
．３９２号に詳しく述べられており、その第５図は回路
図の一例を示す。

その回路図において双安定回路３４の０１０．Ｑおよび
インノ々−夕２９の入力側でのＡ　Ｒは、この出願にお
けるモータ駆動回路８１のそれぞれＣＬ、Ｑ、Ｃ／Ｄに
相当する。引用した出願の２個のトランジスタＴ５およ
びＴ６に共通の点での信号はこの出願の信号Ｂ１に相当
する。同様に、トランジスタＴ１およびＴ２に共通の点
での１６号は信号Ｂ２に相当し、そして！・ランジスタ
Ｔ３およびＴ４に共通の点の信号は信号Ｂ３に相当する
。

第７図に示したモータ制御回路４０の動作時、３つの場
合を区別することが必要である。第１ある時であり、従
って２人力ＡＮＤゲート７２〜７６の一方の入力端子そ
の結果として出力端子を低論理レベルにする。これは、
ＡＮＤグー）７４．７２．７３によりそれぞれ信号ＳＣ
Ｉ。

ＳＣ２，単安定回路８０の出力信号Ｑをブロックし、か
つＡＮＤゲート７５．７６およびＯＲゲート７８を通し
てモータ駆動回路８１０入力端子Ｃ／　Ｄに低論理レベ
ルを生じる。信号Ｃ４１の低論理レベルは、イン・々−
タ７０（第１図）の出力端子およびＡＮＤゲート７１の
第２入力端子に高論理レベルを出現させる。これは１／
３０１１ｚ信号をモータ制御回路４ｏの第１入力端子に
伝送させ得る。この１　／　３０　Ｈｚ信号はＯＲゲー
ト７７および７９（その他の入力は全て低論理レベルに
ある）を通過し、これによりモータ駆動回路８１０人力
ＣＬを動作可能にする。モータ制御回路４０の動作時の
第１の場合、モータ駆動回路８１０入力端子Ｃ／Ｄは低
論理レベルにあり、従って例／　３０　Ｈｚ信号が入力
ＣＬを直接制御する。

第２の場合は、信号Ｃ３′が高論理レベルにありかつ信
号０４′が低論理レベルにある場合である。この時ＡＮ
Ｄゲート７４および７５の第２入力端子は高論理レベル
にあり、信号ＳＣＩをＯＲゲート７９の第１入力端子に
到達させかつ信号ＣＤをモータ駆動回路８１の入力端子
Ｃ／ＤへＯＲゲート７８を通して到達させる。１１１ｚ
信号はＡＮＤゲート３７（第１図ンによってブロックさ
れ、ｌ　／　３０１１ｚ　（ｉ　月はもはや存在ぜす、
そして信号ＳＣ１だけがＯＲゲート７９を通ってモータ
駆動回路８１の入力端子ＣＬへ到達しアナログ・ディス
プレイの補正を前方もしくは後方にし得る。

最後に、第３の場合は、信号０３′が低論理レベルにあ
りかつ信号Ｃ４′が高論理レベルにある。

これは、ＡＮＤゲート７１（、第１図）の第２入力端子
に低論理レベルをもたらし、またＡＮＤゲート７２によ
び７３の第１入力端子並びにＡＮＤゲート７６の第２入
力端子に高論理レベルをもたらす。その結果、ｉ　／　
３０　Ｈｚ信号および信号ＳＣＩはブロックされるが信
号ＳＣ２はＯＲゲート７７の第２入力端子に到達し、単
安定回路８０の出力端子Ｑにおける信号はＯＲゲート７
９の第３入力端子に到達し、かつ信号ＣＤはモータ駆動
回路８１０入力端子Ｃ／Ｄに到達する。信号ＳＣ２は、
従ってＯＲゲート７７および７９を通ってモータ駆動回
路８１の入力端子ＣＬに到達し、単安定回路８０の出力
信号ＱもＯＲゲート７９を通って同一の入力端子ＣＬに
到達する。モータ駆動回路８１の出力Ｑは、もし分針が
１つの分指示上に位置するならば低論理レベルにあり、
もしこの分針が２つの分指示の間に位置するならば高論
理レベルにあるとしよう。単安定回路８００入力端子り
へ印加された、モータ駆動回路８１の出力端子Ｑかもの
論理レベルは、単安定回路８００入力端子ＣＬへ印加し
た８　１１ｚ信号の半サイクル後すなわち１／１　（ｉ
秒遅れて単安定回路８０の出力端子Ｑに到達する。

第３の揚台には常に信号Ｃ４／が低論理レベルから高論
理レベルへ移る瞬間に分針が１分指示上になく、単安定
回路８０の出力Ｑが常に高論理レベルにあるとしよう。

信号Ｃ４／のＡＮＤゲート７３およびＯＲゲート７９を
通る伝送は、モータ駆動回路８１０入力端子ＣＬを使用
ｎ」能にしかつステッピング・モータ４１を１ステップ
進ませる。分針はこの時１分指示位置にあり、モータ駆
動回路８１の出力Ｑは低論理レベルに変り、そして１／
１６秒遅れて単安定回路８０の出力Ｑも低論理レベルに
なる。他方、もし分針が既に１分指示上にありかつ単安
定回路８０の出力Ｑが低論理レベルにあれば、信号Ｃ，
／が高論理レベルになる瞬間にパルスはモータ駆動回路
８１０入力端子ＣＬに現われずかつステッピング・モー
タ４１は静止位置に停止したま瓦である。このように、
補正モー＋ｊ　Ｃ４への移行は、もし分針がまだ１分Ｊ
Ｖ示位置を占めていなければ、分針をそのような位置に
置く効果がある。

最後に、腕時計が補正モーＦ′Ｃ４にある時の信号Ｓ　
Ｃ’２のパルスの影響を調べよう。分針は既に１分区分
上に位置しており、信号ＳＣ２の、！：ルスは竜頭４０
回転方向に応じて前方または後方にステッピング・モー
タ４１の第１ステツプを起させる。同時に、モータ駆動
回路８１の出力Ｑは低論理レベルになり、１／１６秒遅
れて単安定回路８０の出力Ｑに低論理レベルをとらせる
。この単安定回路８０の出力の伝送はステッピング・モ
ータ４１を第２ステツプに進ませ。

分針を１分区分にもたらす。このように、信号ＳＣ２の
各パルスはステラピンｊ・モータに極めて短い間隔で２
つのステップを次々に起させるような効果を有し、分針
が余分ステップだけ進むか戻る印象を与える。

第８図二計数回路４２ 第８図は計数回路４２０可能な一実例を示す。

この計数回路４２は、分カウンタ８５、時カウンタ８６
、曜日カウンタ８７および日付カウンタ８８と、６１固
の２人力ＡＮＤゲート８９〜９１１と、３個の２人力Ｏ
Ｒゲート９５〜９７とを備え、各カウンタは２人力ＣＬ
およびＣ／Ｄ並びに２出力Ｑ１およびＱ２を有する。

カウンタ８５〜８８の入力端子ＣＬは計数パルスな受け
、その計数方向は人力Ｃ／Ｄの論理レベルによって決定
される。カウンタの内容は、もし入力Ｃ／Ｄが低論理レ
ベルにあれば増加され、高論理レベルにあれば減少され
るとしよう。

カウンタの出力Ｑ工は倍数であり、かつ各カウンタの最
大内容を規定するのに必要な２進数信号の数を提供する
。従って、分カウンタ８５の出力端子Ｑ１は０〜５９の
どの数も規定できるようにＩ馬、１１１□、・・・・・
ｎｌ　２進数信号をｇ（給する。

この場合、」＝６でありかつ２ａ数信号口＋、　、１１
１□。

・・・・ｍ、が集って倍数の分信号ＳＭを規定１−ろこ
とはすぐに分る。同様に、時カウンタ８Ｇの出力Ｑ１端
子は、１〜１２または１〜２４の数を規定するｈ□、ｈ
２．・・・・・１１に２進数信号を供給し、全体として
倍数の時信号Ｓ　Ｈとなる。曜日カウンタ８７の出力端
子Ｑ□は１〜７の数を規定する１１、ｊ２．・・・ｊ４
２進数信号を供給し、６数は曜日に相当する。これら２
進数信号が集まると、倍数の日付信号ＳＪになる。最後
に日付カウンタ８８の出力端子Ｑ１は１〜３１の数を規
定するｄｄ　・・・・ｄｍ２進数信号を供給し、これら
１　ｌ　２− が集まると倍数の日付信号ＳＤとなる。カウンタは、満
杯になるとその出力端子Ｑ２にパルスを発生する。

ＯＲゲート９５は、その第１入力端子が第２分周器３８
からｌ　／　６０　ｆｉｚ信号を受け、その第２入力端
子がＡＮＤゲート８９の出力端子へ結合される。ＡＮＤ
ゲート８９は、その第１入力端子が信号Ｃ３′を受け、
その第２入力端子が補正信号ＳＣ２を受ける。分カウン
タ８５および時カウンタ８６の入力端子Ｃ／ＤはＡＮＤ
ゲート９０の出力端子へ結合され、このＡＮＤゲート９
０はその第１入力端子に信号Ｃ３′をそしてその第２入
力端子に信号ＣＤを受ける。分カウンタ８５の出力端子
Ｑ２は時カウンタ８６の入力端子ＣＬへ結合され、時カ
ウンタ８６の出力端子Ｑ２はＯＲゲート９６および９７
の第１入力端子へ結合されろ。ＯＲゲート９６の第２入
力端子はＡＮＤゲート９１の出力端子へ結合され、Ａ　
Ｎ、　Ｄゲート９１はその第１入力端子に信号０１′を
そしてその第２入力端子に補正信号ＳＣ２を受ける。Ｏ
Ｒゲート９７の第２入力端子はＡＮＤゲート９４の出力
端子へ結合され、Ａ　Ｎ　Ｉ）ゲート９４はその第１入
力端子に信号Ｃ２１をそしてその第２入力端子に補正信
号ＳＣ２を受ける。

ＯＲゲート９６の出力端子は曜日カウンタ８７の入力端
子ＣＬへ結合され、その出力ｆ７ｊ！ａ子Ｑ２は無接続
のま瓦である。ＯＲゲート９７の出力端子は日付カウン
タ８８の入力端子へ結合され、その出力端子Ｑ２も同様
に無接続である。曜日カウンタ８７の入力端子Ｃ／Ｄは
ＡＮＤゲート９２へ結合され、このＡＮＤゲート９２ば
その第１入力端子に信号０．１をそして第２入力端子に
信号ＣＤを受ける。最後に、臼イマ］カウンタ８８の入
力端子Ｃ／ＤはＡＮＤゲート９３の出力１窄、１子へ結
合され、このＡＮＤゲー１−　！ｌ　３はその第１入力
端子に信号Ｃ２′をそして第２入力端子に信号ＣＤを受
ける。

第８図に示した計数回路４２の動作は４つの場合に分け
られる。第１の場合は、信号０１′、Ｃ２′および０３
′が全て低論理レベルにある場合である。他の３つの場
合は、信号Ｃ１１，０２′または０３′が高論理レベル
にある場合である。

第１の場合における信号０１′、Ｃ２′およびＣ３′の
低論理レベルはＡＮＤゲート８９〜９４の第１入力端子
に低論理レベルをもたらす。従って、第２入力端子の論
理レベルがどうであれ、これらＡＮＤゲートの出力端子
には低論理レベルが等しく現われる。その結果、カウン
タ８５〜８８の入力端子Ｃ／Ｄは低論理レベルになる。

入力端子ＣＬでの各計数パルスは、従ってその内容を増
加する。ＯＲゲート９５〜９７の第２入力端子も同様に
低論理レベルにある。これらＯＲゲートは、従ってその
第１入力端子に存在する信号だけを伝送する。従って、
ｌ　／　６０　Ｈｚの分信号だけがＯＲゲート９５を通
って分カウンタ８５の入力端ｆＣＬに到達′１−る。こ
の分カウンタ８５の内容は出力端子Ｑ□に現われるが、
出力端子。２には１時間毎に１パルス信号が現われ、こ
の信号は時カウンタ８６の入力端子ＣＬへ印加される。

時カウンタ８６の内容はその出力端子。に現われるが、
出力端子Ｑ２は２４時間毎にｌパルス信号を供給する。

このｌパルス信号は。■ζゲート９６，９７を通してそ
れぞれ曜日カウンタ８７、日付カウンタ８８の入力端子
ＣＬへ印加される。これらカウンタの内容はそれぞれの
出力端子Ｑ１に現われる。第１の場合、計数回路４２は
単に分ノξルスを計数しかつ時、曜日および１」付に関
する情報を提供する。

第２の場合は、信号０１′が高論理レベルにありかつ信
号Ｃ２１およびＣ３′が低論理レベルにある。

ＡＮＤゲート９１．９２の第１人力端子は高論理レベル
にあり、この時これらＡＮＤゲートの出力端子にはそれ
ぞれ４ｉ号ＳＣ２，ＣＤＩＪ″−現ゎれる。信号ＳＣ２
はＯＲゲート９６を通って曜日カウンタ８７の入力端子
ＣＬに到達し、信号ＣＤは曜日カウンタ８７の入力端子
Ｃ／　Ｄに到達する。竜頭４０回転によって発生された
信号ＳＣ２のパルスは、従って回転方向に応じて曜日カ
ウンタの内容の加算または減算により変更を行う。

第３の場合には、信号０２′が高論理レベルにありかつ
信号Ｃ□′および０３′が低論理レベルにある。この場
合は先行の場合に似ている。ＡＮＤゲート９３．９４の
第１入力端子は高論理レベルにあり、信号ＳＣ２はＯ−
Ｒゲート９７を通って日刊カウンタ８８の入力端子に到
達し、信号ＣＤは日付カウンタ８８の入力端子Ｃ／　Ｄ
に到達する。竜頭４の回転によりこの日付カウンタ８８
の内容を変更させる。

最後に、第４の場合には、信号０３′が高論理レベルに
ありかつ信号Ｃ，／および０２′が低論理レベルにある
。ＡＮＤゲート８９および９ｏの第１入力端子は高論理
レベルにあり、信号ＳＣ２ばＯ１ζゲート９５を通って
分カウンタ８５０入力端子ＣＬに到達し、信号ＣＤはカ
ウンタ８５および８６の入力端子Ｃ／Ｄに到達する。竜
頭４０回転に応答して信号ＳＣ２のパルスはカウンタ８
５および８６の内容を変更することにより時間情報の補
正を可能にする。

第９ｌ：選択回路・１３ 第９図はディスプレイ選択回路４３の可能な一形態を示
す。この選択回路・１３は、１〕個のスイッチング回路
１００．、１００４：、・・・・ｉｏｏ　およびｑ個の
スイッチング回路１０１．　、１０１：□、・・・１０
１．を備える。これらスイッチング回路は、後で詳しく
説明するように、全て７人力・１出力回路である。スイ
ッチング回路１００１ば、その第１入力端子が計数回路
４２（第８図）の供給する倍数信号ＳＪに含まれた信号
Ｊ１を受け、その第２入力端子が倍数信号Ｓ　Ｈに含ま
れた信号１１を受け、残りの５つの入力端子が増加順に
それぞれ制御信号Ｆ１′、　Ｆ２７．　Ｃ１／、　Ｃ３
／、　Ｃ４／を受ける。

スイッチング回路１００□は、初めの２つの入力端子が
信号Ｊ　２−　ｈ□を受け、残りの５つの入力端子がス
イッチング回路１００．と同じ制御信号を受け、かつ出
力端子が信号Ｘ２　を供給する。最後にスイッチング回
路１００　（たｇし、ｐは２つの数のうちで大きい方ｌ
またはｌくに等しい。）は、２つの入力端子が信号ｊ　
およびり、えを受け、残る５つの入力端子がスイッチン
グ回路１００゜と同じ信号を受け、そして出力端子が信
号Ｘｐを供給する。もし例えばｌが１（よりも大きげれ
ば、ｐ＝１でありかつ信号１１に＋、１〜ｈ　ｐは存在
ぜず、スイッチング回路１００　、（＋、〜１００．の
第２入力端子は全て低論理レベルにある。これらスイッ
チング回路の信号ｘ、、　ｘ２．・・・・Ｘｐは倍数信
号ｘ　（Ｊ　；　Ｈ）を規定する。同様に、スイッチン
グ回路１０１□は、その第１入力端子が信号ｄ１を受け
、その第２入力端子が信号ｎｌ、を受げ、残りの５つの
入力端子が制御信号１ｉ″、／、　Ｆ２／。

Ｃ２／、　Ｃ３／、　Ｃ４／をそれぞれ受け、出力端子
が信号ｙ□を供給する。最後に、スイッチング回路】旧
。

は、ｊをｄで、１１を１ｎづ、ｌをｎで、１（をＪでか
つ１〕をｑで置き換えると、スイッチング回路１００ｐ
と全く同じであると云える。これらスイッチング回路の
信号ｙ１．ｙ２．・・・・ｙｑは倍数信号ｙ（Ｄ；Ｍ）
を規定する。

制御信号Ｆ１′、Ｆ２′、０１′、Ｃ２′、０３′、０
４′の論理状態によれば、スイッチング回路１００□〜
１ｏｏｐばそれぞれ出力端子に信号ｊ１．・・・・」ｌ
が信号１１１・・・・ｈｌを伝送する。従って、これら
信号のうちのＦ、／または０１′が高論理レベルにあり
かつ他の制御信号が低論理レベルにある場合には、信号
ｘ１は信号」□と同じであり、信号ｘ２は信号ｊ２と同
じであり、以下同様であり、そしてノミλ後に信号ｘ　
（Ｊ　；　Ｈ）は信号ＳＪと同じである。

他方、もし高論理レベルにあるのが信号ＩＩ′２／。

０３′、０４′のうちの１つでありかつ他の制御信号が
低論理レベルにあれば、出力信号ｘ　（Ｊ’　；　Ｈ）
は信号ＳＨと同じである。スイッチング回路１０１、〜
１０１．も同様に働く。もしくｉ号のうちの１つＦ１′
または０２′が高論理レベルにありかつ他の開側１信号
が低論理レベルにあれば、出力信号ｙ１は信号ｄ１と同
じであり、信号ｙ２は信号（１２と同じであり、以下同
様であり、そして最後に信号ｙ（Ｄ：Ｍ）は信号ＳＤと
同じである。最後に、もし高論理レベルにあるのが信号
Ｆ２／、　Ｃ、、／。

Ｃ４′のうちの１つでありかつ他の制御信号が低論理レ
ベルにあるならば、信号ｙ（Ｄ：Ｍ）は信号ＳＭと同じ
である。

第１０：ａ」図ニスイツチング回路１００□第１０ａ図
はスイッチンク°回路１００１の実例を示す。このスイ
ッチング回路１００、は、２個の２人力ＡＮＤゲート１
１０および１１１と、２１固の２人力ＯＲゲート１１２
および１１：３と、１個の３人力ＯＲゲート１１４とを
備える。

ＡＮＤゲート１１０の第１入力端子は信号Ｊ１を受け、
このＡＮＤゲート１１０の第２入力端子はＯＲゲート１
１２の出力端子へ結合される。

このＯＲゲー）１１２は、その第１入力端子、第２入力
端子がそれぞれ信号Ｆ工／、Ｃ，，’を受ける。

ＡＮＤゲート１１１の第１入力端子は信号１１□を受け
、その第２入力端子はＯＲゲート１１４の出力端子へ結
合される。ＯＲゲート１■４の：３つの入力端子は、増
加順に、それぞれ信号Ｆ２′。

Ｃ３′、０４′を受ける。最後に、信号Ｘ□はＯＲゲー
ト１１３はその一方の入力端子がＡＮＤゲート１１０の
出力端子へ結合されかつその他方の入力端子がＡＮＤゲ
ート１１１の出力端子へ結合される。

第１０ａ図のスイッチング回路１１０．は動作は下記の
とおりである。もし信号Ｆ、／または（、／が高論理レ
ベルにありかつ他の制御信号１．ｒ　２／、ｃ、、ＺＣ
４′が低論理レベルにあれば、ＯＲゲート１１２の出力
端子は高論理レベルにありかつ０１えゲー）１１４の出
力端子は低論理レベルにある。

ＡＮＤゲー１−．１１１の第２入力端子が低論理レベル
にあるので、このＡＮＤゲートｉｌｌばその第１入力端
子へ印加された信号１１□をブロックする。他方、高論
理レベルにあるＡＮＤゲート１１０の第２人力は信号ｊ
１を通過させ、これはＯＲゲート１１３の出力端子へ伝
送される。信号Ｘ１は従ってこの場合は信号」１と同じ
である。

もしどれかの信号Ｆ２１．　Ｃ，／またはｃ４′が高論
理レベルにありかつ他の制御信号Ｆ、／およびｃ、／が
低論理レベルにあれば、ＯＲゲート１１２の出力は低論
理レベルにありかつＯＲゲート１１４の出力は高論理レ
ベルにある。この場合、ブロックされるのは信号ｊ□で
ありかつ信号Ｘ１は信号す。

と同じになる。

第１０１）図ニスイツチング回路１０１１第１Ｏ１）図
に示されたスイッチング回路１０１□の構造はスイッチ
ング回路１００□と同じであり。

両回路は同じ態様で相互接続された同じゲートを備える
。他方、スイッチング回路１０１□では、ＡＮＤゲー）
１１０の第１入力端子は信号Ｊ１の代りにｄｌを受け、
ＡＮＤゲート１１１の第１入力端子は信号１１□０代り
に町を受け、ＯＲゲート１１２の第２入力端子は信号０
１′の代りにｃ２′を受ける。ＯＲグー）１１２および
１１４の他の入力は両回路共同じである。

第１０ｂ図のスイッチング回路１０１工の動作は、従っ
てスイッチング回路ＩＧＯ，と、同様である。異なる信
号がスイッチング回路１００．および１０１□の若干の
入力端子に印加されることを考慮すれば、信号ｐ、／ま
たはｃ１′が高論理レベルにありかつ他の制御信号が低
論理レスルにある場合、信号ｙ□は信号ｄ□と同じであ
る。同様に、もし信号Ｆ２′、０３′またはＣ４／が高
論理レベルにありかつ他の制御信号が低論理レベルにあ
るならば、信号ｙ１は信号ｍ□と同じである。

この発明は、今説明したものだけに制限されない。例え
ばアナログ・ディスプレイの釧ハ基準マーク付きの円板
で置き換えられる。同様に、デジタル・ディスプレイは
、液晶に代えて、発光ダイオード、電気化学的手段等を
使用できる、竜頭も制御可能性を増すために２軸位置よ
りも多いものを使用できる。竜頭またはこれと一緒に使
用するものの代りに、他の制御手段例えば接点に働く光
電センサ等も使用できる。補正パルスは分周器から取り
出せる。デジタル゛・ディスプレイは秒指示をもちイ４
Ｉる。そのような場合に、同期モードにあれば何時でも
腕時計は分針を秒に整列させ、望ましくは自動的に整列
させる手段を備え得る。アナログ・ディスプレイおよび
デジタル・ディスプレイは共に秒を表示でき、そしてそ
の場合同期モードは秒針をデジタル・ディスプレイの秒
に整列させることに制限され得る。時針をデジタル・デ
ィスプレイの時と個別に整列させるために別な同期モー
ドを提供できる。

【図面の簡単な説明】

第１図はこの発明に係る電子腕時計の一実施例を示すブ
ロック図、第２図は時計表示針を有するアナログ・ディ
スプレイ、デジタル・ディスプレイおよび制御用竜頭が
設けられた腕時計の正面図、第３ａ図および第３ｂ図は
竜頭の動きを検出する接点を操作するための機構の一例
を示す平面図および端面図、第４図は腕時計の異なる動
作モードを示す概略図、第５図は検出用接点によって制
御されかつ竜頭の動きを表わす信号を出力端子に供給す
るコード化回路のブロック図、第６図は竜頭の動きを表
わす信号に応答して腕時計の種々の動作モードを表わす
信号を出力端子に供給するモード選択回路を一部ブロッ
ク図で示す論理回路図、第７図は２相双方向性ステッピ
ング・モータ、の制御回路を一部ブロック図で示す論理
回路図、第８図は計数回路を一部ブロック図で示す論理
回路図、第９図はディスプレイ用の選択回路のブロック
図、第１ｉｒａ図および第１０ｂ図は選択回路を用いら
れるスイッチング回路の論理回路図である。 ■・・・電子腕時計、２・・・アナログ・ディスプレイ
、３・・・デジタル・ディスプレイ、４・・・竜頭、３
５・・・水晶発振器、３６・・・第１分周器、３８・・
・第２分周器、４０・・・モータ制御回路、４１・・・
ステッピング・モータ、４２・・・計数回路、４３・・
・選択回路、２００・・・モード選択・情報補正回路で
ある。 Ｆ７！ｌ−８ 勺・／ｌ）ａ　旬、饅

Claims (1)

1. 【特許請求の範囲】 １、　標準の周波数信号を供給するように４″１に成さ
   れたタイム・ペースと、 前記標準の周波数信号を分割するように構成された分割
   回路と、 第１群の時間情報項目をアナログ形態で表示するように
   構成された表示手段と、 この表示手段へ機械的に結合されたステッピング・モー
   タと、 前記分割回路によって供給された時間パルスおよび補正
   パルスに応答して前記表示手段の変位を行うように前記
   ステッピング・モータへ駆動パルスを供給するように構
   成された制御回路と、 前記分割回路から時間パルスを同様に受け、これにより
   少なくとも１つの情報項目が前記第１群中に含まれる第
   ２群の時間情報項目を表わす信号を供給するための計数
   回路と、この計数回路へ結合され、前記第２群の時間情
   報をデジタル形態で表示するための電気光学ディスプレ
   イと、 手動制御手段と、 選択および補正用論理回路と、 を備え、 この論理回路は、前記手動制御手段の動作に応答するこ
   とにより、電子腕時計を異なる表示モードに置き、各表
   示モードに対して選択した時間情報が前記電気光学ディ
   スプレイによって表示されると共に、前記電子腕時計を
   異なる補正モー１に置き、各補正モードに対して表示し
   た情報項目が前記論理回路による補正パルスの前記計数
   回路への印加によって補正でき、前記論理回路は、補正
   されるべき情報が前記第１群および前記第２群の両方に
   共通である情報の場合は何時でもがつ前記共通の情報の
   アナログ表示およびデジタル表示を同一量だけ変更する
   仕方で、補正パルスを前記モータ制御回路へも印加し、
   前記論理回路は前記電子腕時計を補充同期モードに置け
   るようになっており、前記補充同期モードにおいて前記
   共通の情報が前記電気光学ディスプレイによって表示さ
   れかつ前記論理回路が前記手動制御手段の動作に応答し
   、補正パルスのみを前記モータ制御回路へ印加して前記
   アナログ表示を前記情報のデジタル表示と一致させるこ
   とのできる、 電昇腕時計。 ２　論理回路は、同期モードにある時、モータ制御回路
   への時間・ξルスの印加を防止するための手段を備える
   特許請求の範囲第１項記載の電子腕時計。 ３　共通の情報が分情報である！１斤許請求の範囲第１
   項記載の電子腕時計。 ４　分表示器は毎分１１ステツプ（たｇし、１１は常に
   １よりも大きい）だけ進み、モータ制御回路は、同期モ
   ードへ切り換わる瞬間に前記分表示器を整数の分表示へ
   自動的にもたらしかつ前記同期モードにおいて前記モー
   タ制御回路が論理回路から受ける各補正パルスに応答し
   て１１個の駆動パルスを次々に発生してステッピング・
   モータへ印加するようになっている特許請求の範囲第３
   項記載の電子腕時計。 ５　ｎ−２である特許請求の範囲第４項記載の電子腕時
   計。 ６８　第１群および第２群は、時表示を構成する別な共
   通の情報項目を含む特許請求の範囲第１項記載の電子腕
   時計。 ７　ステッピング・モータは双方向性モータであり、計
   数回路はカウント・アップおよびカウント・ダウンする
   ようになっており、これにより第１群および第２群の両
   方の時間情報が両方向で変換され得る特許請求の範囲第
   １項記載の電子腕時計。 ８、手動制御手段は少なくとも２つの位置の間で軸方向
   に変位されるようになっている回転可能な竜頭であり、
   これにより論理回路へ結合された電気接点を作動する特
   許請求の範囲第１項記載の電子腕時計。