JPS5997258A - 多重ビット２進信号通信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、集積回路間で信号を通信するための回路に関
係するものである。さらに特定していえば、本発明は０
、集積回路のピンの数および相互接続すべき集積回路間
で必要な相互接続の数が減るように、集積回路間で信号
島通信するための回路構成に関係するものである。

〔背景技術〕

先行技術では２通信号の代りに多重レベル信号を利用す
ることによって、集積回路１個当υ必要なビンの数およ
び集積回路間の相互接続の数を、減らせることが知られ
ヤいる。かかるシステムでは、例えば２ビツトからなる
、デジタル信号が４つのレベルにコード化される。すな
わち、４つの分離した異なる電圧レベルを、送信および
受信集積回路の出力ビンおよび入力ピンで利用して対応
するデジタル値００．０１．１０．１１を表わす。

Ｉ　　ＢＭ　　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉｓｃｌｏ
ｓｕｒｅＢｕｌｌｅｔｉｎ、第１８巻第９号、１９７６
年２月号、第２８６７頁には、多重電流レベルを用いて
デジタル信号をコード化し、ある回路から別の回路へ送
る、多重レベル２方向信号伝送方式が記載されている。

受信回路では、３値コ一ド化送信信号の場合には、受信
された信号が６つの比較回路の第１の比較入力端子に印
加される。信号の状態は、３つの比較回路の出力端子か
ら検出できる。

この方式によればビンの数および配線の減少がある程度
実現できるものの、ここに記載された構成は、厳密な電
源調節の必要性、大きな電力消費、回路の複雑さなどを
含め種々の難点がある。

米国特許第４２６７４６３号は、入出力端子を制御端子
としても使用して、集積回路のビン数を節約する１、デ
ジタル集積回路を教示している。通常の論理電圧範囲（
Ｔ’ＴＬの場合、−〇、５〜±５．５Ｖ）では、入出力
端子は通常の入出力端子として機能するが、より高い電
圧領域（例えばＴＴＬで＋８ｖ）では制御端子として機
能する。この米国特許では、高い閾値をもつ特別のイン
バータ（参照番号２１）を用いて、対応する入出力端子
が正常な論理範囲を越えているときを検出、シ、それに
応じて動作モードを切換える。この回路はある用途には
有用力・もしれないが、各レベルが異なる２進出力に対
応する多重レベル信号を伝送することはできない。入出
力端子をデータと制御用に常に共用できるわけではなく
、その意味ではビン数減少の有用性に制限がある。

〔発明の概要〕

従って、本発明の目的は各回路についてのピン数が送信
側でも受信側でも減少されるような、集積回路間でデー
タ信号を伝送するための回路を提供することである。

本発明の他の目的は、非常に小さなチップ面積しか必要
とせず、且つ集積回路形で実施するのが簡単な、かかる
回路を提供することである。

本発明の他の目的は、極く少量の電力しが消費せず、且
つ回路間での接地レベル・シフトの問題が存在しない、
かかる回路を提供することである。

本発明の他の目的は、ツェナー・ダイオードを必要とせ
ず、且つ正確に制御された抵抗値をもつ抵抗器を備える
必要のない、かがる回路を提供することである。

本発明によれば、単一母線導体で接続された送信回路と
受信回路を含み、母線導体上の信号レベルが電源電圧レ
ベルと、接地レベルと、順方向電圧降下に工って決捷る
レベルとによって設定される、データ信号通信回路がも
たらされる。送信回路は、単−母線導体上を送信される
多重ビット２進信号を受信するように接続された入力を
もつ複数の駆動回路を含んでいる。久方多重ビット信号
のビットの状態に、瓜って決定されるので、一度に１つ
の駆動器しか活動化されない。この構成にょれば、電力
消費量は非常に小さく、また母線導体に接続されるイン
ピーダンスはほぼ一定テある。受信側には、駆動器と同
数設けられ各々が異なるターン・オン閾値をもつ複数の
受信器が設けられている。閾値レベルは、送信回路の場
合と同様に、ダイオード電圧降下によって決定される。

受信器の出力は組み合わされて送信された多重ピット信
号を再生する。

〔実施例〕

まず、第１図を参照すると、本発明の単線／多重ビット
・データ通信回路構成がブロック・ダイアグラムの形で
示されている。この回路構成は、送信回路２を含んでお
り、それに本例では２つの入力２進信号Ｘｉ、Ｙｊが入
力される。送信回路２は、３つの駆動器１０．２０，３
０がら構成されている。信号ＸｉとＹｌは、駆動器１０
，２０゜３０によってコード化されて多重レベル・アナ
ログ信号となり、単一母線導体４８に印加される。

母線導体４８は、抵抗器４６を介して第１の電源電圧Ｅ
　　　にプルアップされる。母線導体４８ｖＣＣ の他端は、３つの受信器５０．６０．８０から構成され
る受信回路６０入力端子に接続されている。

受信回路６は、母線導体４８上の多重レベル・アナログ
信号を解読し、それに応じてそれぞれＸｉとＹｉに一対
応する２゛進信Ｘｏ、Ｙｏｌ出力する。

送信回路２および受信回路６は、できれば、別々の集積
回路の一部として構成し、単一母線導体４８を各回路の
単一端子（入出力バッド）に接続するとよい。接地母線
は、発信回路２と受信回路乙に共通接続する。また送信
回路２と受信回路６は、共通の電源電圧Ｅ　　　を受は
取９、受信口ＣＣ 路６はさらに電源電圧Ｅ　　　を受は取る。

ＯＣ 次に第２図に移って、送信回路２の細部構成について説
明する。２通信号Ｘｉは、ダイオード１１を介してバイ
ポーラ・トランジスタ１５０ペースに印加されるが、こ
のトランジスタハ共通エミッタ構成で接続され、そのコ
レクタが抵抗器１４を介して電源Ｅ　　　に接続され、
またそのエミＣＣ ツタが抵抗器１６を介して接地接続されている。

ベース・バイアスが抵抗器１２を介して供給され、トラ
ンジスタ１５が飽和するのを防ぐため、ダイオード１′
５が周知のショットキー構造として接続すしている。ト
ランジスタ１５のエミッタは、第２のバイポーラ・トラ
ンジスタ１８のベースＫ　ターリントン構成で接続され
ている。トランジスタ１８は、ショットキー接続された
ダイオード１７を備えている。トランジスタ１８のコレ
クタハ、ダイオード１９を介して母線導体４已に接続さ
れている。

駆動器２０と６０は、同様の構成である。信号Ｘｉは、
ダイオード２１を介して駆動器２０のトランジスタ２６
のベースに結合され、トランジスタ２６のコレクタが抵
抗器２５を介して電源電圧Ｅｖｃｃに接続され、そのエ
ミッタは抵抗器２７を介して接地接続されている。抵抗
器２５を介してバイアス電流が供給され、ショットキー
接続されたダイオード２４を備えている。トランジスタ
２６のエミッタはショットキー接続されたダイオード２
８をもつ出力トランジスタ２９０ベースに結合されてい
る。しかし、駆動器２０の場合とは異なシ、トランジス
タ２９のコレクタは、母線導体４８に直接接続さ扛てい
る。入力信号Ｙｉは別のダイオ−ド２２に介してやはり
トランジスタ２６のベースに接続されている。駆動器６
０では、第２の入力信号Ｙｉがダイオード６１を介して
トランジスタ３５のベースに結合されているが、このト
ランジスタのコレクタは抵抗器６４を介してＥＶ６゜に
接続され、そのエミッタは抵抗器３６を介して接地され
ると共にトランジスタ３７のベースに接続されている。

トランジスタ３７には、ショットキー・ダイオード６８
が備えられている。

トランジスタ６７のコレクタは直列接続さ扛たダイオー
ド６９と４０を介して母線導体４８に結合されている。

動作において、第２図と第４図を同時に参照すると、信
号ＸｉとＹｉが共に「０」（低）状態のとき、抵抗器１
２．２５．３２中を流れるバイアス電流は、ダイオード
１１．２１．２２．６１中に転流される。従って、トラ
ンジスタ１５．２６．６５がオフとなり、それによって
トランジスタ１８．２９．３７もオフになる。この場合
、母線導体４８上の電圧ｖ１ｇｕ８　は抵抗器４６を介
して電源電圧Ｅｖｃｃにプルアップされるが、この電源
電圧は、本例では第４図のグラフに示されているように
３．４■である。灰に信号Ｙｉが「１」（高）状態にセ
ットされ、信号Ｘｉは「０」状態のま１であると、抵抗
器３２中のノ（イアスミ流はトランジスタ３５のベース
に流れこんで、トランジスタ６５を従ってトランジスタ
３７をオ、ンにする。抵抗器１２と２６中のバイアス電
流はダイオード１１お工び２１を通って転流し７ｖｔま
なので、トランジスタ１５．１８．２６．２９は全てオ
フのままとなる。このとき母線導体４８上の電圧ｖｂｕ
ｓは、（トランジスタ３７の飽和電圧）＋（ダイオード
３９と４０の順方向電圧降下）によって決する電圧にセ
ットされる。トランジスタ３７の飽和電圧■　　が０．
２ｖであり、ダイオード６９お工ａｔ び４（′ｌの各両端間の順方向電圧降下が０．６５　Ｖ
であるとすると、■　　　は１．５ｖとなる。

ｂｕｓ 次に、−Ｘ　ｉが「１」状態にセットされ、Ｙｉが「０
」状態にセットされるとすると、抵抗器１２にバイアス
電流が流れてトランジスタ１５をオンにし、駆動器１０
が活動化される。抵抗器２３と６２を介して供給される
バイアス電流はダイオード２２および３１に転流される
ので、トランジスタ２６．２９．３５．３７はオフのま
捷となる。

トランジスタ１５は出力トランジスタ１８をオンにする
。この場合、母線導体４８上の電圧ｖｂ　ｕ　ｓは、（
トランジスタ１８の両端間の飽和電圧降下■　　）＋（
ダイオード１９０両端間の順方向室ａｔ 圧降下）に等しい。駆動器６０の場合と同じ値と仮定す
ると、ｖｂａ８は０．８５Ｖにセットされる。

最後に、ＸｉとＹｉが共に１１」状態であるとすると、
全てのトランジスタ１５．１８．２６．２９．３５．３
７がオンになる。しかし出力トランジスタ１８．２９．
３７のうち電流はコレクタが母線導体に直接接続されて
いるトランジスタ２９中のみを流れる。これにより導体
４８上の電圧■　　　は、この場合０．２ｖと仮定しり
、トランｕｓ ジスタ２９の飽和電圧に引張られる。ダイオード１９．
３９．４０は逆バイアスされているので、トランジスタ
１８および３７のコレクタ・エミッタ回路に電流が流れ
７ない。

上記の説明からすぐわかるように、任意の時間では駆動
器１０．２０．６０のうちの１つだけが電流を流す。従
って、この回路構成では接地レベル・シフトの問題は存
在しない。

次に、第６図を参照して、受信回路３の細部構成につい
て説明する。送信回路２と反対側の、母線導体４８の端
が、受信器５０．６０．８０の各々の入力端子に接続さ
れる。

受信器５０では、入力信号Ｖ　　　が低障壁ダｕｓ イオード５１０カソードに結合されるが、とのダイオー
ドのアノードは、トランジスタ５５のベースに接続され
ている。トランジスタ５５のコレクタは、抵抗器５３を
介して電圧電源Ｅ　　　に接ＣＣ 絖され、エミッタは抵抗器５６を介して接地接続されて
いる。バイアス電流が抵抗器５２を介して−供給され、
トランジスタ５５はショットキー接続されたダイオード
５４を備えている。トランジスタ５５のエミッタはトラ
ンジスタ５８のベースにダーリントン構成で接続され、
トランジスタ５８のエミッタは接地接続されコレクタは
抵抗器５９を介して本例では、１．４ＶであるＥ　　　
に接続ＯＣ されている。ショットキー・ダイオード５７が、トラン
ジスタ５８のコレクタとベースの間に接続されている。

この回路において、受信器のターンオン閾値電圧は、ト
ランジスタ５５と５８のベース・エミッタ電圧降下（ｖ
ＢＥ）およびダイオード５１の両端間の順方向電圧降下
によって決定される。トランジスタ５５と５８のＶＢＥ
電圧降下が０．８Ｖ、ダイオード５１の順方向電圧降下
ＶＤが０．３ｖとすると、受信器５０の閾値電圧■ＴＨ
２は１．６■となる。

受信器６０では、母線導体４８からの入力が、低障壁ダ
イオード６１のアノードに印加されるが、このダイオー
ドのカソードは、トランジスタ６５０ベースに接続され
ている。トランジスタ６５のコレクタは、抵抗器６４を
介して電源電圧Ｅｖｃｃに結合され、エミッタは抵抗器
６６を介して接地接続されている。トランジスタ６５の
ベースは、抵抗器６２を介して接地接続されている。ト
ランジスタ６５のエミッタはトランジスタ６８のベース
に結合され、トランジスタ６８のコレクタは抵抗器６９
を介してＥ　　　に接続されている。トＯＣ ランジスタロ５お裏び６８には、それぞれショットキー
接続されたダイオード６′５と６７が備えられている。

受信器６０の閾値電圧Ｖ　　　は、低Ｈ３ 障壁ダイオードの電圧降下ＶＤおよびベース・エミッタ
電圧降下ｖＢＥが受信器５０の場合と同じであるとすれ
ば、２ＶＢ０＋ＶＤ＝１．９Ｖとナル。

受信器８０では、母線導体４８が直列接続された高障壁
ダイオード８１と８２を介して、１ランジスタ８６のベ
ースに結合され、ダイオード８２のアノードがトランジ
スタ８６のベースに直接接続されている。トランジスタ
８６のコレクタハ抵抗器８５を介して電源電圧Ｅ　　　
に接続され、ＣＣ 抵抗器８３を介してバイアス電流が供給される。

トランジスタ８６のエミッタは、トランジスタ８８のベ
ースに接続され、また抵抗器８７を介して接地接続され
ている。トランジスタ８８のエミッタは接地され、コレ
クタは抵抗器８９を介してＥｖｏｃに結合されている。

この回路を上記と同じやり方で分析すると、受信器８０
の閾値電圧Ｖ　　　はＴＨＩ ０．４■となる。

出力信号Ｘｏは、受信器５０のトランジスタ５８のコレ
クタで形成される。出力信号Ｘｏは、受信器６０のトラ
ンジスタ７１のエミッタに印加される。トランジスタ７
１のベースはトランジスタ６８のコレクタに結合され、
トランジスタ７１のコレクタは受信器８０中のトランジ
スタ８８のベースに接続されている。

トランジスタ７１には、ショットキー接続されたダイオ
ード７０が備えられている。

動作において、（Ｘ　ｉ　、ｙｔ　Ｙ　ｉ　）　−（１
，１）従つ〈Ｖ てＶ　　　＝０．２Ｖのとき、”ｂｕｓく”ＴＨＩ　　
　ＴＨ２ｕｓ 〈Ｖ　　なので受信器５０，６０．８０は全て付Ｔ）（
３ 勢されない。す々わち、トランジスタ５５．５８．６５
．６Ｂ、８６．８８は全てオフになる。この場合、出力
信号ＸＯとＹＯは「１」状態を表わす電源電圧Ｅ　　　
になる。（Ｘｉ、Ｙｉ　）−（１、０Ｃ Ｏ）従ってＶ　　　＝［）、８５Ｖ（７）とき、条件ｖ
ＴＨ１ｕｓ くｖｂｕｓくｖＴＨ２が確立される。この状態では受信
器８０のみが活動化される、すなわち、受信器８０のト
ランジスタ対のみがオンになる。トランジスタ７１もオ
フのｔ−ｉである。このとき出力信号Ｙ　ｏ　Ｉｄ　）
ランジスタ８８を介して接地レベルに引張られ、他方信
号ＸＯは抵抗５９を介して電源電圧Ｅ、　　　に引張ら
れたままである。

ＯＣ 次に、（Ｘｉ、ｙｉ　）＝（０，１）従ッテｖｂｕ８く
ｖ −１５ｖであるとすると、条件ｖＴＨ２ｂｕｓ〈Ｖ　　
　が成立する。この状態では受信器５０Ｈ３ が働き、トランジスタは出力信号ＸＯ−を接地レベルに
下げる。受信器６０のトランジスタ６８はオフのま捷で
あシ、それによってトランジスタ７１のベースに正電圧
を印加する。トランジスタ７１のエミッタはトランジス
タ５８を介して接地されているので、トランジスタ５８
と７１の飽和電圧の和によって決定される電圧が、トラ
ンジスタ８８のベースに印加される。この電圧はトラン
ジスタ８８のベース・エミッタ電圧降下ｖＢＥ、Ｊ：り
も小さいので、トランジスタ８６はオンであるが、トラ
ンジスタ８８はオフのままである。従って、出力信号Ｙ
ｏは抵抗器８９を経て電源電圧Ｅｖｏｃになる。最後に
、（Ｘｉ、Ｙｉ　）＝（０，０）であり、従ってＶ　　
　＝３．４Ｖの場合、ｖ　　　〉ｂｕｓ　　　　　　　
　　　　　　　　　　ｂｕｓｖＴＨ３となる。この状況
では、受信器５０．６０．８０が全て活動化され、それ
によって出力信号ＸＯとＹｏ’ｚ共に接地レベルに引張
る。従って、出力信号ＸｏおよびＹＯは常に入力信号Ｘ
ｉとＹに追従する。

上記した回路構成は全て、通常の集積回路技術を用いて
容易に実施できる。ツェナー・ダイオードは必要でない
。その上、回路中で使用する各種抵抗器を製造する際に
大きな精度を必要としない１回路中の重要な電圧は、全
てダイオード電圧降下お工び／またはトランジスタ飽和
電圧を用いて確立される。しかし、かかる電圧は装置ご
とに変動じないので、その製造に厳密なプロセス制御は
必要でない。その上、本発明の回路構成は、大きなチッ
プ面積を必要としない。従って、本発明に工り、回路の
コス）１−はとんど増加することなく、集積回路のビン
数を著しく減らすことができる。

以上、良好な具体例一ついて説明したが、種々の変更を
加えることができる。％に特定の電圧値の例を示したが
、これらの値は特定の用途の要件に合わせて希望するよ
うに変えることができる。

また、駆動揺回路および受信器回路のトランジスタ対、
バイポーラ・トランジスタであるものとしｉ　　て説明
したが、希望する場合にはＦＥＴ装置で実施することか
で１きる。

【図面の簡単な説明】

第１図は、本発明の多重ビツト信号送信および受信回路
構成のブロック・ダイアグラムである。 第２図は、第１図の送信側回路の詳細な回路図である。 第３図は、第１図の受信側回路の詳細な回路図である。 第４図は、本発明における単一母線導体上の信号レベル
を例示するグラフである。 出願人　インターカシラカル・ビジネス・マシーノズ・
コ＋乃ンＩ６　４ ＩＧ　２

Claims (1)

1. 【特許請求の範囲】 単一の導体を介して送信位置を受信位置との間で多重ビ
   ット・デージ′ター・ル信号を通信するための回路にし
   て、 多重レベル信号の各レベルが第１のトランジスタの飽和
   電圧と第１のダイオードの順方向電圧降下とに工って決
   定されるように結合された複数の第１トランジスタと第
   １ダイオードを含む、前記導体上に、入力多重ビット・
   デジタル信号の状態にもとづいて決定されるレベルをも
   つ多重レベル信号を発生するための、前記送信位置にあ
   る送信手段と、 第２のトランジスタの閾値電圧レベルと第２のダイオー
   ドの順方向電圧降下とによって決定される複数の閾値レ
   ベルにもとづいて多重レベル信号全検出するように結合
   された、複数の第２トランジスタと第２ダイオードを含
   む、前記多重レベル信号に応答して前記入力多重ビット
   ・デジタル信号に対応する出力多重ビット・デジタル信
   号を発生するための、前記受信位置にある受信手段と、
   を含む多重ビット・デジタル信号通信回路。