JPS5989570A - Gate circuit for self-extinguishing type controlled rectifier - Google Patents

Gate circuit for self-extinguishing type controlled rectifier

Info

Publication number
JPS5989570A
JPS5989570A JP19677182A JP19677182A JPS5989570A JP S5989570 A JPS5989570 A JP S5989570A JP 19677182 A JP19677182 A JP 19677182A JP 19677182 A JP19677182 A JP 19677182A JP S5989570 A JPS5989570 A JP S5989570A
Authority
JP
Japan
Prior art keywords
gate
voltage
thyristor
cathode
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19677182A
Other languages
Japanese (ja)
Other versions
JPH041582B2 (en
Inventor
Hideki Hayashi
林 秀喜
Yutaka Kawamura
豊 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Denki Seizo KK
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Denki Seizo KK
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Denki Seizo KK, Toyo Electric Manufacturing Ltd filed Critical Toyo Denki Seizo KK
Priority to JP19677182A priority Critical patent/JPS5989570A/en
Publication of JPS5989570A publication Critical patent/JPS5989570A/en
Publication of JPH041582B2 publication Critical patent/JPH041582B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/06Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors

Abstract

PURPOSE:To suppress a reverse voltage between the gate and the cathode of a controlled rectifier by controlling a variable impedance element connected between a DC power source and the gate electrode or cathode electrode of the rectifier. CONSTITUTION:In order to turn ON an SI thyristor 1, a positive gate current is supplied to the thyristor 1 in a circuit of the positive terminal of a DC power source 11, a resistor 12, the thyristor 1, a turn ON switch 13 and the negative terminal of the power source 11. In order to turn OFF the thyristor 1, the switch 13 is opened, and a turn OFF switch 8 is closed. At this time the impedance between the drain and the source of an FET7 becomes very small level, and a gate reverse current is supplied to the thyristor 1 in a circuit of the positive terminal of the power source 2, a resistor 6, an FET7, the thyristor 1 and the negative terminal of the power source 2.

Description

【発明の詳細な説明】 本発明は静電誘導サイリスタ(以下SIサイリスタと称
する)やゲートターンオフサイリスタ等の自己消弧形制
御整流素子(以下単に制御整流素子2 という)にターンオフ用電流パルスを供給するためのゲ
ート回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention supplies a turn-off current pulse to a self-extinguishing controlled rectifier element (hereinafter simply referred to as the controlled rectifier element 2) such as an electrostatic induction thyristor (hereinafter referred to as an SI thyristor) or a gate turn-off thyristor. The invention relates to a gate circuit for

近年制御整流素子の性能が向上して大容量化されるに伴
い特にターンオフ用電流パルスについて立上がりが速く
波高値の大きいものが要求される大電流パルスを作る場
合、パルス源となる直流電源の電圧を高く選ぶことが有
利である。しかし、この際制御整流素子のゲート・カソ
ード間逆方向耐圧の値に制限されるため電源電圧を従来
あまり高くすることができなかった。
In recent years, as the performance of controlled rectifying elements has improved and their capacity has increased, the voltage of the DC power supply that serves as the pulse source has become particularly important when creating a large current pulse that requires a fast rise and a large peak value, especially for turn-off current pulses. It is advantageous to choose a high value. However, in this case, it has not been possible to increase the power supply voltage very high because it is limited by the value of the reverse breakdown voltage between the gate and cathode of the controlled rectifier.

本発明は上述したような点に鑑みて、ターンオフ初期に
は高電圧直流電源から大電流パルスを供給しかつターン
オフ終期からオフ期間にかけては適当なゲート逆電圧を
印加し得るようにした格別なゲート回路を提供するもの
である。以下、本発明を図面に基づいて説明する。なお
、ここでは主として8Iサイリスタを例にとり説明する
ものきする0 P3 さて、8Iサイリスタは通常形の逆阻止三端子サイリス
タと同様にしてアノード(A)、カソード(K)。
In view of the above-mentioned points, the present invention provides a special gate that can supply a large current pulse from a high-voltage DC power supply at the early stage of turn-off, and apply an appropriate gate reverse voltage from the end of turn-off to the off period. It provides a circuit. Hereinafter, the present invention will be explained based on the drawings. Here, we will mainly explain the 8I thyristor as an example.The 8I thyristor has an anode (A) and a cathode (K) in the same way as a normal reverse blocking three-terminal thyristor.

ゲート(G)の三電極を有するスイッチング素子であり
、第1図に示す如きものである。ここに、第1図(a)
 、 (b)はSIサイリスタを表す説明図とその静特
性図である。
This is a switching element having three gate (G) electrodes, as shown in FIG. Here, Figure 1(a)
, (b) is an explanatory diagram showing an SI thyristor and its static characteristic diagram.

図示の如くに8Iサイリスタの静特性は前記通常形と異
なり、ゲート・カソード間電圧vGKが零(VGK=O
)のときアノード・カソード間電圧vλKが然るべき一
定の値vBo以下では阻止特性を示し、アノード・カソ
ード間電圧YAKが値vnolを越えるにアノード電流
1人が急増する降伏特性になり、やがてはターンオンす
るものとなる0また、ゲート・カソード間電圧vGKを
負電圧とすることにより、例示ノ如< (VGIC=V
1<0 ) P (VBI>VBO)にてアノード・カ
ソード間阻止電圧を上げることができる。
As shown in the figure, the static characteristics of the 8I thyristor are different from those of the normal type, and the gate-cathode voltage vGK is zero (VGK=O
), when the anode-cathode voltage vλK is below a certain value vBo, it exhibits a blocking characteristic, and when the anode-cathode voltage YAK exceeds the value vnol, it becomes a breakdown characteristic in which the anode current increases rapidly, and eventually turns on. In addition, by setting the gate-cathode voltage vGK to a negative voltage, as shown in the example < (VGIC=V
1<0) P (VBI>VBO), the blocking voltage between the anode and cathode can be increased.

さらにまた、ゲート・カソード間電圧VGICを正(V
oic=Vg>O)  とすることによってターンオン
させることができる。したがって、8Iサイリスタを正
しく制御するには、オフ期間中は負のゲート・カソード
間電圧をまたオン期間中は正のゲート・カソード間電圧
を供給する必要がある。なお、SIサイリスタにはゲー
ト・カソード間電圧が零でターンオンするいわゆるノー
マリ−オン特性をもつものやゲート・カソード間電圧が
零でも高い阻止電圧を示すノーマリ−オフ特性をもつも
のもあるが、第1図に示す如き中間の特性をもつものが
一般的なものである。
Furthermore, the gate-cathode voltage VGIC is set to positive (V
It can be turned on by setting oic=Vg>O). Therefore, to properly control the 8I thyristor, it is necessary to supply a negative gate-to-cathode voltage during the OFF period and a positive gate-to-cathode voltage during the ON period. Note that some SI thyristors have so-called normally-on characteristics that turn on when the voltage between the gate and cathode is zero, and those that have normally-off characteristics that show a high blocking voltage even when the voltage between the gate and cathode is zero. Those having intermediate characteristics as shown in FIG. 1 are common.

つぎに、第2図は8Iサイリスタの代表的なスイッチン
グ動作波形を示すものである。
Next, FIG. 2 shows typical switching operation waveforms of an 8I thyristor.

すなわち、時刻Toにおいてゲート・カソード間電圧V
GKを正とするに、ゲート電流1.も正とな−、てアノ
ード電流IAが然るべき遅れ時間を伴い立上がりターン
オンを完了する。このオン期間中のゲート拳カソード間
電圧VGKは1ポルト程度でありゲート電流1.も一般
に小さなものですむ。
That is, at time To, the gate-cathode voltage V
If GK is positive, the gate current is 1. is also positive, and the anode current IA rises with an appropriate delay time to complete turn-on. During this on period, the gate-to-cathode voltage VGK is about 1 port, and the gate current is 1. is generally small.

また、時刻T1においてターンオフさせるべくゲート(
G)を負バイアスすると、まずゲート電流IGが負方向
に立上がり、時刻T2となってアノード電流エムおよび
ゲート・カソード間電圧VOXが減少し始5 める。そして、時刻T3にてゲート電流IO+ゲート・
カソード間電圧■GK *アノード電流エムの急降下が
終り、そののちこれらは時刻T4までは比較的滑らかに
減少してターンオフを完了する。ここで、ゲート電流I
Qにて(Tt≦T<Ti)に例示される負極性パルスに
はターンオフ時間を短くするため化立上がりが早く波高
値の高いものを必要とする0これは、−例としてアノー
ド電流IAが1000アンペア程度の場合、時刻T1に
おけるゲート電流1.は(−200〜−300)アンペ
ア、時刻TIから時刻T3までの時間は1〜2μs程度
である。
In addition, the gate (
When G) is negatively biased, the gate current IG first rises in the negative direction, and at time T2, the anode current Em and the gate-cathode voltage VOX begin to decrease. Then, at time T3, gate current IO+gate
The cathode voltage ■GK *The rapid drop in the anode current Em ends, and thereafter they decrease relatively smoothly until time T4, completing turn-off. Here, gate current I
In order to shorten the turn-off time, a negative polarity pulse such as (Tt≦T<Ti) is required to have a fast rise and a high peak value. In the case of approximately ampere, the gate current at time T1 is 1. is (-200 to -300) amperes, and the time from time TI to time T3 is about 1 to 2 μs.

そして、bような高速大電流パルスを得る簡便な方式と
してまずゲートトランスを用いるものが考えられるとこ
ろであり、これは事実ゲートターンオフサイリスタ向け
のゲート回路に多用されている。しかし、これをSIサ
イリスタ向けとして効用させる場合つぎの如き不具合を
生じるものとなる。すなわち、SIサイリスタはゲート
ターンオフサイリスタよりも一桁近く高速な制御整流素
子となる。これより、ゲート逆電流に対する時間的要6 求は厳しくゲートトランスの僅かなリーケージインダク
タンスも問題となるため、ゲートトランス本体が極めて
高価になるなどからも容易に実施することはできない。
A simple method for obtaining high-speed, large-current pulses as shown in b is to use a gate transformer, which is in fact often used in gate circuits for gate turn-off thyristors. However, when this is used for SI thyristors, the following problems occur. That is, the SI thyristor becomes a controlled rectifying element that is nearly an order of magnitude faster than the gate turn-off thyristor. Therefore, the time requirement for the gate reverse current is severe, and even a slight leakage inductance of the gate transformer becomes a problem, and the gate transformer itself becomes extremely expensive, so it cannot be easily implemented.

そしてまた、電源トランス等により直流電源を作りコン
デンサを並列に接続することによって高周波的に低イン
ピーダンス化のうえ、このコンデンサをスイッチング素
子により短絡して高速大電流パルスを得る方式が有力と
なるが、この方式によれば回路に存在する浮遊インダー
クタンスのため電流立上がりが制限されて満足なパルス
を得ることば困離である。なお、かような電源電圧を上
げることによって大巾に改善することができるものとな
るが、ターンオフ終期のSIサイリスタのゲート・カソ
ード間逆方向インピーダンスは非常に大きなものとなる
ことから、電源電圧の殆ど全てがゲート・カソード間に
印加されるようになるため、ゲート・カソード間逆方向
耐圧以上とすることはできないものとなっていた。
Another promising method is to create a DC power source using a power transformer, etc., connect capacitors in parallel to reduce impedance at high frequencies, and then short-circuit this capacitor with a switching element to obtain high-speed, large-current pulses. According to this method, the current rise is limited due to the floating inductance present in the circuit, making it difficult to obtain a satisfactory pulse. Although this can be greatly improved by increasing the power supply voltage, since the reverse impedance between the gate and cathode of the SI thyristor at the end of turn-off is extremely large, the power supply voltage must be increased. Since almost all of the voltage is applied between the gate and the cathode, it is impossible to increase the reverse breakdown voltage between the gate and the cathode.

第3図は本発明の技術思想の理解を容易にするため示し
たもので、1は第1図に示した如きSIすPフ イリスタ、2は直流電源、3は直流電源2の電圧を抵抗
器4とともに分圧のうえSIサイリスタ1のケート・カ
ソード間に印加するための可変インピーダンス素子、5
はSIサイリスタ1のゲート・カソード間電圧を検出し
てその出力をもって可変インピーダンス素子3のインピ
ーダンス量を制御する電圧検出回路である。ここに、直
流電源2は前述した如き交流電源を電源トランスで絶録
したのち整流ろ波してコンデンサで低インピーダンス化
してなるものであってよい。
Fig. 3 is shown to facilitate understanding of the technical idea of the present invention, in which 1 is an SI P filter as shown in Fig. 1, 2 is a DC power supply, and 3 is a resistor for controlling the voltage of the DC power supply 2. 4 and a variable impedance element for applying a partial voltage between the gate and cathode of the SI thyristor 1, 5
is a voltage detection circuit that detects the voltage between the gate and cathode of the SI thyristor 1 and controls the impedance amount of the variable impedance element 3 using the output thereof. Here, the DC power source 2 may be formed by cutting off the AC power source as described above using a power transformer, rectifying and filtering it, and reducing the impedance using a capacitor.

しかして、かようにしてなるものの動作はっぎの如くで
ある。
However, the operation of the product thus constructed is as follows.

さて、第2図に示される時刻TIから時刻T2に相当す
るターンオフ初期においては8Iサイリスタ1のゲート
インピーダンスが低く、ゲート・カソード間電圧も小さ
な値となっている。そして、このことを検出し得る電圧
検出回路5によって可変インピーダンス素子3のインピ
ーダンスを低い値に制御するものとすることは、直流電
源2の電圧を予め高く選定してなるものにより、可変イ
ンピーダンス素子3.SIサイリスタ1のゲートとカソ
ード間のインピーダンス、回路中の浮遊インダクタンス
等が存在しても、高速大電流の逆ゲート電流を8Iサイ
リスタ1に供給可能なものとなる。
Now, in the initial turn-off period from time TI to time T2 shown in FIG. 2, the gate impedance of the 8I thyristor 1 is low, and the gate-cathode voltage is also a small value. The impedance of the variable impedance element 3 is controlled to a low value by the voltage detection circuit 5 capable of detecting this.The voltage of the DC power source 2 is selected to be high in advance, so that the impedance of the variable impedance element 3 is controlled to a low value. .. Even if impedance between the gate and cathode of the SI thyristor 1, floating inductance in the circuit, etc. exist, a high-speed, large-current reverse gate current can be supplied to the 8I thyristor 1.

また、ターンオフ動作が進行して第2図に示した時刻T
2カ)ら時刻T3に相当する期間になるに、8Iサイリ
スタ1のゲート・カソード間逆方向インピーダンスは次
第に増してゲート・カソード間逆電圧も増加してゆき、
放置すれば直流電源2のほぼ全電圧がゲート・カソード
間に印加されることにな。
Further, as the turn-off operation progresses, the time T shown in FIG.
2) During the period corresponding to time T3, the reverse impedance between the gate and cathode of the 8I thyristor 1 gradually increases, and the reverse voltage between the gate and cathode also increases.
If left as is, almost the entire voltage of the DC power supply 2 will be applied between the gate and cathode.

す、これをゲート・カソード間逆耐電圧の制限から避け
る必要がある。よって、電圧検出回路5はゲート・カソ
ード間電圧の逆方向増加を検出し、この値に応じて可変
インピーダンス素子3のインピーダンスを増加させる。
However, this must be avoided due to limitations on reverse withstand voltage between gate and cathode. Therefore, the voltage detection circuit 5 detects an increase in the gate-cathode voltage in the reverse direction, and increases the impedance of the variable impedance element 3 in accordance with this value.

したがって、かように可変インピーダンス素子3のイン
ピーダンス制御を行うことより、抵抗器4とあいまって
直流電源2の電圧を然るべき値に分圧して逆耐圧以下に
抑制することができるものとなる。そして、ターンオフ
終了後のオフ期間中でもオフ状態を保つため9 には第1図に示した( VGK=V1 )の如くゲート
・カソード間電圧を負の値にする必要がある。ここで、
可変インピーダンス素子3のインピーダンスを無限大に
近い値まで上げることはできないとしても、オフ期間中
の8Iサイリスタ1のゲート・カソード間逆方向インピ
ーダンスは非常に高く、抵抗器4の抵抗値とともにかな
り高い値にまですることが可能である。さらには、オフ
期間中に可変インピーダンス素子3から抵抗器4に流れ
る損失を実用上無視し得る程度に小さな値とすることが
できる。
Therefore, by controlling the impedance of the variable impedance element 3 in this way, together with the resistor 4, the voltage of the DC power supply 2 can be divided into appropriate values and suppressed to below the reverse breakdown voltage. In order to maintain the off state even during the off period after the end of turn-off, it is necessary to set the voltage between the gate and cathode to a negative value as shown in FIG. 1 (VGK=V1). here,
Even though it is not possible to increase the impedance of the variable impedance element 3 to a value close to infinity, the reverse impedance between the gate and cathode of the 8I thyristor 1 during the off period is very high, and the value is quite high together with the resistance value of the resistor 4. It is possible to do up to Furthermore, the loss flowing from the variable impedance element 3 to the resistor 4 during the off period can be made so small that it can be practically ignored.

かくの如く、かかる技術思想によればターンオフ時に高
電圧直流電源から高速大電流パルスを供給でき、さらに
は低損失にて適当なゲート逆バイアスを連続して印加す
ることが可能である。さらに、本発明を具体例により詳
述する。
As described above, according to this technical idea, it is possible to supply a high-speed, large-current pulse from a high-voltage DC power supply at turn-off, and furthermore, it is possible to continuously apply an appropriate gate reverse bias with low loss. Further, the present invention will be explained in detail using specific examples.

第4図は本発明による具体的な一例の接続図で、6 、
9 、10 、12は抵抗器、7はここではNチャンネ
ルパワーモス形例で示したフィールドイフ、クトトラン
ジスタ(以下FETと称する)、8は8Iサイリスタ1
をターンオフする際ξζ閉路させるターンIO オフスイッチ、11はSIサイリスタ1のゲートに正バ
イアスを供給するための直流電源、13はターンオンス
イッチである。図中、第3図と同符号のものは同じ機能
を有する部分を示す。ここに、FET7は第3図に示し
た可変インピーダンス素子3に相当するものである。ま
た、ターンオフスイッチ8およびターンオンスイッチ1
31!:L、て各種のトランジスタやフォトカップラ等
を用いるものであってよい。
FIG. 4 is a connection diagram of a specific example according to the present invention.
9, 10, and 12 are resistors, 7 is a field-effect transistor (hereinafter referred to as FET) shown as an N-channel power MOS type example, and 8 is an 8I thyristor 1.
11 is a DC power supply for supplying a positive bias to the gate of the SI thyristor 1, and 13 is a turn-on switch. In the figure, the same reference numerals as in FIG. 3 indicate parts having the same function. Here, the FET 7 corresponds to the variable impedance element 3 shown in FIG. In addition, turn-off switch 8 and turn-on switch 1
31! :L, various types of transistors, photocouplers, etc. may be used.

力)ようにしてなるものの動作をつぎに説明する〇すな
わち、Sエサイリスタ1をターンオンさせるには、直流
電源11の正極→抵抗器12→8Iサイリスタ1(ゲー
トルカソード)→ターンオンスイッチ13→直流電源1
1の負極の経路より、Sエサイリスタ1に正のゲート電
流を供給するようにすればよい。
The operation of the thyristor 1 (gate cathode) → turn-on switch 13 → DC power source 1
A positive gate current may be supplied to the S ethyristor 1 from the negative electrode path of the S ethyristor 1.

ここで、抵抗器12は正ゲート電流制限のため配されて
なる。そして、オン期間中のゲート・カソード間電圧は
第2図に示された如く小さく抵抗器12による損失も微
小である。そしてまた、ターンオフスイッチ8が開路し
ているためにPET 7のゲーpH 上電極(G)は抵抗器10より8Iサイリスタ1のゲー
トと同電位であり、このFBT 7のソース電極(8)
競 が8Iサイリスタ1のカソードに接続さλてFET 7
のゲート・ソース間電圧は8Iサイリスタ1のゲート・
カソード間電圧と同一になる0ここで、衆知の如(FE
T7のスレッシ、−ルド電圧は2〜4ボルト程度である
。これより、FET7のゲート・ソース間電圧が1ボル
ト程度のときドレイン番ソース間(D−8)のインピー
ダンスは無限大に近いものになることから、直流電源2
はオン期間中何ら回路動作に影響を及ぼさない。
Here, the resistor 12 is arranged to limit the positive gate current. The voltage between the gate and the cathode during the on period is small as shown in FIG. 2, and the loss caused by the resistor 12 is also very small. Also, since the turn-off switch 8 is open, the gate electrode (G) of the PET 7 has the same potential as the gate of the 8I thyristor 1 through the resistor 10, and the source electrode (8) of the FBT 7
FET 7 is connected to the cathode of thyristor 1.
The gate-source voltage of 8I thyristor 1 is
0 becomes the same as the voltage between the cathodes.Here, as is well known (FE
The threshold voltage of T7 is about 2 to 4 volts. From this, when the gate-source voltage of FET7 is about 1 volt, the impedance between the drain and source (D-8) is close to infinity, so the DC power supply 2
has no effect on circuit operation during the on period.

また、8Iサイリスタ1をターンオフさせるにはターン
オンスイッチ13を一路してターンオフスイッチ8を閉
路とする。ここで、ターンオフ初期におけるSIサイリ
スタ1のゲート・カソード間電圧は小さな値を保ってい
るため、抵抗器9.10の値を適切に選ぶことによって
FF!T ?のゲート・ソース間電圧を前記スレッシー
−ルド電圧を超える高い値にできることは自明である0
したがって、FET7のドレイン・ソース間インピーダ
ンスを微小なものとして、直流電源2の正極→抵抗器6
→FF!T7 (D−8)→8Iサイリスタ1(カソー
ド−ゲート)→直流電源2の負極の経路により、8Iサ
イリスタ1にゲート逆電流が供給されるものとなる。
Further, in order to turn off the 8I thyristor 1, the turn-on switch 13 is closed, and the turn-off switch 8 is closed. Here, since the voltage between the gate and cathode of the SI thyristor 1 at the early stage of turn-off is maintained at a small value, by appropriately selecting the values of the resistors 9 and 10, FF! T? It is obvious that the gate-source voltage of 0 can be increased to a value higher than the threshold voltage.
Therefore, by making the impedance between the drain and source of FET 7 very small, the positive electrode of DC power supply 2 → resistor 6
→FF! A gate reverse current is supplied to the 8I thyristor 1 through the path T7 (D-8)→8I thyristor 1 (cathode-gate)→the negative electrode of the DC power supply 2.

そして、抵抗器6は抵抗器12と同様の電流制限用であ
るが、これはゲート逆電流が順電流Iこ比べて非常に大
きな値を必要として一般にごく小さなものですむ〇 さらに、ターンオフ動作が進行して前述した如く8Iサ
イリスタ1のゲート・カソード間電圧が負方向に増大し
てくると、FET 7のソース電位もゲート側に対して
増加してゲート・ソース間電圧は減少してくる。よって
、FET7のドレイン・ソース間インピーダンスも増大
して行き、最終的にはゲート・ソース間電圧がスレッシ
ゴールド電圧に近くなった時点でバランス状態となる。
Resistor 6 is for current limiting like resistor 12, but this is because the gate reverse current requires a much larger value than the forward current I, so it generally only needs to be very small.Furthermore, the turn-off operation is As the voltage between the gate and cathode of the 8I thyristor 1 increases in the negative direction as described above, the source potential of the FET 7 also increases with respect to the gate side, and the voltage between the gate and source decreases. Therefore, the impedance between the drain and source of the FET 7 also increases, and eventually a balanced state is reached when the voltage between the gate and source approaches the threshold voltage.

そして、かかるバランス状態におけるFET 7のゲー
ト・ソース間電圧VG8とSIサイリスタ1のゲート・
カソード間電圧■GKの関係は、抵抗器9.10の抵抗
値をそれぞれR11m RIGとして直流電源2の電圧
をVGN13 とするに、つぎのように示される。
In this balanced state, the gate-source voltage VG8 of FET 7 and the gate-source voltage VG8 of SI thyristor 1 are determined.
The relationship between the cathode voltage (GK) is shown as follows, assuming that the resistance values of the resistors 9 and 10 are R11m RIG, and the voltage of the DC power supply 2 is VGN13.

なお、ゲート・カソード間電圧vexは数ボルト程度の
小さな値であるから、抵抗値R11v RIGの選択に
よりこのゲート・カソード間電圧VOXをオフ状態を保
つに必要でかつ逆耐圧以下の適切な負の値にできること
は明らかである。
Note that since the gate-cathode voltage vex is a small value of about several volts, by selecting the resistance value R11v RIG, the gate-cathode voltage VOX is set to an appropriate negative voltage that is necessary to maintain the off state and is below the reverse breakdown voltage. Obviously it can be a value.

さらIこは、ここでFIT 7のドレイン・ソース間イ
ンピーダンスをR7として抵抗器4,6の抵抗値をそれ
ぞれR4# R6とするに、いま8Iサイリスタlのゲ
ート・カソード間インピーダンスを無視すれば、となっ
ていることが肝要であり、そのR7とvGxが式(11
、(21を満足するような値となるようFET 7のゲ
ート・ソース間電圧VG8が定まるということができる
。したがって、抵抗器9,10およびFET 7は第3
図に示した電圧検出回路5に相当する回路をなすものと
いえる。また、前記抵抗値R4を太き14 く選定可能であることから、式(2)よりPET 7の
ドレイン・ソース間インピーダンスR7も大きくできる
にれより、オフ時のゲート・ソース間電圧VG8がスレ
ッシゴールド電圧に近くになってFET 7その他に発
生する損失を微小なものとすることができる。さらにま
た、抵抗器9.10の値はFET 7の動作を速める意
味からは小さなものとすることが望ましい。しかし、こ
れは損失を増すものとなることから、実用上両者を比較
的大きな値としてさらに抵抗器9と並列にスピードアッ
プのためのコンデンサを設けるなどの対策を施すものと
してもよい。なお、オフ期間中ターンオンスイッチ13
が開路しているために直流電源11は何ら支障を与えな
いことは明らかである。
Furthermore, if we assume that the drain-source impedance of FIT 7 is R7 and the resistance values of resistors 4 and 6 are R4#R6, then if we ignore the gate-cathode impedance of 8I thyristor I, then It is important that R7 and vGx are expressed by the formula (11
, (21), it can be said that the gate-source voltage VG8 of FET 7 is determined to be a value that satisfies (21). Therefore, resistors 9 and 10 and FET 7 are
It can be said that this circuit constitutes a circuit corresponding to the voltage detection circuit 5 shown in the figure. Furthermore, since the resistance value R4 can be selected to be large, the drain-source impedance R7 of the PET 7 can also be increased, according to equation (2), and the gate-source voltage VG8 when turned off can be reduced to a threshold value. The loss generated in the FET 7 and other parts when the voltage is close to the SiGold voltage can be minimized. Furthermore, it is desirable that the value of the resistor 9.10 be small in order to speed up the operation of the FET 7. However, since this increases the loss, in practice, countermeasures may be taken such as setting both values to relatively large values and further providing a capacitor in parallel with the resistor 9 for speeding up. In addition, during the off period, the turn-on switch 13
It is clear that the DC power supply 11 does not cause any trouble because it is open-circuited.

以上説明した如く本発明によれば、高電圧直流電源を用
いて高速大電流のターンオフ用ゲートパルスを与えかつ
可変インピーダンス素子の作用から電源電圧よりも低い
適切な逆バイアス電圧を与えるようにした簡便な回路構
成からなる装置を提供できる。なお、第1図〜第4図に
おいてはSlすPI3 イリスタを対象として説明したが、本発明はこれに限定
されることなく、ゲートターンオフサイリスタ等の他の
制御整流素子であっても、これらは動作上SIサイリス
タとほぼ同様のゲート電流を要することから同一の主旨
により適用可能なことは勿論である。
As explained above, according to the present invention, a high-voltage DC power supply is used to provide a high-speed, large-current turn-off gate pulse, and a variable impedance element provides an appropriate reverse bias voltage lower than the power supply voltage. It is possible to provide a device having a circuit configuration. In addition, in FIGS. 1 to 4, the description has been made with reference to the SlPI3 iris, but the present invention is not limited thereto, and can be applied to other controlled rectifier elements such as gate turn-off thyristors. Since the gate current required to operate is almost the same as that of the SI thyristor, it goes without saying that it can be applied based on the same principle.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はSIサイリスタを表す説明図とその静特性図、
第2図は8Iサイリスタの代表的なスイッチング動作波
形を示す図、第3図は本発明の技術思想の理解を容易に
するため示した回路図、第4図は本発明による具体的な
一例の接続図である。 1−・・ 静電誘導サイリスタ(SIサイリスタ)、2
゜11・・・・・直流電源、3・・・・・・可変インピ
ーダンス素子、・・・・・ターンオンスイッチ、1人・
・・・・アノード電流、■λK・・・・・アノード・カ
ソード間電圧s VGK・・・・・・ゲート・カソード
間電圧、IG・・・・・ゲート電流。 第 1 肥 (oL)(b) Vt+y 元 2 図
Figure 1 is an explanatory diagram showing the SI thyristor and its static characteristic diagram,
Fig. 2 is a diagram showing typical switching operation waveforms of an 8I thyristor, Fig. 3 is a circuit diagram shown to facilitate understanding of the technical idea of the present invention, and Fig. 4 is a diagram showing a specific example of the present invention. It is a connection diagram. 1-... Electrostatic induction thyristor (SI thyristor), 2
゜11...DC power supply, 3...Variable impedance element,...Turn-on switch, 1 person...
...Anode current, ■λK...Anode-cathode voltage s VGK...Gate-cathode voltage, IG...Gate current. 1st Fertilization (oL) (b) Vt+y Gen 2 Figure

Claims (1)

【特許請求の範囲】[Claims] 制御整流素子のゲート・カソード間逆方向耐圧を越える
電圧値を有して制御整流素子のゲート電極に負極性電流
を供給する直流電源と、該直流電源と制御整流素子のゲ
ート電極もしくはカソード電極の間に接続される可変イ
ンピーダンス素子と、制御整流素子のゲート・カソード
間の逆方向電圧を検出する電圧検出回路とを設け、該電
圧検出回路出力を得て前記可変インピーダンス素子のイ
ンピーダンス制御を行い制御整流素子のゲート・カソー
ド間の逆方向電圧を抑制する如く構成するようζこした
ことを特徴とする自己消弧形制御整流素子のゲート回路
A DC power source that supplies a negative polarity current to the gate electrode of the controlled rectifying element with a voltage value exceeding the reverse withstand voltage between the gate and cathode of the controlled rectifying element; A variable impedance element connected between the elements and a voltage detection circuit that detects a reverse voltage between the gate and cathode of the controlled rectifier are provided, and the impedance of the variable impedance element is controlled by obtaining the output of the voltage detection circuit. 1. A gate circuit for a self-extinguishing control rectifier, characterized in that the gate circuit is configured to suppress reverse voltage between the gate and cathode of the rectifier.
JP19677182A 1982-11-11 1982-11-11 Gate circuit for self-extinguishing type controlled rectifier Granted JPS5989570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19677182A JPS5989570A (en) 1982-11-11 1982-11-11 Gate circuit for self-extinguishing type controlled rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19677182A JPS5989570A (en) 1982-11-11 1982-11-11 Gate circuit for self-extinguishing type controlled rectifier

Publications (2)

Publication Number Publication Date
JPS5989570A true JPS5989570A (en) 1984-05-23
JPH041582B2 JPH041582B2 (en) 1992-01-13

Family

ID=16363348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19677182A Granted JPS5989570A (en) 1982-11-11 1982-11-11 Gate circuit for self-extinguishing type controlled rectifier

Country Status (1)

Country Link
JP (1) JPS5989570A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185064A (en) * 1985-02-08 1986-08-18 Toshiba Corp Drive circuit of static induction type self-extinguishing element
KR20140125747A (en) * 2013-04-19 2014-10-29 에이비비 테크놀로지 아게 Current switching device with igct

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126565U (en) * 1978-02-24 1979-09-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126565U (en) * 1978-02-24 1979-09-04

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185064A (en) * 1985-02-08 1986-08-18 Toshiba Corp Drive circuit of static induction type self-extinguishing element
JPH0564545B2 (en) * 1985-02-08 1993-09-14 Tokyo Shibaura Electric Co
KR20140125747A (en) * 2013-04-19 2014-10-29 에이비비 테크놀로지 아게 Current switching device with igct

Also Published As

Publication number Publication date
JPH041582B2 (en) 1992-01-13

Similar Documents

Publication Publication Date Title
US20230327661A1 (en) Cascode switches including normally-off and normally-on devices and circuits comprising the switches
US4438356A (en) Solid state relay circuit employing MOSFET power switching devices
JP4188335B2 (en) Synchronous rectifier circuit and method for utilizing the common source inductance of this synchronous FET
EP0048758B1 (en) Field effect transistor circuit configuration
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
JP3288496B2 (en) Power MOSFET safe operating area current limiter
US6038145A (en) Controller for a power switch and method of operation thereof
EP0615653B1 (en) Inductive load dump circuit
US4065678A (en) Clamped push-pull driver circuit with output feedback
JPH0211178B2 (en)
EP0102689A2 (en) Constant volt-second regulator apparatus
US6628532B1 (en) Drive circuit for a voltage-controlled switch
CN109891729B (en) Method for changing the switching state of a switching half-bridge, switching device and converter
CN110365324B (en) Grid driving circuit of power tube
DE69838598T2 (en) Driver unit for inductive load
EP1180842B1 (en) Voltage regulator of vehicle AC generator
JPH06338776A (en) First transition erasure circuit
US5272398A (en) Driver for power field-controlled switches with refreshed power supply providing stable on/off switching
JPS5989570A (en) Gate circuit for self-extinguishing type controlled rectifier
JP2018074676A (en) Gate drive circuit
JPS6337712A (en) Protecting circuit for field-effect transistor
JP2003133926A (en) Inrush current inhibiting circuit
CN116261829A (en) Driving circuit of switching element and switching circuit
WO1997012443A1 (en) Pre-regulator with active current limiting for power transistor
Nosaka et al. Novel GaN GIT Gate Driving Technique Using Two-Step Turn-Off Fashion