JPS5978388A - Display electrode structure for liquid crystal display panel - Google Patents
Display electrode structure for liquid crystal display panelInfo
- Publication number
- JPS5978388A JPS5978388A JP57190141A JP19014182A JPS5978388A JP S5978388 A JPS5978388 A JP S5978388A JP 57190141 A JP57190141 A JP 57190141A JP 19014182 A JP19014182 A JP 19014182A JP S5978388 A JPS5978388 A JP S5978388A
- Authority
- JP
- Japan
- Prior art keywords
- display
- liquid crystal
- signal line
- display panel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示バネμの表示電極構造に関し、更に
詳Ｕずれば、液晶表示パネルの一方の絶縁基板内面に形
成される多数のドツト状表示＠極を、同一基板上に形成
されたスイッチングＦＩＴを介してタイミング信号線及
び情報信号線に接続してなる構造に関し、液晶テレビ等
大型画像表示パネルへの利用が期待されるものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a display electrode structure of a liquid crystal display spring μ, and more specifically, to a display electrode structure of a liquid crystal display panel. The structure in which the @ pole is connected to a timing signal line and an information signal line via a switching FIT formed on the same substrate is expected to be used in large image display panels such as liquid crystal televisions.
従来技術
第１図は、この種液晶表示パネルの外観を分解して示す
図で、＋１１＋２１は、ガラス板等の透明な絶縁基板、
＋３１ （３１・・・は、一方の絶縁基板（１）内面に
工Ｔ。Prior art Fig. 1 is an exploded view of the external appearance of this type of liquid crystal display panel.
+31 (31... is a T cut on the inner surface of one insulating substrate (1).
（工ｎｄｉｕｍ Ｔｉｎ ０Ｘｉｄｅ ）膜にて１’
７ト状に多数形成された表示電極、（４）は、他方の絶
に基板（２）内面に同様の工ＴＯ＃にて形成された対向
電極で、上記２枚の絶縁基板ｆｌ）ｆ２Ｊは、スペーサ
（５）を介して約ｌＯμの間隔を保って保持されてなり
、内基板ｆｌ）（２１間には、液晶（図示せず）が例え
ば、ＴＮＮ肉面しめられて充填される。（６）＋６１・
・・＋７１＋７１・・・は表示電極（３１＋３１・・・
を選択駆動するタイミング伯号線及び情報信号線で、表
示電極（３１ｉ３）・・・と絶縁基板（１）開に配設さ
れたＦＥＴ （図示せず）のゲート及びドレインに接続
されている。ＦｇＴのソースは各々表示電極＋３１ Ｆ
３１・・・に接続されておシ、タイミンク信号線（６）
に信号を与えてＦ Ｆ２ Ｔを導ｉ１１させ、同時に情
報信号線（７）に情報俳号を与えることにより、ＦＥＴ
のトレイン・ソース間に電流が流れ、表示電極（３１、
対向電極（４順Ｊに所定型Ｂ−か印加されて表示が行な
われる。(Indium Tin 0Xide) film 1'
The display electrodes (4) formed in a large number in the form of seven sheets are the counter electrodes formed on the inner surface of the other substrate (2) using the same process TO#, and the two insulating substrates fl) f2J are , are held at a distance of about lOμ via a spacer (5), and a liquid crystal (not shown), for example, is filled between the inner substrates fl) (21 with the TNN flesh facing up). 6) +61・
...+71+71... is the display electrode (31+31...
The display electrodes (31i3) . . . are connected to the gate and drain of an FET (not shown) disposed on the insulating substrate (1) by a timing line and an information signal line for selectively driving the display electrodes (31i3). The sources of FgT are each display electrode +31 F
31... is connected to the timing signal line (6)
By giving a signal to F F2 T to lead i11 and at the same time giving an information signal to the information signal line (7), the FET
A current flows between the train and source of the display electrodes (31,
Display is performed by applying a predetermined type B- to the counter electrodes (4 in order J).
第２図及び第３図は、表示電相り（３）及びｐ Ｅ Ｔ
（８）部分を拡大して示す図で（Ｇ）は絶縁基板（１
）上に被着されたゲートチー、タイミンク信号線［６］
（テレビの場合走査信号線に該当する）に連結される。Figures 2 and 3 show the display voltage phase (3) and p E T
(8) is an enlarged view showing the insulating substrate (1).
) Gate cable and timing signal line deposited on top [6]
(corresponds to the scanning signal line in the case of television).
（９）は絶縁基板ｆ１）及びゲーｔ−（ａ）−ヒに形成
されたシリコンナイトライド（Ｓｉ８Ｎ４）よりなる絶
縁膜、（ＡＳ）は、この絶縁膜（９）表面においてゲー
）（Ｇ）上方に形成されたアモルファスシリコン層、（
ｐ１３１ｔｊ：、このアモルファスシリコン層（Ａｓ）
のチャンネル領域を挾んで形成されたトレイン及び表示
電極で、この表示ηＲ＃＜ｆａ＋のうち、アモルファス
シリコン層（Ａｓ）重畳部がソース（Ｓ）を形成する。(9) is an insulating film made of silicon nitride (Si8N4) formed on the insulating substrate f1) and the gate t-(a)-A, (AS) is the insulating film formed on the surface of this insulating film (9)) (G) An amorphous silicon layer formed above (
p131tj: This amorphous silicon layer (As)
In this display ηR#<fa+, the overlapping portion of the amorphous silicon layer (As) forms the source (S) in the train and display electrodes formed across the channel region.
かかる構成において従来、表示電極（３）の大きさを、
２５０Ｘ３００μ、トレイン（Ｄ）Ｋ加わる信号の電圧
７．５Ｖ、ゲート（Ｇ）に加わる信号の電圧１５Ｖとし
、かつドレイン（Ｄ）にて兼用される情報信号線の数２
４０本、タイミング信号線の数２２０本として時分割駆
動した場合、表示レスポンスの遅れも目立たず実用に劇
える表示パネルを作成することができだ。しかしながら
、表示電極（３）を、上記寸法以上に大型化した場合に
は、ＦＦ１Ｔソース（Ｓ）から流出する電流は、かかる
大型表示電極ｆ３１を駆動するには不十分となり、表示
レスポンス、表示コントラスト低下という欠点が現われ
る。この場合、信号線＋６１（７１に加わる電Ｈ−を高
くすればよいと考えることもできるが、工Ｃ化きれたこ
の種の駆動回路では、高市、圧を得ることは困轢であり
、またその電圧の調整も簡単ではない。また、表示電極
（３）の数を増やした場合にも、タイミング信号線（６
）１本当シの駆動時開が短縮されることから、前述と同
様のｍＪ題を生ずる。Conventionally, in such a configuration, the size of the display electrode (3) is
250x300μ, the voltage of the signal applied to the train (D) K is 7.5V, the voltage of the signal applied to the gate (G) is 15V, and the number of information signal lines shared by the drain (D) is 2.
When time-division driving is performed with 40 lines and 220 timing signal lines, it is possible to create a display panel that is practical and has no noticeable delay in display response. However, when the display electrode (3) is made larger than the above-mentioned dimensions, the current flowing out from the FF1T source (S) becomes insufficient to drive the large display electrode f31, resulting in poor display response and display contrast. The disadvantage of decline appears. In this case, it may be possible to increase the voltage H- applied to the signal line +61 (71), but with this type of drive circuit that is highly engineered, it is difficult to obtain high voltage. Also, adjusting the voltage is not easy.Also, when increasing the number of display electrodes (3), timing signal lines (6
) The same mJ problem as mentioned above occurs because the opening time when driving a single cylinder is shortened.
発明の目的
本発すＪは、一画素の寸法の大型化を可能とし、かつタ
イミング信号線の増加を可能とするものである０
発りＪの構成
本発明は、液晶表示パネルの一方の結縁基板表面に多数
ドツト状に配設された表示箱、極を、沙数個よυなるグ
ループに分割し、かつ同一グループに属する表示電極に
対応するＦＦ１Ｔを同時に動作させて、上記グループご
とに、画素を形成するものである。Object of the Invention The present J makes it possible to increase the size of one pixel and increase the number of timing signal lines. The display boxes and poles arranged in the form of many dots on the surface are divided into groups of υ, and the FF1Ts corresponding to the display electrodes belonging to the same group are operated simultaneously, and the pixels are divided into groups for each group. It forms the
実施例
第４図及び第５図は本発明実施例における表示部ｔｉ＆
ｆ３Ｈ３）・・・及びＦ Ｅ Ｔ （８）（８１・・・
を拡大して図示するもので、８個のＦ ｗ Ｔ （８１
ｆ８）・・・及び６個の表示箱棒（：ｌ） ＋３＋・・
・にて−Ｉ！Ｉ素が形成されている。Ｆ Ｅ Ｔ （８
１＋８１・・・の各々のドレイン（Ｄ）ＣＤ）・・・は
、一括接続されて、一本の情報信号線（６）に連結され
る。各Ｆ ｗ Ｔ ｆ８Ｈ８）・において、ドレイン（
ＤＪ（Ｄ）・・・は、アモルファスシリコン層（ＡＳ）
の略中央に配設され、その両側にチャンネル領域が形成
されるべく所定同隔約１０μ貫を隔てて、■ＴＯ膜より
なりソーｙ、 （ｓ）を兼用する表示物、Ｍｋ ［３）
ｆ３ｒが左右対称に配設づれる。ゲート（Ｇ）は、これ
らのＦ Ｋ Ｔ （８Ｈ８）・・・の共通ダートとして
作用する。Embodiment FIGS. 4 and 5 show the display section ti & in the embodiment of the present invention.
f3H3)...and FET(8)(81...
This is an enlarged diagram showing 8 F w T (81
f8)...and 6 display box bars (:l) +3+...
・Nite-I! I element is formed. FET (8
The drains (D) CD) of each of 1+81... are connected together and connected to one information signal line (6). At each F w T f8H8), the drain (
DJ (D)... is an amorphous silicon layer (AS)
A display object made of a TO film and also serving as a saw, Mk [3]
f3r are arranged symmetrically. The gate (G) acts as a common dart for these F K T (8H8).
トレインＣＤ）（Ｄ）・・・の幅は、約２０μｍ、′ま
たチャンネル領域を挾む表示＠１極ｆ８＋＋８）同距離
は、約４０μ〒隣接Ｂ’ Ｅ Ｔのソース（Ｓ）に連続
する表示電極（３１（３１同距離は約２０ｐｍある。−
・方表示市極（３）の寸法は、前記佑来例に示すように
九人２５（＋ Ｘ ８００μ餌程度捷で可能であるから
、一画素全体に占める非俵示ｉＴｎ ｆｒ＋は、表示面
ｆｐに比して格段に小さい。それ酢、このシト表示部分
の表示に与える引輪は無視できる。The width of the train CD) (D)... is approximately 20 μm, and the display that sandwiches the channel region @1 pole f8++8) The same distance is approximately 40 μm. Electrode (31 (31 distance is about 20 pm.-
・As shown in the example above, the dimension of the direction display city pole (3) is 9 people 25 (+ It is much smaller than fp.The pull on the display of this site display part can be ignored.
第６図は、Ｉｆｆ述した実施例の等価回路を示し、（（
り（Ｃ）・・・は表示％にの各々に対応する液晶セルで
ある。FIG. 6 shows an equivalent circuit of the embodiment described above.
(C)... are liquid crystal cells corresponding to each of the indicated percentages.
前述の実施例では、Ｆ Ｅ Ｔ （８１・・・を６個、
しだがって表示電極＋３１ ＋３１・・・を６個にて一
画素を構成する場合につき詳述したが、この数は表示パ
ネルの大きさ、駆動電圧に応じて２個以上の値において
任意に設定することができる１、例えば第７図に示ブ如
く、１本のトレイン（Ｄ）を共有する２個のＦＫＴｆ８
１ （８１及び表示型１極ｆ３１ ＋３１を一単位とす
ることもできる。In the above embodiment, FET (6 pieces of 81...
Therefore, although the case in which one pixel is composed of six display electrodes +31 +31... has been described in detail, this number can be arbitrarily set to two or more depending on the size of the display panel and the drive voltage. For example, as shown in FIG. 7, two FKTf8s sharing one train (D) can be set.
1 (81 and display type 1-pole f31 +31 can also be made into one unit.
発明の効果
本発明は、初成の表示％極及びこｉ′ｒを駆動するＦＥ
Ｔを−クループとして同時に動作させるものであるから
、−両津が６数の表示電極にて構成されることとな９、
表示驚＆数を増加させることにより一画素のｍ１積を増
大させることが百１能となる。Effects of the Invention The present invention provides an initial display % pole and an FE for driving this i′r.
Since T is operated simultaneously as a -croup, -Ryotsu is composed of six display electrodes9.
It is possible to increase the m1 product of one pixel by increasing the display number.
イれ紗、従采表示面積を拡大するため表示電柾自封・の
面程！を増大していた方法では得られない大町ＦＢ＋表
かパネルを応答速度大及び表示コントラストを１１なう
ことなく実現できる。まだ、一画素か複数個の表示％枠
及びＦＥＴにて構成されるから、仮にＦＫＴに紗障を生
じこれが動作不能になったとしても、仙のＦＥＴがこれ
をカバーするからコントラスト句幾分悪化するにしても
俵示全体に与える影躯ｔｒｆ、軽慢である。In order to expand the display area, the display area is self-sealed! The Omachi FB+ front panel can achieve high response speed and display contrast without increasing the display contrast, which cannot be achieved with the conventional method of increasing the image quality. It is still composed of one pixel or multiple display percentage frames and FETs, so even if the FKT were to become obstructed and become inoperable, the FET would cover it, so the contrast would deteriorate somewhat. Even so, the influence it has on the whole story is careless.
第１図は、液晶表示パネルの外観を示す分解斜視図、第
２図は従来例平面図、第８図は第２図Ａ−Ａ′断面図、
第４図は本発明実施図、第５図は第４図Ａ −Ａ’断面
図、第６図は等価回路図、第７図は他の実施例平面図で
ある。
（ｔ＋＋２）・・・絶縁基板 ＋３１（３１・・・表示
電極 ４・・・対向電極（６）・・・タイミング信号線
（７）・・・情報信号線 （８）・・ＦＥＴ（９）・
・・絶縁膜（Ａ Ｓ ）・・・アモルファヌシリコン層
（Ｇ）−・・ゲート （Ｄ）・・・トレイン （Ｓ）・
・・ソースFig. 1 is an exploded perspective view showing the external appearance of a liquid crystal display panel, Fig. 2 is a plan view of a conventional example, Fig. 8 is a sectional view taken along line A-A' in Fig. 2,
4 is an embodiment of the present invention, FIG. 5 is a sectional view taken along the line A-A' in FIG. 4, FIG. 6 is an equivalent circuit diagram, and FIG. 7 is a plan view of another embodiment. (t++2)...Insulating substrate +31 (31...Display electrode 4...Counter electrode (6)...Timing signal line (7)...Information signal line (8)...FET (9)...
・Insulating film (A S ) ・Amorphous silicon layer (G) ・・Gate (D) ・Train (S) ・
··sauce
Claims (1)
縁基狙逼゛コの一方に設けられた多数の表示電極、上記
絶Ｒ基板の他方に設けられ上記５表示電極に相対する対
向電極、上記一方の絶縁基板に設けられ、ソース（ドレ
イン）が上記表示電極に、ドレイン（ソース）が情報信
号線に、かつゲートがタイミング信号線に接続されてな
るＦＥＩＮＴを備えてなる液晶表示パネルの表示型＆槁
造において、上記ＦＥＴのうち同一タイミング信号線に
各々のゲートが接続される松数個のＦＥＴを１グループ
とし該グループの各ＦＥＴのドレイン（ソース）が共通
の情報信号線に連結されてなシ、上記グループに属する
ＦＥＴのソース（トレイン）に接続された表示電極にて
一画素を椙゛成することを特徴とする液晶表示パネルの
表示電極構造(2) A pair of insulating substrates facing each other with a liquid crystal in between, a number of display electrodes provided on one side of the insulating substrate, and a counter electrode provided on the other side of the absolute R substrate facing the five display electrodes. , a liquid crystal display panel comprising a FEINT provided on one of the insulating substrates and having a source (drain) connected to the display electrode, a drain (source) connected to the information signal line, and a gate connected to the timing signal line. In the display type & percussion, several FETs whose gates are connected to the same timing signal line among the above FETs are made into one group, and the drains (sources) of each FET in the group are connected to a common information signal line. However, a display electrode structure of a liquid crystal display panel is characterized in that one pixel is formed by a display electrode connected to the source (train) of an FET belonging to the above group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190141A JPS5978388A (en) | 1982-10-28 | 1982-10-28 | Display electrode structure for liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190141A JPS5978388A (en) | 1982-10-28 | 1982-10-28 | Display electrode structure for liquid crystal display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5978388A true JPS5978388A (en) | 1984-05-07 |
| JPH0443250B2 JPH0443250B2 (en) | 1992-07-16 |
Family
ID=16253077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57190141A Granted JPS5978388A (en) | 1982-10-28 | 1982-10-28 | Display electrode structure for liquid crystal display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5978388A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156384A (en) * | 1984-06-29 | 1986-03-22 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | Display with improved pixel electrode and subassembly |
| US5528396A (en) * | 1987-06-10 | 1996-06-18 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with a holding capacitance between the pixel electrode and a scanning signal line |
| US5610738A (en) * | 1990-10-17 | 1997-03-11 | Hitachi, Ltd. | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| US4313126A (en) * | 1979-05-21 | 1982-01-26 | Raytheon Company | Field effect transistor |
| JPS5749994A (en) * | 1980-09-11 | 1982-03-24 | Suwa Seikosha Kk | Liquid crystal indicator device |
-
1982
- 1982-10-28 JP JP57190141A patent/JPS5978388A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313126A (en) * | 1979-05-21 | 1982-01-26 | Raytheon Company | Field effect transistor |
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS5749994A (en) * | 1980-09-11 | 1982-03-24 | Suwa Seikosha Kk | Liquid crystal indicator device |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156384A (en) * | 1984-06-29 | 1986-03-22 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | Display with improved pixel electrode and subassembly |
| US7196762B2 (en) | 1987-06-10 | 2007-03-27 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US6839098B2 (en) | 1987-06-10 | 2005-01-04 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US7450210B2 (en) | 1987-06-10 | 2008-11-11 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US5528396A (en) * | 1987-06-10 | 1996-06-18 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with a holding capacitance between the pixel electrode and a scanning signal line |
| US5708484A (en) * | 1987-06-10 | 1998-01-13 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level and material as gate electrodes |
| US5838399A (en) * | 1987-06-10 | 1998-11-17 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes. |
| US5532850A (en) * | 1987-06-10 | 1996-07-02 | Hitachi, Ltd. | TFT active matrix liquid crystal display with gate lines having two layers, the gate electrode connected to the wider layer only |
| US6384879B2 (en) | 1987-06-10 | 2002-05-07 | Hitachi, Ltd. | Liquid crystal display device including thin film transistors having gate electrodes completely covering the semiconductor |
| US6184963B1 (en) | 1987-06-10 | 2001-02-06 | Hitachi, Ltd. | TFT active matrix LCD devices employing two superposed conductive films having different dimensions for the scanning signal lines |
| US6992744B2 (en) | 1987-06-10 | 2006-01-31 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US5671027A (en) * | 1990-10-17 | 1997-09-23 | Hitachi, Ltd. | LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator |
| US5610738A (en) * | 1990-10-17 | 1997-03-11 | Hitachi, Ltd. | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7423290B2 (en) | 1990-11-26 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US8026886B2 (en) | 1990-11-26 | 2011-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443250B2 (en) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6022646A (en) | Color filter panel of an LCD device and method of Manufacturing the same | |
| JPS6370832A (en) | Active matrix panel | |
| JPH0474714B2 (en) | ||
| JPS5978388A (en) | Display electrode structure for liquid crystal display panel | |
| TW422966B (en) | Image display device and its production method | |
| JPH10143106A (en) | Device and method for displaying image | |
| JPH06118447A (en) | Liquid crystal panel | |
| JPS6214152B2 (en) | ||
| US5024511A (en) | Display apparatus | |
| JPS6191688A (en) | Liquid crystal display panel | |
| JP2646557B2 (en) | Active matrix substrate | |
| JP3036059B2 (en) | Liquid crystal display | |
| JP2663941B2 (en) | Active matrix panel | |
| JPS5928192A (en) | Image display | |
| JPH05173188A (en) | Thin film transistor panel | |
| JPH08240812A (en) | Display panel | |
| JP2626650B2 (en) | Active matrix panel manufacturing method | |
| JPH02132419A (en) | Full-line liquid crystal display device | |
| JPH0720660Y2 (en) | Liquid crystal display | |
| JP3635475B2 (en) | Active matrix type liquid crystal display device | |
| JP2737757B2 (en) | Liquid crystal device | |
| JPS6026389A (en) | Split matrix type display element | |
| JPS5888721A (en) | Optical shutter element | |
| JPS63115193A (en) | Active matrix type display device | |
| JPH05150266A (en) | Liquid crystal display device |