JPS5960672A - 非同期事象同期化処理方式 - Google Patents

非同期事象同期化処理方式

Info

Publication number
JPS5960672A
JPS5960672A JP57171561A JP17156182A JPS5960672A JP S5960672 A JPS5960672 A JP S5960672A JP 57171561 A JP57171561 A JP 57171561A JP 17156182 A JP17156182 A JP 17156182A JP S5960672 A JPS5960672 A JP S5960672A
Authority
JP
Japan
Prior art keywords
processing
processing unit
synchronization
requested
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57171561A
Other languages
English (en)
Other versions
JPH024931B2 (ja
Inventor
Hidemi Takashima
高島 秀実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57171561A priority Critical patent/JPS5960672A/ja
Publication of JPS5960672A publication Critical patent/JPS5960672A/ja
Publication of JPH024931B2 publication Critical patent/JPH024931B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■ 発明の技術分野 本発明は、非同期事象同期化処理方式、特に例えばデー
タ処理装置におけるアプリケーション・プログラムが行
なったnバイト分送信依頼に関する終了報告をモニタが
間欠的にチェックする如き非同期事象同期化処理方式に
おいて、モニタか間欠的r(行う一連の複数個の対応処
理の間に少なくとも2回分上記終了報告チェックを行う
よう構成し、終了報告を早期に受取り得るようにした非
同期事象同期化処理方式に関するものである。
■) 抜部の盾呆しM〃玖 本発明けそれに限られるものでけhいが、アプリケーシ
ョン・プログラムが依頼したnバイト分送信依頼に関す
る終了報告をモニタが間欠的にチェックする如き非同期
事象同期化処理方式r(おいては1次の如き問題が内在
している。即ち9間欠的な動作によってモニタが上記終
了報告をチェックし7た際には未終了であったがその直
後に終了となることかあね、このような場合には1次に
モニタが2間欠的動作に対応して、該当するチェックを
行う甘で確認が待だ下る。
人 C) 発明の目的と構成 本発明は上古Cの虚を改善することを目的としており1
本発明の非同期事象同期化処理方式は、所定のクロック
K IN1期して処理ff進める同期処理部と、依頼ざ
ねた処理の終了を上it同期処理部に対して非同期に辛
1(告する非同期処理部とをそかえ。
上?同期処理部が上言1非同期処刑部に対して依頼した
処理の終了の有無チェックを含む複数個の対応処理全間
欠的に実行し、上記依頼した処理の終了を上記クロック
に同期して受取る非同肋事象四期(E処理方式r(おい
て、」二記同期処理部が上記間欠的な実行に対応して上
=1初数個の対応処理全行うに当って、上記同期処理部
が、土石に依頼した処理の終了についての第1回目のチ
ェックをl/l終了無に対応して上記残余の対応処理を
実行した後に。
上記依頼した処理の終了についての第2回目のチェック
を行うよう構成されてなり、上記依頼された処理の終了
の有無を含む複数個の対応処理の間に上記処理の終了の
有無チェックを少なくとも2回実行するようにしたこと
全特徴としている。以下図面を器間しつつ説明する。
j 発明の実施例 第1図は本発明が適用される一実施例構成、第2図は第
1図図示モニタが行う本発明の同期化処理の一実施例態
様を示す。
第1灰において、1は例えば日本語入力装置などのマイ
クロプロセッサ制御装置、2はディスプレイ、3けキー
ボード、4は回線、5けモデム。
6はモニタ、7けアプリケーション・プログラム。
8け回線制御部、9はナイスプレイ制御部、10けキー
ボルド制御部、11は回線終了情報域であって依頼され
たnバイト分の送信が終了したとき非同期に回線制御部
8が終了フラグを立てるもの。
12はキーボード上の中断キーであって先に依頼した1
746分送信依頼を中断せL2めるためなど連し7て訝
明すると次の如き事態に対応している。
即ち、キーホード3からの送信指示に対応してアブ11
ケーシヨン・プログラム7が1746分送信依頼を発し
1回線制御部8が当該nバイト分のデータを送信し終っ
た晴姿で回線路1情報竣11に非同期に終了フラグを立
てるのを、モニタ6が間欠的にチェックを行って立って
いれはこれを確認する事態に対応している。該モニタに
よる対応処理は、(1)回線終了情報域11の内容チェ
ック、 (11)中断キー12の押下有無のチェック、
 (iii)モデムが送信可能状態しくオるか否かのモ
デム状態チェックケ少なくとも含んでおり、モニタ6が
間欠的に上れ[“チェック処理を行うに当って従来から
少々くとも上dピ(i*’) (:r:)のチェックが
付随して行われている。
勿論、十記回紳終了情報域11の内容にもとづいて辺へ
終了が確認されれば当該確認に関連した処理V(ジャン
プするようにされる。
第2図は第1図図示モニタが行う本発明の同期化処理の
一実施例態様を示している。ガお従来の場合、l¥1示
判定■が存在せず図示ルート(aを通っていたと考えて
よい。
本発明の場合、上記(1)K″対応する回線終了情報域
11の内容チェック(図示「判定J)が少なくとも2回
(即ち判定■と判定■)行われる。そして9図示の[完
了待ちのための処理」は、上記(11)に対応する中断
キー12の押下の有無チェックや(lit)モデムが送
信可能状態にあるか否かのモデム状態チェックに対応す
る処理と考えてよい。第2図図示の場合2判定■の際に
上記終了フラグが立ってい々かったとし判定■1での間
にフラグが立てられたとすると、所定の待ち時間を非所
望に経過して[1貫うどとなく、終了フラグの存在をモ
ニタ6が確認することが可能と々る。
[F] 発明の詳細 な説明した如く1本発明によれば、同期処理部が間欠的
に行う処理終了報告チェックを、一連の抜数個の対応処
理の間に複数回行うようにしている。このために、同期
確認処理に当って無駄時間が減少される。
々お、上記能、明における第2図図示の「所定の待ち時
間」が仮に実質上塔と々つた如き間欠動作と々る場合に
も2判定が複数回連続ざわるだけで本発明の効果が失わ
れるものではない。
【図面の簡単な説明】
第1図は本発明が適用ざわる一実施例構成、第2図けk
 1 [1tl l’i<1示モニタが行う本発明の同
期化処理の一実施例態様を示す。 図中、1はマイクロプロセッサ、2けティスプレィ、3
はキーボード、4け回線、5けモデーム、6はモニタ、
7(d゛アプリケ°ジョン・プログラム、8け回線制御
部、]1は回線終了情報域を表わす。 特許出願人 富士通株式会社

Claims (1)

  1. 【特許請求の範囲】 所足のクロックに同期して処理を進める同期処理部と、
    依頼された処理の終了を上記同期処理部に対して非同期
    に報告する非同期処理部とをそ々え、上記同期処理部が
    、上記非同期処理部に対して依頼した処理の終了の有無
    チェックを含む複数個の対応処理を間欠的に実行し、上
    記依頼した処理の終了を上記クロックに同期して受取る
    非同期事象同期化処理方式において、上記同期処理部が
    上記間欠的な実行に対応して上記複数個の対応処理を行
    うに当って、上記同期処理部が、上記依頼した処理の終
    了r(ついての第1回目のチェックをし。 終了無に対応して上記残余の対応処理を実行した後に、
    上記依頼しまた処理の終了についての第2回目のチェッ
    クを行うよう構成されてなり、上記依頼された処理の終
    了の有無を含む複数個の対応処理の間に上記処理の終了
    の有無チェックを少りくとも2回実行するようにしたこ
    とを特徴とする非同期事象同期化処理方式。
JP57171561A 1982-09-30 1982-09-30 非同期事象同期化処理方式 Granted JPS5960672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57171561A JPS5960672A (ja) 1982-09-30 1982-09-30 非同期事象同期化処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57171561A JPS5960672A (ja) 1982-09-30 1982-09-30 非同期事象同期化処理方式

Publications (2)

Publication Number Publication Date
JPS5960672A true JPS5960672A (ja) 1984-04-06
JPH024931B2 JPH024931B2 (ja) 1990-01-31

Family

ID=15925414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57171561A Granted JPS5960672A (ja) 1982-09-30 1982-09-30 非同期事象同期化処理方式

Country Status (1)

Country Link
JP (1) JPS5960672A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991138A (ja) * 1972-12-29 1974-08-30

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991138A (ja) * 1972-12-29 1974-08-30

Also Published As

Publication number Publication date
JPH024931B2 (ja) 1990-01-31

Similar Documents

Publication Publication Date Title
JPS5960672A (ja) 非同期事象同期化処理方式
JPS58151743A (ja) ポ−リング方式
JPH031689A (ja) マルチプロセッサ制御装置
EP0318270A2 (en) A multiprocessor system and corresponding method
JP2815922B2 (ja) 遠方監視制御装置
JPS58142450A (ja) 計算機中央処理装置のプログラミング方式
JPS62204354A (ja) 入出力命令制御方式
JPH0334037A (ja) システム異常の検出処理方式
TWM657257U (zh) 多功任務自動執行系統
JPS62162159A (ja) マスタ−レスシリアルバス占有制御方法
JP2710200B2 (ja) 多重タイマ
JPH0126096B2 (ja)
JPH0380304A (ja) シーケンス処理におけるタイマ,カウンタの処理方法
JPH01263755A (ja) 割込み監視方式
JPH0666805B2 (ja) ル−プ状通信システムにおける通信制御方法
JPS6167126A (ja) 入出力モニタ分岐装置
JPH0373036B2 (ja)
JPS6150325B2 (ja)
JPH0343653B2 (ja)
JPS5998233A (ja) ホストコンピユ−タシステムのデ−タ処理方法
JPS61282956A (ja) Dma転送待ち行列制御方式
JPS5983230A (ja) イニシヤルプログラムロ−デイング方式
JPH05114906A (ja) 端末装置のデータ送信制御方法
JPH0583303A (ja) 無手順通信制御方式
JPS63104544A (ja) ヘルスチエツク方式