JPS5958513A - マニアル・クロツク制御方式 - Google Patents
マニアル・クロツク制御方式Info
- Publication number
- JPS5958513A JPS5958513A JP57168968A JP16896882A JPS5958513A JP S5958513 A JPS5958513 A JP S5958513A JP 57168968 A JP57168968 A JP 57168968A JP 16896882 A JP16896882 A JP 16896882A JP S5958513 A JPS5958513 A JP S5958513A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- manual
- machine cycle
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
■ 発明の技術分野
本発明は、マニアル・クロック制御方式、特に例えばシ
ステム内で５Ｑｎｓと９０ｎｓと１２０ｎｓと３６０ｎ
ｓとのクロックを用いる必要があることから３Ｑｎｓの
原クロツク発振器をもつデータ処理装置において、１２
０ｎｓのクロックに同期する１マシン・サイクル内の前
半区間と後半区間とを区別してマニアル−クロック動作
モードで動作せしめ得るようにしたマニアル・クロック
制御方式に関するものである。
ステム内で５Ｑｎｓと９０ｎｓと１２０ｎｓと３６０ｎ
ｓとのクロックを用いる必要があることから３Ｑｎｓの
原クロツク発振器をもつデータ処理装置において、１２
０ｎｓのクロックに同期する１マシン・サイクル内の前
半区間と後半区間とを区別してマニアル−クロック動作
モードで動作せしめ得るようにしたマニアル・クロック
制御方式に関するものである。
■ 技術の背景と問題点
データ処理システムにおいては、例えば６０ｎｓと９０
ｎｓ 、！： １２０ｎｓと３６０ｎＳとの夫々のクロ
ックを必要とすることがあるために、３Ｑｎｓの原クロ
ツク発振器を用いるようにされる。そして、例えば中央
処理装置においては、上記３０ｎｓの原クロックを分周
した１２０ｎｓのクロックに同期する１マシン・サイク
ルにて動作するようにされる。しかし、中央処理装置内
には上記１マシン・サイクル内の前半区間と後半区間と
を区別して動作する構成部分が存在し、マニアル・クロ
ック動作モードで装置を試験する如き場合には、上記前
半区間と後半区間とを区別してマニアル・クロックを発
生してやることが必要となる。
ｎｓ 、！： １２０ｎｓと３６０ｎＳとの夫々のクロ
ックを必要とすることがあるために、３Ｑｎｓの原クロ
ツク発振器を用いるようにされる。そして、例えば中央
処理装置においては、上記３０ｎｓの原クロックを分周
した１２０ｎｓのクロックに同期する１マシン・サイク
ルにて動作するようにされる。しかし、中央処理装置内
には上記１マシン・サイクル内の前半区間と後半区間と
を区別して動作する構成部分が存在し、マニアル・クロ
ック動作モードで装置を試験する如き場合には、上記前
半区間と後半区間とを区別してマニアル・クロックを発
生してやることが必要となる。
（Ｑ 発明の目的と構成
本発明は上記の点を解決することを目的としておシ、本
発明めマニアル・クロック制御方式は、エマシン・サイ
クル内に位相を異にするｐ（ｐ≧２）種類のクロックを
もつよう構成され、かつ原クロツク発振器として上記１
マシン・サイクルの１／ｐ以下のサイクルを発する発振
器をそなえ、マニアル・クロック動作モードの下で、上
記２種力“ｊのクロックの１つを選択的に出力するよう
４１へ成されるデータ処理装置においで、上記１マシン
・サイクル内をｐ個の位相区間に区分し１個々の位相区
間を指示する区間指示信号を生成する区間指示信号生成
部、マニアル・クロック動作モードの下で少なくとも直
前に発せられたクロックが上記ｐ個の位相区間のいずれ
で発せられたかを保持する前クロック位相保持部、およ
びマニアル・クロック動作スタート回路部をもうけ、該
マニアル・クロック動作スタート回路部によって指示が
行われたとき、上記前クロック位相保持部の内容にもと
づい又、上記区間指示信号の１つと上記原クロツク発振
器出力を分周した信号とによって、上記位相を異にする
ｐ種類のクロックの１つを発するようｌ１１′’＋成し
たことを特徴としている。以下図面を参照しつつ、上記
ｐ＝２の場合の実施例につい又説明する。
発明めマニアル・クロック制御方式は、エマシン・サイ
クル内に位相を異にするｐ（ｐ≧２）種類のクロックを
もつよう構成され、かつ原クロツク発振器として上記１
マシン・サイクルの１／ｐ以下のサイクルを発する発振
器をそなえ、マニアル・クロック動作モードの下で、上
記２種力“ｊのクロックの１つを選択的に出力するよう
４１へ成されるデータ処理装置においで、上記１マシン
・サイクル内をｐ個の位相区間に区分し１個々の位相区
間を指示する区間指示信号を生成する区間指示信号生成
部、マニアル・クロック動作モードの下で少なくとも直
前に発せられたクロックが上記ｐ個の位相区間のいずれ
で発せられたかを保持する前クロック位相保持部、およ
びマニアル・クロック動作スタート回路部をもうけ、該
マニアル・クロック動作スタート回路部によって指示が
行われたとき、上記前クロック位相保持部の内容にもと
づい又、上記区間指示信号の１つと上記原クロツク発振
器出力を分周した信号とによって、上記位相を異にする
ｐ種類のクロックの１つを発するようｌ１１′’＋成し
たことを特徴としている。以下図面を参照しつつ、上記
ｐ＝２の場合の実施例につい又説明する。
（Ｄ） 発明の実施例
第１図は本発明の一実施例製部構成を示し、第２図はそ
のタイム・チャートを示す。
のタイム・チャートを示す。
第１図において、１は原クロツク発振器、２は区間指示
信号生成部、３は前クロック位相保持部、４はマニアル
・クロック動作スタート回路部、５はマニアル嗜クロッ
ク発生部、６ないし１０は夫々ＪＫフリップ・フロップ
、１１ないし１６は夫々アンド回路、１７はオア回路を
表わしている。
信号生成部、３は前クロック位相保持部、４はマニアル
・クロック動作スタート回路部、５はマニアル嗜クロッ
ク発生部、６ないし１０は夫々ＪＫフリップ・フロップ
、１１ないし１６は夫々アンド回路、１７はオア回路を
表わしている。
原クロツク発振器１は、第２図図示の如き形で３Ｑｎｓ
周期の原クロックを発生している。区間指示信号生成部
２においては、フリップ・フロップ６によって原クロッ
クを１／２に分周して信号Ｔ。を得、かつ当該信号Ｔｏ
を更に１／２に分周して信号Ｔ１を得ている。当該信号
Ｔ１および信号Ｔ、は、１２０ｎｓの周期をもち、かつ
１マシン・サイクルの前半区間と後半区間とを指示する
信号となる。
周期の原クロックを発生している。区間指示信号生成部
２においては、フリップ・フロップ６によって原クロッ
クを１／２に分周して信号Ｔ。を得、かつ当該信号Ｔｏ
を更に１／２に分周して信号Ｔ１を得ている。当該信号
Ｔ１および信号Ｔ、は、１２０ｎｓの周期をもち、かつ
１マシン・サイクルの前半区間と後半区間とを指示する
信号となる。
第２図図示信号ＨＦＣＬＯ％ＨＦ ＣＬＭ％ＴＯ８，Ｔ
ＩＳの実線表示は、マニアル命クロック動作モードの下
で直前に発せられたクロックが１マシン・サイクルの後
半であった状態での動作を示している。
ＩＳの実線表示は、マニアル命クロック動作モードの下
で直前に発せられたクロックが１マシン・サイクルの後
半であった状態での動作を示している。
即ちこの場合、マニアル番クロック動作スタートを与え
る所の信号５ｉＮＧＬＥ ＣＬＯＣＫ ５ＴＡＲＴが発
せられる以前において、フリップ・フロップ８は信号Ｈ
ＦＧＬＯを論理「０」にしている。
る所の信号５ｉＮＧＬＥ ＣＬＯＣＫ ５ＴＡＲＴが発
せられる以前において、フリップ・フロップ８は信号Ｈ
ＦＧＬＯを論理「０」にしている。
この状態で、信号Ｓ １ＮＧＬＥ ＣＬＯＣＫ ５Ｔ
ＡＲＴが１回につき１２０ｎｓＯ間論理「１」にされる
と、マニアル・クロック動作スタート回路部４は、いわ
ば４発分の原クロックを出力する。このとき、信号ＨＦ
ＣＬ Ｏが論理「１」であることから、信号Ｔ１に対
応してアンド回路１３が動作していることから、フリッ
プ会７０ツブ１０が５Ｑｎｓ周期の信号ＴＯ８を図示実
線の如く発する。これによって７リツプ・フロップ９も
動作し、信号Ｔ’４Ｓを図示実線の如く発する。そして
信号Ｔ。に対応してアンド回路１５がオンし、クリップ
・フロップ８をセットする。即ち、信号ＨＦ ＣＬ Ｏ
を論理「１」にする。以上の動作によって、１つの信号
５ｉＮＧＬＥＣＬＯＣＫ ５ＴＡＲＴに対応して、１
マシンリサイクルの前半区間に対応して、信号ＴＯ８が
１発分出力される形となる。
ＡＲＴが１回につき１２０ｎｓＯ間論理「１」にされる
と、マニアル・クロック動作スタート回路部４は、いわ
ば４発分の原クロックを出力する。このとき、信号ＨＦ
ＣＬ Ｏが論理「１」であることから、信号Ｔ１に対
応してアンド回路１３が動作していることから、フリッ
プ会７０ツブ１０が５Ｑｎｓ周期の信号ＴＯ８を図示実
線の如く発する。これによって７リツプ・フロップ９も
動作し、信号Ｔ’４Ｓを図示実線の如く発する。そして
信号Ｔ。に対応してアンド回路１５がオンし、クリップ
・フロップ８をセットする。即ち、信号ＨＦ ＣＬ Ｏ
を論理「１」にする。以上の動作によって、１つの信号
５ｉＮＧＬＥＣＬＯＣＫ ５ＴＡＲＴに対応して、１
マシンリサイクルの前半区間に対応して、信号ＴＯ８が
１発分出力される形となる。
信号ＨＦＣＬＯが論理「１」となっている状態の下で、
再びマニアル・クロック動作のために信号５ｉＮＧＬＥ
ＣＬＯＣＫ ５ＴＡＲＴが１発出力されるとする
。この場合、マニアル・クロック発生部５において、ア
ンド回路１２が信号ＴＩに対応して動作しておシ、第２
図図示点線の如きタイミングにて信号ＴＯ８が発せられ
る。これによって信号ＴＩＳが反転し、次いで信号ＨＦ
ＣＬＯが論理「０」にされる。即ち、１つの信号５ｉＮ
ＧＬＥ ＣＬＯＣＫＳＴＡＲＴに対応して、１マシン
−サイクルの後半区間に対応して、信号ＴＯ８が１発分
出力される。
再びマニアル・クロック動作のために信号５ｉＮＧＬＥ
ＣＬＯＣＫ ５ＴＡＲＴが１発出力されるとする
。この場合、マニアル・クロック発生部５において、ア
ンド回路１２が信号ＴＩに対応して動作しておシ、第２
図図示点線の如きタイミングにて信号ＴＯ８が発せられ
る。これによって信号ＴＩＳが反転し、次いで信号ＨＦ
ＣＬＯが論理「０」にされる。即ち、１つの信号５ｉＮ
ＧＬＥ ＣＬＯＣＫＳＴＡＲＴに対応して、１マシン
−サイクルの後半区間に対応して、信号ＴＯ８が１発分
出力される。
なお、上記信号ＴＯ８から任意のパルス幅の信号を得る
には、必要に応じて単安定回路を介在せしめれば足探る
。
には、必要に応じて単安定回路を介在せしめれば足探る
。
（ト）発明の詳細
な説明した如く、本発明によれば、マニアル・クロック
動作モードの下で、例えば本来の１２０ｎ８のクロック
と共に、ｌマシン−サイクルの前・後半区間に対応した
形でクロックを発生させることが可能となる。
動作モードの下で、例えば本来の１２０ｎ８のクロック
と共に、ｌマシン−サイクルの前・後半区間に対応した
形でクロックを発生させることが可能となる。
第１図は本発明の一実施例要部構成を示し、第２図はそ
のタイム・チャートを示す。 図中、１は原クロツク発振器、２は区間指示信号生成部
、３は前クロック位相保持部、４はマニアル・クロック
動作スタート回路部、５はマニアル・クロック発生部を
表わす。 特許出願人富士通株式会社 代理人弁理士腫 １） 寛 （外１名）
のタイム・チャートを示す。 図中、１は原クロツク発振器、２は区間指示信号生成部
、３は前クロック位相保持部、４はマニアル・クロック
動作スタート回路部、５はマニアル・クロック発生部を
表わす。 特許出願人富士通株式会社 代理人弁理士腫 １） 寛 （外１名）
Claims (1)
- １マシン・サイクル内に位相を異にするｐｃｐｄ＞種類
のクロックをもつよう構成され、かつ原クロツク発振器
として上記１マシン・サイクルの１／Ｐ以下のサイクル
を発する発振器をそなえ、マニアル・クロック動作モー
ドの下で、上記１種類のクロックの１つを選択的に出力
するよう構成されるデータ処理装置において、上記１マ
シン・サイクル内を２個の位相区間に区分して個々の位
相区間を指示する区間指示信号を生成する区間指示信号
生成部、マニアル・クロック動作モードの下で少なくと
も直前に発せられたクロックが上記１個の位相区間のい
ずれで発せられたかを保持する前クロック位相保持部、
およびマニアル・クロック動作スタート回路部をもうけ
、該マニアル・クロック動作スタート回路部によって指
示が行われたとき、上記前クロック位相保持部の内容に
もとづいて、上記区間指示信号の１つと上記原クロツク
発振器出力を分周した信号とによって、上記位相を異に
する１種類のクロックの１つを発するよう構成したこと
を特徴とするマニアル・クロック制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168968A JPS5958513A (ja) | 1982-09-28 | 1982-09-28 | マニアル・クロツク制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168968A JPS5958513A (ja) | 1982-09-28 | 1982-09-28 | マニアル・クロツク制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958513A true JPS5958513A (ja) | 1984-04-04 |
| JPH0410097B2 JPH0410097B2 (ja) | 1992-02-24 |
Family
ID=15877903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168968A Granted JPS5958513A (ja) | 1982-09-28 | 1982-09-28 | マニアル・クロツク制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958513A (ja) |
-
1982
- 1982-09-28 JP JP57168968A patent/JPS5958513A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0410097B2 (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950029905A (ko) | 위상 제어 클럭 신호 발생 방법 및 장치 | |
| JPH0292012A (ja) | パルス発生回路 | |
| US4166249A (en) | Digital frequency-lock circuit | |
| JPS5958513A (ja) | マニアル・クロツク制御方式 | |
| JPS5846743A (ja) | 位相同期装置 | |
| US3688200A (en) | Automatic clock pulse frequency switching system | |
| JPS61140221A (ja) | タイミング発生回路 | |
| SU1676075A1 (ru) | Устройство дл формировани импульсных сигналов | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| SU1160551A2 (ru) | Устройство дл синхронизации импульсных последовательностей | |
| KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| RU1826077C (ru) | Устройство дл формировани отметок времени | |
| KR100486236B1 (ko) | 2의계승이아닌분주신호발생장치및방법 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| SU1734199A1 (ru) | Устройство синхронизации импульсов | |
| SU892675A1 (ru) | Генератор тактовых импульсов | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| KR100318897B1 (ko) | Ds3m-서브프레임검출장치 | |
| KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 | |
| JPH05347555A (ja) | 可変分周回路 | |
| JPS6260310A (ja) | 同期信号発生方式 | |
| SU957450A1 (ru) | Резервированный формирователь тактовых импульсов | |
| SU819968A1 (ru) | Делитель частоты следовани импульсовС дРОбНыМ КОэффициЕНТОМ дЕлЕНи |