JPS594060A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS594060A
JPS594060A JP57112827A JP11282782A JPS594060A JP S594060 A JPS594060 A JP S594060A JP 57112827 A JP57112827 A JP 57112827A JP 11282782 A JP11282782 A JP 11282782A JP S594060 A JPS594060 A JP S594060A
Authority
JP
Japan
Prior art keywords
frame
welding
seal
semiconductor device
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57112827A
Other languages
English (en)
Inventor
Hisashi Watanabe
恒 渡辺
Takehisa Sugawara
菅原　武久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57112827A priority Critical patent/JPS594060A/ja
Priority to EP83303811A priority patent/EP0098176A3/en
Publication of JPS594060A publication Critical patent/JPS594060A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Semiconductor Lasers (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明ｄ気密羊し＋ｌ−形の半導体装置に係り、特にセ
ラミック容器を金属キャップを用いてレーザ光で溶接封
止する封止構造に関する。
（ｂ）　　技術の背景 通常高信頼性を必要とされる半導体装置は耐湿性向上等
の為に、外部雰囲気の影響を受けないノ・−メチツクシ
ール構造とするのが一般的でを】す、半導体素子を収容
したセラミック容器の封止は蓋板（キャップ）を金錫（
Ａｌｌ−６ｎ）鉛錫半Ｆｆｌ（Ｐｂ−８ｎ）、低融点ガ
ラス、シーム抵抗溶接等ｒによシ接着して行なわれる。
。 しか１．なから何れも−Ｊρ−短が撓シ、慣に高熱雰囲
気１ｔこよる半導体素子のｔ：Ｓ性劣化、又機１１す的
強ルーが糾持できない等のためゼ１床より封止構造につ
いて種々の研究開発がなさノ１ている。
（ｅ）　　従来技？ｌｌ１ｌと問題点 第１図の（イ入（ロ）、（ハ）図は従来の気密封止形半
導体装置であって、（イ）図はサイドブレーズ形、（ロ
）図はサーディツプ形、（ハ）図はピングＩＪ　’７ド
アレイ形パッケージの断面図をそれぞれ示す。
（イ）図においてはセラミック卑；枳２の凹部に半シを
襄体素子３を搭載し２、金シリコン合金又は釦ペースト
等で層別固定し、半導体素子３の周辺に備えだボンデン
グ用パッドとセラミック基＆２に形成Ａれたメタライズ
導体間にＡｌｌ或はＡｕ等のワイヤ５を接続し、外部に
配設し／ｃリード端子６に市、気的に結合する。その後
セラミック又は金属キャップ７を金錫半田、鉛錫半田、
又は低融点ガラスで接着し、気密封止形の半導体装置１
を構成する。
しかしながら、通常セラミック基板の封止部には半田の
漏れを良くし接着強度を保つため金メッキが行なわり、
るため高価であり、鉛錫半田による接合では弾性が少く
機械的及び腐蝕性劣化がある。
（ロ）図では半導体素子のボンデング用パッドとリード
フレーム８とをワイヤにより接続し低融点ガラス９で蓋
板（キャップ）を接着させるが５００℃前後の高温封止
のため、半導体素子の特性に影響を与える場合があシ、
しかも接合部は機械的ンヨック或は熱ストレスに弱い。
（ハ）図では封止するセラミック又は金属キャップ側に
外部端子ＩＯを配設するビングリソドアレイバノケージ
形では封止する作業域が周囲に介在する外部端子１０に
よシ狭くなり作業性が悪い。
その他のシーツ、抵抗溶接等があるが装置が複雑となり
、金属キャップの形状及び板厚に制約を受ける。
（ｄ）　　発明の目的 本発明は上記の点に鑑み、金属キャンプ封止部にレーザ
光を照射して高速溶接して封止を行なう半導体装置の提
供を目的とする。
（ｅ）　　発つ４の構成 上記目的は本発明にょｉｌば、半洟体素子を収容するセ
ラミック容器の開口部に、枠状の金属部材から成り、そ
の内周縁に沿って凹部を有するシールフレームが取り付
けらｉ］該凹部に脣（！置された金属キャップと核シー
ルフレームとの境界面がレーザ溶接されることによって
達せられる。
（ｆ）　　発明の実施例 以−［本発明の実施例を図面により詳述する。
第２図は本発明の一実施例である金属キャップを載置し
、キャップのカイトとするだめのシールフレームを示す
斜視図、第３図は本発明の実施例であるシールフレーム
に金属キャップを溶接した半導体装置を示す断面図、第
４図は本発明の半導体装置の平面図、第５図は本発明の
他の実施例である。
本実施例においては、シールフレーム１１け枠状をなし
、４２７０イ又はコバール等の合金を用い表面処理され
た金属キャンプ１２がガイドされるよう凹部１１ａを有
しており、セラミック基板１．３に融着固定される。
本ヌ、明にかかる半導体装置はセラミック基板１３のダ
イステージに半導体素子１５を接着後、ワイヤポンデン
グヲ行い、シかる後、シールフレーム１１の凹部１１ａ
に金柑キャップ１２を載置し、その周辺の間隙部１７を
レーザ光で溶接封止する。
レーザ光の特徴はコヒーレント（波長と位相がそろって
いる）で、！、　ｊ９　、単色性に１ぐ引、Ｊ１４向性
があシ、広がり角が非常に小さい。更に光学系を使って
レーザ光を集束したときエネルギー密度の値をかなシ広
範、囲に変えることができる。
加工用に適するレーザはＹ　Ａ　Ｇ　（Ｙｔｔｒｉｕｍ
　Ａｌ−ｕｍｉｎｕｍ　Ｇａｒｎｅｔ　：　ＹｎＡ４０
ＩｗにＮｄをドープしたもの）がある。エネルギー密度
とレーザ照射時間の組合せで適性値を求めて溶接加工を
行う。
金属キャンプ１２とシールフレーム１１との間隙部１７
に沿ってレーザ光を照射することにょシ高速溶接が可能
で非接触であり局部加熱の為熱影響が少く半導体素子１
５は略常温に保たゎる。捷た、レーザ光装置に制御系を
設けることにょシ、よシ効率のよい熱損傷や部品変形も
少い良儒の溶接加工が可能と々る。
本発明は、特にか５図に示すビングリッドアレイ形パッ
ケージに有効であり、従来に比べて非常に作業能率が向
上する。
（ｇ）　　発明の効果 以上耐＃１に説明したように本”Ｉｔ−明のシールフレ
ームに金属キャップを装着し、その間因・部に沿ってレ
ーザ溶接することにより金属ギャップ及びシールフレー
ム素材の選択範囲絹広がり自動化が容易となる。しかも
高速で良ａの溶接加工が可能となる等優れた効果がある
。
【図面の簡単な説明】
第１図の（イ）、（ロ）、（ハ）図は従来の気密封止形
半導体装置であって、（イ）図れ１サイドブレーズ形、
（ロ）図はサーディツプ形、（ハ）図はビングリッドア
レイ形パッケージの断面図、 第２図は本発明のシールフレームの斜視図、第３図は本
発明の実施例であるシールフレームに金属キャンプを溶
接した半導体装置を示す断面図、第４図は本発明の半導
体装置の平面図、第５図は本発明の他の実施例を示す。 図において　１１はシールフレーム、１２け金属キャッ
プ、１３はセラミック基板、１４は銀錫シール、１５１
ｄ：半漕体素子、１６はリード、１７は間隙部を示す。 第１［ｆｌ 第２〜図 慕４図 ＋＋　　　　　　　　　１２　　　　１’１第５図 手続補正書（自発） ｌ・Ｉｔ　ｆ’ｌのノンボ ２発明の名称　半導体装置 ４、　代　　理　　人　　　　　１１．所　神奈川県用
崎市１円１；ｆ区１・／１・１１１１１１１０１５番地
富士通株式会社内 昭和　　　！１　　　　月　　　ＩＩなし６、　　＋＋
１１１Ｆにより増１＋ｌＮるイこ明の数　　　なし７　
袖　Ｊｌ　　の　村　象　明細書の特許１１１１１２の
範囲のｌｌ１ｋよび発明の♂１４１１な説明の欄８補１
１の内容別紙の通り １）明細書第１頁の特許請求の範囲の欄を以下の様に補
正する。 「半導体素子を収容するセラミック容器の開口部に、枠
状の金属部材から成るシールフレームが取シ付けられ、
該シールフレーム内に載置された金属キャップと該シー
ルフレームとの境界部がレーザ溶接されてなることを特
徴とする半導体装置。」２）明細書第４頁第４行乃至第
９行を以下の様に補正する。 ［上記の目的は、半導体素子を収容するセラミック容器
の開口部に、枠状の金属部材から成るシールフレームカ
取シ付ケラれ、該シールフレーム内に載置された金属ギ
ャップと該シールフレームとの境界部がレーザ溶接され
てなることを特徴とする半導体装置によって達成される
。」

Claims (1)

    【特許請求の範囲】
  1. 半導体素子を収容するセラミック容器の開口部に、枠状
    の金属部拐妙・ら成シ、その内周縁に沿って四部を廟す
    るシールフレームが取り付けられ、該凹部に載置さｈだ
    金属キャップと該シールフレームとの境界部がレーザ溶
    接されてなることを特徴と干る半導体装置。
JP57112827A 1982-06-30 1982-06-30 半導体装置 Pending JPS594060A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57112827A JPS594060A (ja) 1982-06-30 1982-06-30 半導体装置
EP83303811A EP0098176A3 (en) 1982-06-30 1983-06-30 The packaging of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57112827A JPS594060A (ja) 1982-06-30 1982-06-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS594060A true JPS594060A (ja) 1984-01-10

Family

ID=14596528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57112827A Pending JPS594060A (ja) 1982-06-30 1982-06-30 半導体装置

Country Status (2)

Country Link
EP (1) EP0098176A3 (ja)
JP (1) JPS594060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108747074A (zh) * 2018-06-04 2018-11-06 中国航发沈阳发动机研究所 一种高速旋转部件上微型焊点的安装结构及安装方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575331B1 (fr) * 1984-12-21 1987-06-05 Labo Electronique Physique Boitier pour composant electronique
US4667267A (en) * 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
FR2576448B1 (fr) * 1985-01-22 1989-04-14 Rogers Corp Condensateur de decouplage pour assemblage avec disposition a grille de broches
JPS63500062A (ja) * 1985-06-11 1988-01-07 アメリカン テレフオン アンド テレグラフ カムパニ− リ−ドフレ−ムのばり取り
WO1995008842A1 (en) * 1993-09-22 1995-03-30 Unisys Corporation Integrated circuit package having a lid that is specially adapted for attachment by a laser
DE19527611B4 (de) * 1995-07-28 2006-05-24 Schulz-Harder, Jürgen, Dr.-Ing. Verfahren zum Herstellen eines Substrats für elektrische Schaltkreise
JP2011201237A (ja) * 2010-03-26 2011-10-13 Yamatake Corp 筐体組立構造及び筐体組立方法
CN102837136B (zh) * 2012-09-11 2014-08-27 陕西华经微电子股份有限公司 一种异形结构封装外壳平行缝焊工艺及装置
CN103837145B (zh) * 2012-11-26 2018-12-28 精工爱普生株式会社 电子器件及其制造方法、盖体、电子设备以及移动体
CN105982633B (zh) * 2015-01-28 2018-01-30 中国科学院宁波材料技术与工程研究所 内窥镜用不锈钢管与石英片的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326573A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Semiconductor uni t
JPS5639188A (en) * 1979-09-05 1981-04-14 Toshiba Corp Welding methos of vessel
JPS5793551A (en) * 1980-12-03 1982-06-10 Nec Corp Electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
JPS5745262A (en) * 1980-09-01 1982-03-15 Fujitsu Ltd Sealing and fitting structure of semiconductor device
JPS5752152A (en) * 1980-09-16 1982-03-27 Nec Corp Semiconductor device
US4331258A (en) * 1981-03-05 1982-05-25 Raychem Corporation Sealing cover for an hermetically sealed container

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326573A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Semiconductor uni t
JPS5639188A (en) * 1979-09-05 1981-04-14 Toshiba Corp Welding methos of vessel
JPS5793551A (en) * 1980-12-03 1982-06-10 Nec Corp Electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108747074A (zh) * 2018-06-04 2018-11-06 中国航发沈阳发动机研究所 一种高速旋转部件上微型焊点的安装结构及安装方法
CN108747074B (zh) * 2018-06-04 2020-12-01 中国航发沈阳发动机研究所 一种高速旋转部件上微型焊点的安装结构及安装方法

Also Published As

Publication number Publication date
EP0098176A2 (en) 1984-01-11
EP0098176A3 (en) 1985-09-25

Similar Documents

Publication Publication Date Title
KR0156065B1 (ko) 플립 칩 캐리어 모듈의 표면 실장 공정
JP2647194B2 (ja) 半導体用パッケージの封止方法
US4640436A (en) Hermetic sealing cover and a method of producing the same
JPS594060A (ja) 半導体装置
JPH03225854A (ja) 半導体デバイス及びその製造方法
JP2002110862A (ja) 半導体装置とその製造方法
JPH01225140A (ja) 半導体装置の製造方法
JPS5925378B2 (ja) 電子部品の実装方法
JP2005235857A (ja) 光半導体装置
JPH0228351A (ja) 半導体装置
JPS59129445A (ja) 半導体装置の製造方法
JPH10256309A (ja) 半導体素子の実装方法
CN219017629U (zh) 一种气密封装功放模块
JPS63287038A (ja) パッケ−ジ構造
JPS59172266A (ja) 混成集積回路およびその製造方法
JPH0451056B2 (ja)
JPH08236583A (ja) フレキシブルフィルム及び半導体装置
JPS6056297B2 (ja) 集積回路素子の気密実装構造
JPH02192743A (ja) 半導体装置
JPH1032275A (ja) 半導体装置およびその製造方法
JPS5996742A (ja) 半田付け方法
JPH0513608A (ja) 半導体装置
JPS6352461B2 (ja)
JPS60148151A (ja) 半導体装置
JPS6329530A (ja) 半導体装置