JPS5940270A - Current detecting apparatus - Google Patents

Current detecting apparatus

Info

Publication number
JPS5940270A
JPS5940270A JP57152319A JP15231982A JPS5940270A JP S5940270 A JPS5940270 A JP S5940270A JP 57152319 A JP57152319 A JP 57152319A JP 15231982 A JP15231982 A JP 15231982A JP S5940270 A JPS5940270 A JP S5940270A
Authority
JP
Japan
Prior art keywords
circuit
transistor
voltage
resistor
duty
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57152319A
Other languages
Japanese (ja)
Other versions
JPH0434106B2 (en
Inventor
Yoshihisa Ishigami
石神 義久
Yasumasa Hashimoto
橋本 育昌
Masaharu Kitadou
正晴 北堂
Hiromi Nishimura
西村 広悔
Tetsuo Mori
森 哲男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP57152319A priority Critical patent/JPS5940270A/en
Publication of JPS5940270A publication Critical patent/JPS5940270A/en
Publication of JPH0434106B2 publication Critical patent/JPH0434106B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145Indicating the presence of current or voltage
    • G01R19/15Indicating the presence of current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

PURPOSE:To coincide time constants at the times of charging and discharging without especially providing reference voltage, by a method wherein a duty detecting circuit is driven by totem pole output and other resistance different from resistor for detecting duty and a capacitor are provided. CONSTITUTION:A capacitor 86 performs charging and discharging through a resistor 85 corresponding to the electrical connection and the cut-off of the transistor 47 of a magnetic multiplex circuit 4 even in a duty detecting circuit 6 similarity to a duty detecting circuit 5. Because a resistor 72 and a capacitor 73 are driven by totem pole output corresponding to the duty from the circuit 4 and charging and discharging time constants are equal, the charging voltage of the capacitor 73 moves up and down on the basis of 0V being the intermediate value between DC voltages +Vcc and -Vcc. In addition, a resistor 85 and a capacitor 86 are driven by totem pole output corresponding to the duty from the circuit 4 and the charging voltage of the condenser 86 moves up and down on the basis of 0V similarily as mentioned above. Therefore, the reference voltages of the outputs from the circuits are coincided and mutual adjustment between the circuits 5, 6 is not necessitated without especially providing reference voltage.

Description

【発明の詳細な説明】 本発明は、電流検出装置に関し、もつと詳しくは、検出
されるべき被検出電流の流れる線路に関連して設けられ
るとともに被検出電流を検出するための2次および3次
コイルを有する可飽和リアクトル、2次および3次コイ
ルに流れる電流を検出するための抵抗、ならびに被検出
電流に応じて予め定める周期のデユーティを変えて発振
するマルチバイブレーク回路により磁気マルチバイブレ
ーク回路を形成し、前記デユーティをそれぞれ検出する
ための一対のデユーティ検出回路を設け、各デユーティ
検出回路からのデユーティに対応した出力の相互の差を
レベル弁別して弁別レベルを超えたときに応動回路を動
作させるようにした電流検出装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current detection device, and more specifically, the present invention relates to a current detection device, and more specifically, it is provided in connection with a line through which a current to be detected flows, and has secondary and tertiary current detection devices for detecting the current to be detected. A magnetic multi-by break circuit is constructed by a saturable reactor having a secondary coil, a resistor for detecting the current flowing through the secondary and tertiary coils, and a multi-by break circuit that oscillates by changing the duty of a predetermined period according to the detected current. A pair of duty detection circuits are provided for detecting the respective duties, and the level of the difference between the outputs corresponding to the duty from each duty detection circuit is discriminated, and when the discrimination level is exceeded, the response circuit is operated. The present invention relates to a current detection device configured as described above.

第1図を参照して、先行技術におけるデユーティ検出回
路A、Bにおいては、デユーティを検出するために抵抗
R3,R4による基準電圧E1、抵抗1’< 7 、R
8による基準電圧E2がそれぞれ必要であり、デユーテ
ィ検出回路A 、 Bの基準電圧El、E2相互の調整
が必要であった。またダイオ−1’D1.I’)2がな
い場合、充電時の時定数は(R1+R2)・C1,(R
4+R5)・C2であり放電時の時定数はR1・C1,
R5・C2であり、充電時および放電時の時定数が異な
る。またダイオードD1.D2が有る場合においても、
充電時の時定数はR2・C1,R6・C2であり、放電
時の時定数はR1・CI 、 R,5・C2であり、充
電時および放電時の時定数か異なる。したがって抵抗R
1,R2間の抵抗値および抵抗R5゜R6間の抵抗値が
ばらつくと正確にデユーティが検出できないという問題
が生じる。
Referring to FIG. 1, in the duty detection circuits A and B in the prior art, in order to detect the duty, the reference voltage E1 is set by the resistors R3 and R4, and the resistor 1'<7, R
The reference voltages E2 and E2 of the duty detection circuits A and B were required to be mutually adjusted. Also, diode-1'D1. If I')2 is not available, the time constant during charging is (R1+R2)・C1, (R
4+R5)・C2, and the time constant during discharge is R1・C1,
R5·C2, and the time constants during charging and discharging are different. Also, the diode D1. Even if there is D2,
The time constants during charging are R2·C1, R6·C2, and the time constants during discharging are R1·CI, R,5·C2, and the time constants during charging and discharging are different. Therefore the resistance R
If the resistance value between R1 and R2 and the resistance value between resistors R5 and R6 vary, a problem arises in that the duty cannot be detected accurately.

本発明の目的は、」―述の技術的課題を解決し、基準電
圧を特別に設けることなく、しがも充電時および放電時
の時定数の一致するデユーティ検出回路を備える電流検
出装置を提供することである。
An object of the present invention is to solve the technical problems mentioned above, and to provide a current detection device equipped with a duty detection circuit that has the same time constant during charging and discharging without providing a special reference voltage. It is to be.

以下、図面によって本発明の詳細な説明する。第2図は
、本発明の一実施例の回路図である。交流電源191〕
からの交流電力は、活性のライン31および中性のライ
ン32をそれぞれ介して負荷198に与えられる。また
交流電源199と負荷198とは、保護接地のライン2
00によって接続される。ライン31に流れる電流11
およびライン32に流れる電流12の相互の差(il〜
i2)の検出されるべき直流および交流の被検出電流た
とえば)吊篭は、電流検出装置1によって検出される。
Hereinafter, the present invention will be explained in detail with reference to the drawings. FIG. 2 is a circuit diagram of one embodiment of the present invention. AC power supply 191]
AC power from is provided to load 198 via active line 31 and neutral line 32, respectively. In addition, the AC power supply 199 and the load 198 are connected to the protective ground line 2.
Connected by 00. Current 11 flowing in line 31
and the mutual difference (il~
i2) The direct and alternating currents to be detected (for example) the hanging cage are detected by the current detection device 1.

電流検出装置1は、電源回路2、スタート回路3、磁気
マルチバイブレータ回路4、デユーティ検出回路5,6
、差動増幅回路7、レベル弁別回路8、応動回路9およ
び電圧検出回路10を備える。
The current detection device 1 includes a power supply circuit 2, a start circuit 3, a magnetic multivibrator circuit 4, and duty detection circuits 5 and 6.
, a differential amplifier circuit 7, a level discrimination circuit 8, a response circuit 9, and a voltage detection circuit 10.

電源回路2は、端子L 、 N 、 P R1抵抗21
,22、コンデンサ23.2/I、およびダイオード2
5〜30を有する。ライン3]は、端子し、抵抗21、
コンデンサ23および順方向にダイオード25を介して
ライン33に接続される。グー;」− イオード25のアノードは、ダイオード26を逆方向に
介してライン34に接続される。ライン32は、端子N
および順方向にダイオード27を介してライン33に接
続される。ダイオード27のアノードは、ダイオード2
8を逆方向に介してライン34に接続される。接地は、
端子PE、抵抗22および順方向にダイオード2つを介
してライン33に接続される。ダイオード2つのアノー
ドは、ダイオード3oを逆方向に介してライン34に接
続される。ライン33およびライン34間には、コンデ
ンサ24が接続それる。ライン31.32を介する交流
電力は、電源回路2によって直流電力に変換される。こ
の直流電力は、ライン33.34を介してスタート回路
3に与えられる。
The power supply circuit 2 has terminals L, N, PR1 resistor 21
, 22, capacitor 23.2/I, and diode 2
5 to 30. Line 3] is terminal, resistor 21,
It is connected to line 33 via capacitor 23 and diode 25 in the forward direction. - The anode of diode 25 is connected to line 34 via diode 26 in the opposite direction. Line 32 is terminal N
and forward connected to line 33 via diode 27. The anode of diode 27 is diode 2
8 in the opposite direction to line 34. The grounding is
Terminal PE is connected to line 33 via resistor 22 and two diodes in the forward direction. The anodes of the two diodes are connected to line 34 via diode 3o in opposite directions. A capacitor 24 is connected between line 33 and line 34 . The AC power via lines 31, 32 is converted into DC power by the power supply circuit 2. This DC power is applied to the start circuit 3 via lines 33,34.

スタート回路3は、スイッチング素子としてのトランジ
スタ35、抵抗36およびツェナダイオード37.38
を有す6゜ライン33は、トランジスタ35、のエミッ
タに接続されるとともに、抵抗36を介してトランジス
タ35のベー4− スに接続される。トランジスタ35のベースはツェナダ
イオード37.38を逆方向にそれぞれ介してライン3
4に接続される。ツェナダイオード38のカソードは、
接地される。トランジスタ35のカソードは、ライン3
9に接続される。
The start circuit 3 includes a transistor 35 as a switching element, a resistor 36, and a Zener diode 37.38.
A 6° line 33 having a 6.degree. The base of transistor 35 is connected to line 3 through Zener diodes 37 and 38 in the opposite direction, respectively.
Connected to 4. The cathode of Zener diode 38 is
Grounded. The cathode of transistor 35 is connected to line 3
Connected to 9.

ライン3つからの正の一定の直流電圧十\’QCおよび
ライン34がらの負の一定の直流電圧−V cCは磁気
マルチバイブレーフ回路4、デユーティ検出回路5,6
、差動増幅回路7、レベル弁別回路8、応動回路9およ
び電圧検出回路10にそれぞれ印加される。
The constant positive DC voltage 1\'QC from the three lines and the constant negative DC voltage -V cC from the line 34 are the magnetic multivibrate circuit 4 and the duty detection circuits 5 and 6.
, the differential amplifier circuit 7, the level discrimination circuit 8, the response circuit 9, and the voltage detection circuit 10, respectively.

磁気マルチバイブレータ回路・1は、抵抗4゜と、可飽
和リアクトル・11と、マルチバイブレータ回路42と
を備える。可飽和リアクトル41は、コア43および一
対のほぼ等しい巻数nを有する2次巻線44.3次巻線
45を含む。マルチバイブレータ回路42は、一対のス
イッチング素子としてのトランジスタ4.6 、4.7
、ツェナダイオード48、定電流源49 、50、ダイ
オード51〜58、および抵抗59 、6 (+を有す
る。−方向性素子としてのダイオード53,5・1は対
を成す。また一方向性素子としてのダイオ−ド55.5
6は対を成す。
The magnetic multivibrator circuit 1 includes a resistor 4°, a saturable reactor 11, and a multivibrator circuit 42. The saturable reactor 41 includes a core 43 and a pair of secondary windings 44 and tertiary windings 45 having approximately equal numbers of turns n. The multivibrator circuit 42 includes transistors 4.6 and 4.7 as a pair of switching elements.
, Zener diode 48, constant current sources 49, 50, diodes 51 to 58, and resistors 59, 6 (+). Diodes 53, 5 and 1 as negative directional elements form a pair. Also, as unidirectional elements diode 55.5
6 forms a pair.

抵抗4.0の一方端には、直流電圧子\7ccが印加さ
れる。抵抗40の他方端は、2次および3次フィル44
 、45の一方端にそれぞれ接続される。2次コイル1
14の他方端は、接続点61に接続される。3次コイル
・15の他方端は、接続点62に接続される。接続点6
1およびM流電圧−V2C間には、トランジスタ46が
接続される。トランジスタ46には、逆方向なダイオー
ド51が並列に接続される。接続点62および直流電圧
−V2C間には、トランジスター17が接続される。ト
ランジスタ47には、逆方向なダイオード52が並列に
接続される。
A DC voltage element \7cc is applied to one end of the resistor 4.0. The other end of the resistor 40 is connected to a secondary and tertiary filter 44.
, 45, respectively. Secondary coil 1
The other end of 14 is connected to connection point 61 . The other end of the tertiary coil 15 is connected to a connection point 62. Connection point 6
A transistor 46 is connected between the 1 and M current voltages -V2C. A diode 51 having a reverse direction is connected in parallel to the transistor 46 . Transistor 17 is connected between connection point 62 and DC voltage -V2C. A diode 52 having a reverse direction is connected in parallel to the transistor 47 .

直流電圧子■ccは、定電流源49および順方向なダイ
オード53.54を介して、トランジスタ/I6のベー
スおよび接続点62にそれぞれ接続される。トランジス
タ46のベースは、抵抗59を介して直流電圧−\I 
C,Cに接続される。直ダイオード55.56を介して
トランジスタ47のベースおよび接続点61にそれぞれ
接続される。トランジスタ47のベースは抵抗60を介
して直流電圧−\’ccに接続される。直流電圧子\“
ccは、また、順方向なツェナダイオード48および逆
方向なダイオード57.58を介して接続点61.62
にそれぞれ接続される。接続点61からの出力は、デユ
ーティ検出回路5にljえられる。接続点62がらの出
力は、デユーティ検出回路6に与えられる。
The DC voltage element cc is connected to the base of the transistor /I6 and the connection point 62 via a constant current source 49 and forward diodes 53 and 54, respectively. The base of the transistor 46 is connected to the DC voltage −\I through a resistor 59.
Connected to C and C. It is connected to the base of transistor 47 and connection point 61 via direct diodes 55 and 56, respectively. The base of transistor 47 is connected to DC voltage -\'cc via resistor 60. DC voltage element
cc also connects to the connection point 61.62 via the forward Zener diode 48 and the reverse diode 57.58.
are connected to each. The output from the connection point 61 is sent to the duty detection circuit 5. The output from the connection point 62 is given to the duty detection circuit 6.

デユーティ検出回路5は、定電流源63、トランジスタ
64 、65 、66、ダイオード67゜68 、抵抗
69・〜72およびコンデンサ73を有する。直流電圧
子V6 C+−\’cc間には、定電流源63および抵
抗69がら成る直列回路、抵抗70、トランジスクロ1
1および抵抗71がら成る直列回路ならびにトランジス
クロ5.111M方向なダイオード67およびトランジ
スタ66から成る直列回路がそれぞれ接続される。定電
流源63と抵抗6つとの接続点は、トランジスタ64の
ベースに接続されるとともに、ダイオード68を順方向
に介して接続点61に接続される。トランジスタ64の
コレクタは、)・ランジスタロ5のベースに接続される
。トランジスタ64のエミッタは、トランジスタ66の
ベースに接続される。トランジスタ66には、トーテム
ポール出力で駆動される抵抗72およびコンデンサ°7
:(からなる直列回路が並列に接続される。
The duty detection circuit 5 includes a constant current source 63, transistors 64, 65, 66, diodes 67, 68, resistors 69 to 72, and a capacitor 73. A series circuit consisting of a constant current source 63 and a resistor 69, a resistor 70, and a transistor 1 are connected between the DC voltage element V6 C+ and \'cc.
1 and a resistor 71, and a series circuit consisting of a diode 67 and a transistor 66 in the direction of the transistor 5.111M are connected, respectively. The connection point between the constant current source 63 and the six resistors is connected to the base of the transistor 64, and is also connected to the connection point 61 through a diode 68 in the forward direction. The collector of the transistor 64 is connected to the base of the transistor 5 ). The emitter of transistor 64 is connected to the base of transistor 66. Transistor 66 includes a resistor 72 and a capacitor 72 driven by the totem pole output.
:(Series circuits consisting of are connected in parallel.

抵抗72と、コンデンサ73との接続点74は、演算増
幅器75の非゛反転入力に接続される。演算増幅器75
の反転入力は、演算増幅器75の出力に接続される。演
算増幅器75は、バッファとして機能する。演算増幅器
75の出力は、差動増幅回路7に与えられる。
A connection point 74 between resistor 72 and capacitor 73 is connected to a non-inverting input of operational amplifier 75. operational amplifier 75
The inverting input of is connected to the output of operational amplifier 75. Operational amplifier 75 functions as a buffer. The output of the operational amplifier 75 is given to the differential amplifier circuit 7.

デユーティ検出回路6は、定電流源76、トランジスタ
77〜79、ダイオード80 、81、抵抗82〜85
およびコンデンサ86を有し、デユ−ティ検出回路5と
同様に構成される。ダイオード80のアノードは、接続
点62に接続−8= される。抵抗85およびコンデンサ86は、トーテムポ
ール出力で駆動される。抵抗85とコンデンサ86との
接続点337は、バッファとして機能する演算増幅器8
E;の非反転入力に接続される。演算増幅器88の出力
は、差動増幅回路7に与えられる。
The duty detection circuit 6 includes a constant current source 76, transistors 77 to 79, diodes 80 and 81, and resistors 82 to 85.
and a capacitor 86, and is configured similarly to the duty detection circuit 5. The anode of diode 80 is connected to node 62. Resistor 85 and capacitor 86 are driven with totem pole outputs. A connection point 337 between the resistor 85 and the capacitor 86 is connected to the operational amplifier 8 which functions as a buffer.
Connected to the non-inverting input of E; The output of the operational amplifier 88 is given to the differential amplifier circuit 7.

差動増幅回路7は、演算増幅器8つおよび抵抗90〜9
3を有する。演算増幅器75がらの出力は、抵抗90を
介して演算増幅器8つの反転入力に与えられる。演算増
幅器88からの出力は、抵抗91を介して演算増幅器8
9の非反転入力にり、えられる。演算増幅器8つの反転
入力は、抵抗92を介して演算増幅器89の出力に接続
される。演算増幅器8つの非反転入力は抵抗93を介し
て接地される。差動増幅回路7からの出力はレベル弁別
回路8にり、えられる。
The differential amplifier circuit 7 includes eight operational amplifiers and resistors 90 to 9.
It has 3. The output from the operational amplifier 75 is applied via a resistor 90 to the inverting inputs of eight operational amplifiers. The output from the operational amplifier 88 is connected to the operational amplifier 8 via a resistor 91.
9 non-inverting input. The inverting inputs of the eight operational amplifiers are connected to the output of operational amplifier 89 via resistor 92 . The non-inverting inputs of the eight operational amplifiers are grounded via a resistor 93. The output from the differential amplifier circuit 7 is sent to a level discrimination circuit 8.

レベル弁別回路8は、全波整流回路94および時延回路
96を有する。余波整流回路94は、差動増幅回路7か
らの出力を積算し、半波倍電圧整流回路1()1と、加
算回路102とからなる。
Level discrimination circuit 8 has a full-wave rectifier circuit 94 and a time delay circuit 96. The aftermath rectifier circuit 94 integrates the output from the differential amplifier circuit 7 and includes a half-wave voltage doubler rectifier circuit 1()1 and an adder circuit 102.

半波倍電圧整流回路101は、演算増幅器103、ダイ
オード104. 、105および抵抗1()6〜109
を有する。差動増幅回路7からの出力は、抵抗106を
介して演算増幅器103の反転入力に与えられる。演算
増幅器103の反転入力は、抵抗107および順方向な
ダイオード104を介して演算増幅器1()3の出力に
接続される。演算増幅器1.03の出力は、順方向なダ
イオード105および抵抗108を介して演算増幅器1
03の反転入力に接続される。演算増幅器1()3の非
反転入力は、抵抗109を介して接地される。抵抗10
7とダイオード1゜4との接地点110は、加算回路1
02の入力に接続される。
The half-wave voltage doubler rectifier circuit 101 includes an operational amplifier 103, a diode 104 . , 105 and resistance 1 () 6 to 109
has. The output from the differential amplifier circuit 7 is applied to the inverting input of the operational amplifier 103 via a resistor 106. The inverting input of the operational amplifier 103 is connected to the output of the operational amplifier 1()3 via a resistor 107 and a forward diode 104. The output of operational amplifier 1.03 is connected to operational amplifier 1 through forward diode 105 and resistor 108.
Connected to the inverting input of 03. The non-inverting input of operational amplifier 1()3 is grounded via resistor 109. resistance 10
The grounding point 110 between 7 and the diode 1°4 is connected to the adder circuit 1.
Connected to the input of 02.

加算回路102は、演算増幅器111および抵抗112
〜115を有する。差動増幅回路7からの出力は、抵抗
112を介して演算増幅回路111の非反転入力に与え
られる。接続点110すなわち半波倍電圧整流回路10
1からの出力は、抵抗113を介して演算増幅回路11
1の非反転入力に与えられる。演算増幅回路111の非
反転入力は、抵抗11・1を介して演算増幅器111の
出力に接続される。演算増幅器111の反転入力は、抵
抗115を介して接地される。演算増幅器111の出力
すなわち全波整流回路94の出力は、時延回路96に与
えられる。
The addition circuit 102 includes an operational amplifier 111 and a resistor 112.
~115. The output from the differential amplifier circuit 7 is applied to the non-inverting input of the operational amplifier circuit 111 via a resistor 112. Connection point 110, that is, half-wave voltage doubler rectifier circuit 10
The output from 1 is sent to the operational amplifier circuit 11 via a resistor 113.
1 non-inverting input. A non-inverting input of the operational amplifier circuit 111 is connected to the output of the operational amplifier 111 via a resistor 11.1. The inverting input of operational amplifier 111 is grounded via resistor 115. The output of the operational amplifier 111, that is, the output of the full-wave rectifier circuit 94, is given to a delay circuit 96.

時延回路96は、電圧電流変換回路95、漏電電流に対
応した電流を充電するためのコンデンサ120、コンデ
ンサ120に充電された電流を一定程度放電し、応動回
路9を動作さぜるまでの時間を定めるカレントミラー回
路97、ならびに第1の弁別レベルおよび第1の弁別レ
ベル未満の第2の弁別レベルでレベル弁別するための演
算増幅器126、ダイオード128、ツェナダイオード
129およびトランジスタ130を含む。
The time delay circuit 96 includes the voltage-current conversion circuit 95, a capacitor 120 for charging a current corresponding to the leakage current, and a period of time until the current charged in the capacitor 120 is discharged to a certain extent and the response circuit 9 is activated. and an operational amplifier 126, a diode 128, a Zener diode 129, and a transistor 130 for level discrimination at a first discrimination level and a second discrimination level less than the first discrimination level.

電圧電流変換回路95は、演算増幅器116、トランジ
スタ117、ダイオード118および抵抗119を有す
る。全波整流回路94からの11− 出力は、演算増幅器116の非反転入力に与えられる。
Voltage-current conversion circuit 95 includes an operational amplifier 116, a transistor 117, a diode 118, and a resistor 119. The 11- output from the full-wave rectifier circuit 94 is applied to the non-inverting input of the operational amplifier 116.

演算増幅器116の反転入力は、抵抗119を介して接
地されるとともに、ダイオード118を逆方向に介して
演算増幅器116の出力に接続される。演算増幅器11
6の反転入力には、トランジスタ117のエミッタが接
続される。演算増幅器116の出力は、トランジスタ1
17のべ一又に接続される。演算増幅器116は、反転
入力の電圧が非反転入力の電圧に等しくなるように出力
を導出する。
The inverting input of the operational amplifier 116 is grounded through a resistor 119 and connected to the output of the operational amplifier 116 through a diode 118 in the opposite direction. Operational amplifier 11
The emitter of the transistor 117 is connected to the inverting input of the transistor 6. The output of operational amplifier 116 is connected to transistor 1
Connected to 17 beams. Operational amplifier 116 derives its output such that the voltage at its inverting input is equal to the voltage at its non-inverting input.

トランジスタ117のコレクタすなわち電圧電流変換回
路95の出力および直流電圧−Vcc開には、コンデン
サ120が接続される。コンデンサ120には、カレン
トミラー回路が並列に接続される。
A capacitor 120 is connected to the collector of the transistor 117, that is, the output of the voltage-current conversion circuit 95 and the DC voltage -Vcc. A current mirror circuit is connected in parallel to the capacitor 120.

カレントミラー回路97は、トランジスタ121.12
2および抵抗123を含む。コンデンサ120には、ト
ランジスタ121が並列に接続される。接地および直流
電圧−V c c開には、抵抗123およびトランジス
タ122から成る12− Tfi 列回路が接続される。トランジスタ122のコ
レクタは、トランジスタ121,122のべ一入にそれ
ぞれ接続される。
The current mirror circuit 97 includes transistors 121.12
2 and a resistor 123. A transistor 121 is connected in parallel to the capacitor 120 . A 12-Tfi column circuit consisting of a resistor 123 and a transistor 122 is connected to ground and to the DC voltage -Vcc. The collector of transistor 122 is connected to the base of transistors 121 and 122, respectively.

トランジスタ117のコレクタは、演算増幅器126の
非反転入力に接続される。演算増幅器126の反転入力
は、抵抗127を介して接地されるとともに、順方向な
ダイオード128および逆方向なツェナダイオード12
9を介して直流電圧−Vccに接続される。ツェナダイ
オード129には、トランジスタ130が並列に接続さ
れる。演算増幅器126の出力は、抵抗131を介して
トランジスタ130のベースに与えられる。トランジス
タ122および直流電圧−Vcc開には、トランジスタ
191が接続される。演算増幅器12,6の出力は、抵
抗190を介してトランジスタ191のベースに与えら
れる。演算増幅器126の出力はまた、ダイオード13
2を順方向に介して応動回路9に与えられる。
The collector of transistor 117 is connected to the non-inverting input of operational amplifier 126. The inverting input of the operational amplifier 126 is connected to ground through a resistor 127 and connected to a forward diode 128 and a reverse Zener diode 12.
9 to the DC voltage -Vcc. A transistor 130 is connected in parallel to the Zener diode 129. The output of operational amplifier 126 is applied to the base of transistor 130 via resistor 131. A transistor 191 is connected to the transistor 122 and the DC voltage -Vcc. The outputs of the operational amplifiers 12 and 6 are applied to the base of a transistor 191 via a resistor 190. The output of operational amplifier 126 is also connected to diode 13
2 in the forward direction to the response circuit 9.

応動回路9は、トリップリレー134、トランジスタ1
35および抵抗136,437を含む。
The response circuit 9 includes a trip relay 134 and a transistor 1.
35 and resistors 136 and 437.

トリップリレー134は、リレーフィル138およびリ
レースイッチ139 、 i 4. r)を有する。
Trip relay 134 includes relay fill 138 and relay switch 139, i4. r).

トリップリレーのリレースイッチ139 、14.0は
、交流電源199からの交流電力を電源回路21こ投入
すると外に人為的に導通される。リレーコイル138が
励磁されると、リレースイッチ1、39 、14 (l
は遮断される。直流電圧子\icc。
The relay switches 139 and 14.0 of the trip relay are artificially made conductive to the outside when AC power from the AC power supply 199 is applied to the power supply circuit 21. When the relay coil 138 is excited, the relay switches 1, 39, 14 (l
is blocked. DC voltage element \icc.

−\/ c c illには、リレーコイル138およ
びトランジスタ135が直列に接続される。トランジス
タ135のベースは、抵抗136を介して直>flL 
N圧−■ccに接続される。トランジスタ135のベー
スには、抵抗137およびダイオード1、32 、14
.1を介してレベル弁別回路8および電圧検出回路10
からの出力が与えられる。
A relay coil 138 and a transistor 135 are connected in series to -\/ c c ill. The base of transistor 135 is connected directly to the base of transistor 135 via resistor 136.
Connected to N pressure -cc. A resistor 137 and diodes 1, 32, 14 are connected to the base of the transistor 135.
.. 1 to a level discrimination circuit 8 and a voltage detection circuit 10.
The output from is given.

電圧検出回路10は、高抵抗値を有する抵抗152、電
圧増幅回路150、全波整流回路155および時延回路
149を有する。電圧増幅回路150は、演算増幅器1
51および抵抗153.154を含む。演算増幅器15
1の反転入力は、抵抗152を介して端子PEに接続さ
れる。また、演算増幅器151の反転入力は、抵抗15
3を介して演算増幅器151の出力に接続される。演算
増幅器151の非反転入力は、抵抗154を介して接地
される。演算増幅器151の出力、すなわち電圧増幅回
路150の出力は、全波整流回路155に与えられる。
The voltage detection circuit 10 includes a resistor 152 having a high resistance value, a voltage amplification circuit 150, a full-wave rectification circuit 155, and a time delay circuit 149. The voltage amplification circuit 150 includes an operational amplifier 1
51 and resistors 153 and 154. Operational amplifier 15
The inverting input of 1 is connected to terminal PE via resistor 152. Further, the inverting input of the operational amplifier 151 is connected to the resistor 15.
3 to the output of the operational amplifier 151. A non-inverting input of operational amplifier 151 is grounded via resistor 154 . The output of the operational amplifier 151, ie, the output of the voltage amplification circuit 150, is given to a full-wave rectification circuit 155.

全波整流回路155は、半波倍電圧整流回路156と、
加算回路157とから成る。半波倍電圧整流回路156
は、演算増幅器158、ダイオード] 59  、16
 +’1および抵抗161〜164を有し、半波倍電圧
整流回路101と同様に構成される。加算回路157は
、演算増幅器165および抵抗166〜169を有し、
加算回路102と同様に構成される。半波倍電圧整流回
路156と、加算回路157とによって全波整流回路1
55が形成される。演算増幅器165の出力、すなわち
全波整流回路155の出力は、時延回路149に与えら
れる。
The full-wave rectifier circuit 155 includes a half-wave voltage doubler rectifier circuit 156,
It consists of an adder circuit 157. Half-wave voltage doubler rectifier circuit 156
are operational amplifier 158, diode] 59, 16
+'1 and resistors 161 to 164, and is configured similarly to the half-wave voltage doubler rectifier circuit 101. Adder circuit 157 includes an operational amplifier 165 and resistors 166 to 169,
It is configured similarly to the adder circuit 102. The half-wave voltage doubler rectifier circuit 156 and the adder circuit 157 form the full-wave rectifier circuit 1.
55 is formed. The output of the operational amplifier 165, ie, the output of the full-wave rectifier circuit 155, is given to the delay circuit 149.

時延回路149は、演算増幅器1.70 、176、1
5− トランジスタ1 ’71. 、177、ダイオード17
2゜178、抵抗173,175,180,181、ツ
ェナダイオード179およびコンデンサ174を有し、
時延回路96とほぼ同様に構成される。すなわち時延回
路96のカレン)ミラー回路97に代えて抵抗175が
用いられる。演算増幅器176の出力すなわち時延回路
149の出力は、ダイオード141を順方向に介して応
動回路9に与えられる。
The time delay circuit 149 includes operational amplifiers 1.70, 176, 1
5- Transistor 1 '71. , 177, diode 17
2°178, resistors 173, 175, 180, 181, Zener diode 179 and capacitor 174,
It is constructed almost similarly to the time delay circuit 96. That is, the resistor 175 is used in place of the Karen mirror circuit 97 of the delay circuit 96. The output of the operational amplifier 176, that is, the output of the time delay circuit 149, is applied to the response circuit 9 via the diode 141 in the forward direction.

交流電源199および端子り、N間のライン31.32
の途中には、リレースイッチ139.140がそれぞれ
接続される。端子り、Nおよび負荷198間のライン3
1.32は、可飽和リアクトル41のファ43の内方ま
たは外方の近傍にそれぞれ介在される。
AC power supply 199 and terminal, line 31.32 between N
Relay switches 139 and 140 are respectively connected in the middle. Line 3 between terminals, N and load 198
1.32 is provided near the inside or outside of the fan 43 of the saturable reactor 41, respectively.

ライン31.32を介する交流電力が投入されると、電
源回路2はこの交流電力を直流電力に変換する。交流電
力の投入時には、スタート回路2のトランジスタ35は
遮断している。したがって電源回路2の直流電力出力側
、すなわ−16−’ ちライン33.34間に接続されるインビーグン又は大
である。このインピーダンスが大であるので、ライン3
3 .34間の電圧が急峻に大となる。ライン33およ
び接地間の電圧がスタート回路3のツェナダイオード3
7のツェナ電圧を超えると、トランジスタ35は導通す
る。
When AC power is applied via lines 31, 32, the power supply circuit 2 converts this AC power into DC power. When AC power is turned on, the transistor 35 of the start circuit 2 is cut off. Therefore, it is the DC power output side of the power supply circuit 2, that is, the inbegun connected between the lines 33 and 34. Since this impedance is large, line 3
3. The voltage between 34 and 34 suddenly increases. The voltage between line 33 and ground is connected to Zener diode 3 of starting circuit 3.
Above a Zener voltage of 7, transistor 35 becomes conductive.

トランジスタ35の導通によって、インピーダンスは小
となる。したがって、磁気マルチバイブレータ回路4、
デユーティ検出回路5.6、差動増幅回路7、レベル弁
別回路8、応動回路9および電圧検出回路1()などへ
の直流電力供給が急峻に行なわれ、電流検出装置1が素
堅く動作される。
The conduction of the transistor 35 reduces the impedance. Therefore, the magnetic multivibrator circuit 4,
DC power is rapidly supplied to the duty detection circuit 5.6, the differential amplifier circuit 7, the level discrimination circuit 8, the response circuit 9, the voltage detection circuit 1(), etc., and the current detection device 1 operates smoothly. .

リレースイッチ139,140を人為的に導通させた場
合において、負荷198において漏電が発生しておらず
、しかも交流電源199において異常がない場合を想定
する。この場合には、可飽和リアクトル41によって検
出される電流は零であり、後述するように応動回路96
゜149から応動回路9に与えられる信号は、それぞれ
ローレベルである。このローレベルの信号によって、ト
ランジスタ 135が遮断し、リレーコイル138は消
磁されたままである。したがってリレースイッチ139
,14.0が導通されたままであり、応動回路9は動作
しない。
Assume that when relay switches 139 and 140 are artificially made conductive, no leakage occurs in load 198 and there is no abnormality in AC power supply 199. In this case, the current detected by the saturable reactor 41 is zero, and the responsive circuit 96
149 to the response circuit 9 are each at a low level. This low level signal causes transistor 135 to shut off and relay coil 138 to remain demagnetized. Therefore relay switch 139
, 14.0 remain conductive, and the response circuit 9 does not operate.

磁気マルチバイブレータ回路4において、2次および3
次コイル4.4. 、4.5の巻数をそれぞれn、2次
および3次フィル44,4.5に印加されるコイル印加
電圧をEc、可飽和リアクトル41の飽和磁束をφmと
すると、磁気マルチバイブレータ回路4は、第(1)式
で示される一定の周期Tで常時発振する。
In the magnetic multivibrator circuit 4, the secondary and tertiary
Next coil 4.4. , 4.5, the coil applied voltage applied to the secondary and tertiary filters 44, 4.5 is Ec, and the saturation magnetic flux of the saturable reactor 41 is φm, the magnetic multivibrator circuit 4 is as follows: It constantly oscillates with a constant period T shown by equation (1).

T=4・n・φm/Ec    ・・・(1)マルチバ
イブレーク回路42のトランジスタ46.47は、この
周期T内で交互に導通する。
T=4·n·φm/Ec (1) The transistors 46 and 47 of the multi-bye break circuit 42 are alternately conductive within this period T.

トランジスタ47は遮断している。道にトランジスタ4
6が遮断しているとぎには、トランジスタ47は導通し
ている。ライン31.32に流れる電流が平衡している
場合には、ライン31゜32によって2次および3次フ
ィル4.4 、45に誘起される電圧は零である。した
がってトランジスタ46+47の導通・遮断のデユーテ
ィ比は、50%となる。
Transistor 47 is cut off. transistor 4 on the road
6 is cut off, transistor 47 is conducting. If the currents flowing in the lines 31.32 are balanced, the voltage induced in the secondary and tertiary filters 4.4, 45 by the lines 31.32 is zero. Therefore, the conduction/cutoff duty ratio of the transistors 46+47 is 50%.

Fランラスタ46が導通し、Yランジ久夕47が遮断し
た場合には、抵抗4()からの電流は、3次コイル45
を介してトランジスタ47には流れずに、2次フィル4
4を介してトランジスタ4Gに流れる。このとぎ、トラ
ンジスタ・16のベース電圧か低いので、定電流源50
からの一定電流11は、グイオー′ド56を介してトラ
ンジスタ46に流れるとともに、ダイオード55を介し
てトランジスタ47には流れなくなる。
When the F-run raster 46 is conductive and the Y-runge Kuyu 47 is cut off, the current from the resistor 4 () flows through the tertiary coil 45.
does not flow to the transistor 47 via the secondary filter 4.
4 to the transistor 4G. At this point, since the base voltage of the transistor 16 is low, the constant current source 50
The constant current 11 flows through the diode 56 to the transistor 46 and stops flowing through the diode 55 to the transistor 47.

また定電流源49からの一定電流■1は、ダイオード5
4を介してトランジスタ47には流れずにダイオード5
3を介してトランジスタ46に流れる。トランジスタ・
16のベース電圧が高くなり、トランジスタ4Gのベー
ス電圧をi b、電流増幅率をh f eとすると、コ
レクタ・エミッタ間電流が1〕・t+ f eになると
、トランジスタ46は能動領域となる。
Further, the constant current ■1 from the constant current source 49 is connected to the diode 5.
does not flow to the transistor 47 via the diode 5.
3 to transistor 46. Transistor・
When the base voltage of the transistor 16 becomes high and the base voltage of the transistor 4G is i b and the current amplification factor is h f e, the collector-emitter current becomes 1]·t+ f e, and the transistor 46 enters the active region.

19− トランジスタ46のベース電圧が高くなると、定電流源
50からの一定電流11は、ダイオード5Gを介してト
ランジスタ46には流れなくなり、ダイオード55を介
して)・ランンスタ47Iこ流れ、トランジスタ47が
導通する。また定電流源49からの一定電流■1は、ダ
イオード53を介してトランジスタ46には流れなくな
ってトランジスタ46が遮断し、ダイオード54を介し
てトランジスタ47に流れる。したがって抵抗40から
の電流は、2次コイル44を介してトランジスタ46に
は流れずに、3次フィル45を介してトランジスタ47
に流れる。
19- When the base voltage of the transistor 46 increases, the constant current 11 from the constant current source 50 no longer flows to the transistor 46 via the diode 5G, but instead flows to the transistor 47I via the diode 55, and the transistor 47 becomes conductive. do. Further, the constant current (1) from the constant current source 49 no longer flows to the transistor 46 via the diode 53, the transistor 46 is cut off, and flows to the transistor 47 via the diode 54. Therefore, the current from the resistor 40 does not flow through the secondary coil 44 to the transistor 46, but through the tertiary filter 45 to the transistor 47.
flows to

トランジスタ46のコレクタ・エミッタ間電圧、トラン
ジスタ47のコレクタ・エミッタ間電圧および抵抗40
の電圧は、第3図(1)、第3図(2)、第:3図(3
)にそれぞれ示される。
Collector-emitter voltage of transistor 46, collector-emitter voltage of transistor 47, and resistor 40
The voltages are as shown in Figure 3 (1), Figure 3 (2), Figure 3 (3).
) are shown respectively.

したがって、 トランジスタ46.47のコレクタ・エ
ミッタ間電圧のピーク値、および抵抗40の電圧のピー
ク値が一定に定められて、磁気マルチバイブレータ回路
4からは、ピーク値20− の等しい同一波形の出力が順次導出される。
Therefore, the peak value of the collector-emitter voltage of the transistors 46 and 47 and the peak value of the voltage of the resistor 40 are fixed, and the magnetic multivibrator circuit 4 outputs the same waveform with the same peak value 20-. Derived sequentially.

定電流源4.9 、50から前述の一定の電流■1より
も大なる充分な一定の電流■2を流した場合を想定する
。この場合には、抵抗40の抵抗値をR40と、トラン
ジスタ4.6 、4.7のコレクタ・エミッタ間電流が
2・\’cc/R40になると、すなわち能動領域にな
ると、トランジスタ46゜47は異なるデユーティサイ
クルで急峻に遮断し、発振が継続される。したがってダ
イオード53 、54. 、55 、56の順方向電圧
に誤差が生じても、トランジスタ46 、4.7のコレ
クタ・エミッタ18電圧および抵抗4()の電圧のピー
ク値が一定に定められて、磁気マルチバイブレーク回路
4からは、ピーク値の等しい同一波形の出力が順次導出
される。
Assume that a sufficient constant current (2), which is larger than the above-mentioned constant current (1), is caused to flow from the constant current sources 4.9 and 50. In this case, if the resistance value of the resistor 40 is R40 and the collector-emitter current of the transistors 4.6 and 4.7 is 2.\'cc/R40, that is, in the active region, the transistors 46°47 It cuts off sharply at different duty cycles and continues to oscillate. Therefore, the diodes 53, 54 . , 55, 56, the peak values of the collector-emitter 18 voltage of the transistors 46, 4.7 and the voltage of the resistor 4() are fixed, and the voltage from the magnetic multi-vib break circuit 4 is fixed. The outputs of the same waveform with the same peak value are sequentially derived.

デユーティ検出回路5において、磁気マルチバイブレー
タ回路4のトランジスタ46が導通しているときには、
定電流源63からダイオード6Bを介してトランジスタ
46に電流が流れる。したがってトランジスタ64..
66が遮断し、トランジスタ65は導通する。コンデン
サ73は、トランジスタ65、ダイオード67および抵
抗72を介して充電される゛。
In the duty detection circuit 5, when the transistor 46 of the magnetic multivibrator circuit 4 is conductive,
Current flows from constant current source 63 to transistor 46 via diode 6B. Therefore transistor 64. ..
66 is cut off and transistor 65 is turned on. Capacitor 73 is charged via transistor 65, diode 67 and resistor 72.

トランジスタ46が遮断しているときには、ダイオード
68が遮断し、トランジスタ64のベース電圧が高くな
る。したかつてトランジスタ64 、66が導通し、ト
ランジスタ65は遮断する。コンデンサ73は、抵抗7
2およびトランジスタ66を介しで放電する。
When transistor 46 is cut off, diode 68 is cut off and the base voltage of transistor 64 becomes high. Once the transistors 64 and 66 are turned on, the transistor 65 is turned off. The capacitor 73 is the resistor 7
2 and transistor 66.

デユーティ検出回路6においても、デユーティ検出回路
5と同様に、磁気マルチバイブレーク回路4の1ランジ
スタ47の導通・遮断に応じてコンデンサ86は抵抗8
5を介して充電および放電する。コンデンサ73.86
の電圧は、) 第3図(4)および第3図(5)にそれぞれ示される。
Similarly to the duty detection circuit 5, in the duty detection circuit 6, the capacitor 86 is connected to the resistor 8 depending on whether one transistor 47 of the magnetic multi-by-break circuit 4 is turned on or off.
Charge and discharge via 5. Capacitor 73.86
The voltages of ) are shown in FIG. 3(4) and FIG. 3(5), respectively.

抵抗72およびコンデンサ73は、磁気マルチバブレー
タ回路4からのデユーティに応したトーテムポール出力
で駆動され充電および放電の時定数が等しいので、コン
デンサ゛73の充電電圧は直流電圧+Vcc、−Vcc
間の中間値である(l Vを基準として上下する。また
抵抗85およびコンデンサ86は磁気マルチバイブレー
ク回路4からのデユーティに応した1・−テムボール出
力で駆動され、充電および放電の時定数が等しいのでコ
ンデンサ86の充電電圧は直流電圧子\7cc、−\’
 e 0間の中間値である0\lを基準として一ト下す
る。したがってデユーティ検出回路5,6からの出力の
基準電圧が一致し、基準となる電圧を特別に用意しなく
てもよく、デユーティ検出回路5,6相互間の調整も不
要となる。
The resistor 72 and the capacitor 73 are driven by the totem pole output corresponding to the duty from the magnetic multivabrator circuit 4, and the charging and discharging time constants are equal, so the charging voltage of the capacitor 73 is DC voltage +Vcc, -Vcc.
The resistor 85 and the capacitor 86 are driven by the 1-temball output corresponding to the duty from the magnetic multi-vibration circuit 4, and the charging and discharging time constants are equal. Therefore, the charging voltage of capacitor 86 is DC voltage \7cc, -\'
e Lower by one point based on 0\l, which is the intermediate value between 0. Therefore, the reference voltages of the outputs from the duty detection circuits 5 and 6 match, and there is no need to prepare a special reference voltage, and there is no need to make adjustments between the duty detection circuits 5 and 6.

差動増幅回路7において、デユーティ検出回路5,6か
らの相互に逆相な出力は、演算増幅器75.88をそれ
ぞれ介して差動増幅される。差動増幅回路7の出力は第
;3図(6)に示される。デユーティ検出回路5,6か
らの出力が相互に逆相であるので、差動増幅回路7の検
出感度が倍となる。レベル弁別回路8の全波整流回路1
01においては、差動増幅回路7からの信号の交流性分
を積算するために全波整流が行なわれる。全波整流回路
101からの出力は、第3図(7)に示さ23− れる。レベル弁別回路8の時延回路96において、トラ
ンジスタ117のエミッタ電圧が全波整流回路94から
の出力に応じた電圧になるように、抵抗119に電流が
流れる。トランジスタ121は導通しておりトランジス
タ121に流れる電流は、漏電感度電流を定める。コン
デンサ1.20に流れる電流は、漏電電流と等価であり
、漏電電流に応じてリレースイッチ139,140を遮
断する時間Wを定める。トランジスタ121に流れる電
流がコンデンサ120に流れる電流を」―回っており、
コンデンサ120の充電電圧は、第3図(8)に示すよ
うに零である(電位は−Vcc)。ダイオード128の
順方向電圧とツェナダイオード129のツェナ電圧との
和は、第1の弁別レベルを定める。ダイオード128の
順方向電圧は、第1の弁別レベル未満の第2弁別レベル
を定める。漏電が起きて、コンデンサ12()の充電電
圧が第1の弁別レベルを超えると、演算増幅器126の
出力は、ハイレベル(十V cC)となる。演算増幅器
126の出力がハイレベ24− ルになるとトランジスタ130が導通し、演算増幅器1
26は第2の弁別レベルでレベル弁別する。したがって
コンデンサ120の電圧が低下しても、弁別レベルが低
下し、位相制御信号のような歪交流の漏電であっても充
分に検出される。
In the differential amplifier circuit 7, the mutually opposite phase outputs from the duty detection circuits 5 and 6 are differentially amplified via operational amplifiers 75 and 88, respectively. The output of the differential amplifier circuit 7 is shown in FIG. 3 (6). Since the outputs from the duty detection circuits 5 and 6 are in opposite phases to each other, the detection sensitivity of the differential amplifier circuit 7 is doubled. Full wave rectifier circuit 1 of level discrimination circuit 8
At 01, full-wave rectification is performed to integrate the alternating current component of the signal from the differential amplifier circuit 7. The output from the full-wave rectifier circuit 101 is shown at 23- in FIG. 3 (7). In the time delay circuit 96 of the level discrimination circuit 8, a current flows through the resistor 119 so that the emitter voltage of the transistor 117 becomes a voltage corresponding to the output from the full-wave rectifier circuit 94. Transistor 121 is conductive and the current flowing through transistor 121 determines the leakage sensitivity current. The current flowing through the capacitor 1.20 is equivalent to the leakage current, and the time W for shutting off the relay switches 139 and 140 is determined depending on the leakage current. The current flowing through the transistor 121 revolves around the current flowing through the capacitor 120,
The charging voltage of the capacitor 120 is zero as shown in FIG. 3 (8) (the potential is -Vcc). The sum of the forward voltage of diode 128 and the Zener voltage of Zener diode 129 defines a first discrimination level. The forward voltage of diode 128 defines a second discrimination level that is less than the first discrimination level. When a leakage occurs and the charging voltage of the capacitor 12 () exceeds the first discrimination level, the output of the operational amplifier 126 becomes a high level (10 V cC). When the output of the operational amplifier 126 becomes high level 24-, the transistor 130 becomes conductive and the operational amplifier 1
26 performs level discrimination at the second discrimination level. Therefore, even if the voltage of the capacitor 120 decreases, the discrimination level decreases, and even leakage of distorted alternating current such as a phase control signal can be sufficiently detected.

また、演算増幅器126の出力がハイレベルになるとト
ランジスタ191が導通し、トランジスタ121が遮W
fIされる。したがってトランジスタ121には電流が
流れなくなり、その分がコンデンサ120に充電される
。これによって、歪交流の漏電であっても充分に検出さ
れる。
Further, when the output of the operational amplifier 126 becomes high level, the transistor 191 becomes conductive, and the transistor 121 interrupts the W
fI is done. Therefore, no current flows through the transistor 121, and the capacitor 120 is charged by the current. As a result, even leakage of distorted alternating current can be sufficiently detected.

なお、漏電が生じていない場合を想定しているので演算
増幅器126の出力はローレベルである。
Note that since it is assumed that no leakage occurs, the output of the operational amplifier 126 is at a low level.

応動回路9において、ダイオード132を介スルレベル
弁別回路8がらの出力がローレベルであるのでトランジ
スタ135が遮断し、トリップリレー134のリレーコ
イル138はfJIJ3図(9)に示すように消磁され
たままである。したかってリレースイッチ139,14
0は導通されたままである。
In the response circuit 9, the output from the level discrimination circuit 8 through the diode 132 is at a low level, so the transistor 135 is cut off, and the relay coil 138 of the trip relay 134 remains demagnetized as shown in Figure (9) of fJIJ3. . Relay switch 139, 14
0 remains conductive.

次いで、直流の漏電が第4図(1)に示すように時刻+
1において生じた場合を想定する。この場合の各トラン
ジスタ46.47のコレクタ・エミッタ間電圧、および
抵抗40の電圧は、第4図(2)、第4図(3)、第4
図(4)にそれぞれ示される。
Next, the DC leakage occurs at time + as shown in Figure 4 (1).
Assume the case that occurs in 1. In this case, the collector-emitter voltage of each transistor 46, 47 and the voltage of the resistor 40 are as shown in FIG. 4 (2), FIG. 4 (3),
Each is shown in Figure (4).

漏電が生しると漏電電流に応してトランジスタ4、6 
、4.7のデユーティ比が50%から変化する。
When a leakage occurs, transistors 4 and 6 are activated according to the leakage current.
, the duty ratio of 4.7 changes from 50%.

このデユーティ比の変化が各デユーティ検出回路5,6
によって検出される。デユーティ検出回路5の出力電圧
は第4図(5)に示され、デユーティ検出回路6の出力
電圧は第41図(6)に示される。
This change in duty ratio corresponds to each duty detection circuit 5, 6.
detected by. The output voltage of the duty detection circuit 5 is shown in FIG. 4 (5), and the output voltage of the duty detection circuit 6 is shown in FIG. 41 (6).

したがって差動増幅回路7の出力電圧は第4図(7)に
示すようになり、全波整流回路94の出方電圧は第4図
(8)に示すようになる。演算増幅器116は、トラン
ジスタ117のエミッタが全波整流回路94の出力電圧
に等しくなるように出力信号を導出する。したがってコ
ンデンサ120の電圧は第4図(9)に示すように徐々
に高くなる。コンデンサ120の電圧が時間W後の時刻
E2に第1の弁別レベルを超えると、演算増幅器126
の出力はハイレベルとなる。したがってトランジスタ1
35が導通し、リレーコイル138が第4図(10)に
示すように励磁される。
Therefore, the output voltage of the differential amplifier circuit 7 becomes as shown in FIG. 4 (7), and the output voltage of the full-wave rectifier circuit 94 becomes as shown in FIG. 4 (8). Operational amplifier 116 derives an output signal such that the emitter of transistor 117 is equal to the output voltage of full-wave rectifier circuit 94 . Therefore, the voltage of the capacitor 120 gradually increases as shown in FIG. 4 (9). When the voltage on capacitor 120 exceeds the first discrimination level at time E2 after time W, operational amplifier 126
The output becomes high level. Therefore transistor 1
35 becomes conductive, and the relay coil 138 is excited as shown in FIG. 4 (10).

したがってリレースイッチ] 39 、 ] /1.0
か遮断され応動装置9が動作する。
Therefore, the relay switch ] 39 , ] /1.0
The response device 9 is activated.

次いで、交流の漏電が第5図(1)に示すように時刻t
3において生した場合を想定する。この場合の各トラン
ジスタ46+47のコレクタ・エミッタ間電圧は、第5
図(2)、第5図(3)にそれぞれ示される。また第5
図(3)に示す矢符2 +’) I 、 202の部分
の拡大図は、第5図(4)に示される。
Then, as shown in FIG. 5(1), the AC current leakage occurs at time t.
Assume that the child is born in 3. In this case, the collector-emitter voltage of each transistor 46+47 is the fifth
These are shown in FIG. 5 (2) and FIG. 5 (3), respectively. Also the fifth
An enlarged view of the portion indicated by the arrow 2+')I, 202 shown in FIG. 5(4) is shown in FIG. 5(4).

漏電が生じると漏電電流に応してトランジスタ46 、
47のデユーティ比が5()%から変化する。
When a leakage occurs, the transistor 46,
The duty ratio of 47 changes from 5()%.

このデユーティ比の変化が各デユーティ検出回路5.6
によって検出される。デユーティ検出回路5の出力電圧
は第5図(5)1こ示され、デユーティ検出回路6の出
力型゛圧は第5図(6)に示される。
This change in duty ratio corresponds to each duty detection circuit 5.6.
detected by. The output voltage of the duty detection circuit 5 is shown in FIG. 5(5)1, and the output voltage of the duty detection circuit 6 is shown in FIG. 5(6).

したがって差動増幅回路7の出力電圧は第5図27− (7)に示すようになり、余波整流回路94の出力電圧
は第5図(8)に示される仮想線2()3と零ボルトと
の間の電圧\11は、トランジスタ121の導通による
コンデンサ120の放電してしまう電圧である。また第
5図(8)に示される斜線の部分は、コンデンサ120
の充電電流である。
Therefore, the output voltage of the differential amplifier circuit 7 is as shown in FIG. 5 (27-(7)), and the output voltage of the aftermath rectifier circuit 94 is between the virtual line 2()3 and zero volts shown in FIG. 5 (8). The voltage \11 between is the voltage at which the capacitor 120 is discharged due to conduction of the transistor 121. In addition, the shaded part shown in FIG. 5 (8) is the capacitor 120.
is the charging current.

演算増幅器116は、1ランシスタ117のエミッタが
全波整流回路94の出力電圧に等しくなるように出力信
号を導出する。したがってコンデンサ120の電圧は第
5図(9)に示すように徐々に高くなる。コンデンサ1
20の電圧が時間W後の時刻t4に第1の弁別レベルを
超えると、演算増幅器126の出力はハイレベルとなる
。したがってトランジスタ135が導通し、リレーコイ
ル138が第5図(10)に示すように励磁される。し
たがってリレースイッチ139.1/IOが遮断され、
応動装置9が動作する。
The operational amplifier 116 derives an output signal such that the emitter of the 1-run transistor 117 is equal to the output voltage of the full-wave rectifier circuit 94. Therefore, the voltage of the capacitor 120 gradually increases as shown in FIG. 5(9). capacitor 1
When the voltage of 20 exceeds the first discrimination level at time t4 after time W, the output of operational amplifier 126 becomes high level. Therefore, transistor 135 becomes conductive, and relay coil 138 is excited as shown in FIG. 5(10). Therefore, relay switch 139.1/IO is cut off,
The response device 9 operates.

次いで位相角制御された歪交流の漏電が第6図(1)に
示すように時刻t5において生した場合を想定する。こ
の場合の各トランジスタ46f428− 7のコレクタ・エミッタ間電圧は、第6図(2)、第6
図(3)にそれぞれ示される。漏電が生しると漏電電流
に応してトランジスタ46 、47のデユーティ比か5
0%から変化する。このデユーティ比の変化が各デユー
ティ検出回路5,6によって検出される。デユーティ検
出回路5の出力電圧は第6図(4)に−示され、デユー
ティ検出回路6の出力電圧は第6図(5)に示される。
Next, assume that a leakage of phase angle controlled distorted alternating current occurs at time t5 as shown in FIG. 6(1). In this case, the collector-emitter voltage of each transistor 46f428-7 is as shown in FIG.
Each is shown in Figure (3). When a leakage occurs, the duty ratio of transistors 46 and 47 increases depending on the leakage current.
Changes from 0%. This change in duty ratio is detected by each duty detection circuit 5, 6. The output voltage of the duty detection circuit 5 is shown in FIG. 6 (4), and the output voltage of the duty detection circuit 6 is shown in FIG. 6 (5).

したがって差動増幅回路7の出力電圧は第6図(6)に
示すようになり、全波整流回路94の出力電圧は第6図
(7)に示すようになる。演算増幅器116は、トラン
ジスタ117のエミッタが全波整流回路94の出力電圧
に等しくなるように出力信号を導出する。したがってコ
ンデンサ120の電圧は第6図(8)に示すように徐々
に高くなる。コンデンサ120の電圧が時間W後の時刻
t6に第1の弁別レベルを超えると、演算増幅器126
の出力はハイレベルとなる。したがってトランジスタ1
35が導通し、リレーフィル138が第6図(9)に示
すように励磁される。したがってすレースイッチ139
,140が遮断され、応動装置9が動作する。
Therefore, the output voltage of the differential amplifier circuit 7 becomes as shown in FIG. 6 (6), and the output voltage of the full-wave rectifier circuit 94 becomes as shown in FIG. 6 (7). Operational amplifier 116 derives an output signal such that the emitter of transistor 117 is equal to the output voltage of full-wave rectifier circuit 94 . Therefore, the voltage of the capacitor 120 gradually increases as shown in FIG. 6(8). When the voltage on capacitor 120 exceeds the first discrimination level at time t6 after time W, operational amplifier 126
The output becomes high level. Therefore transistor 1
35 becomes conductive, and the relay fill 138 is excited as shown in FIG. 6(9). Therefore, the relay switch 139
, 140 are shut off, and the response device 9 is activated.

次いで第2図に示す地点Pでライン32が切断された場
合を想定する。この場合には、交流電源199からライ
ン31を介して負荷1981こ流れる電流は、負荷19
8からライン32、端子N、ダイオード27、スタート
回路3のライン39、ライン39およびライン34間に
接続される負荷、ライン34、ダイオード30、抵抗2
2、端子PEならびにライン200を介して交流電源1
99に戻る。したがって可飽和リアクトル41において
はライン31.32に流れる電流が平衡しているので可
飽和リアクトル41からは応動回路9を動作させること
がでとない。
Next, assume that the line 32 is cut at a point P shown in FIG. In this case, the current flowing through the load 1981 from the AC power supply 199 through the line 31 is
8 to line 32, terminal N, diode 27, line 39 of start circuit 3, load connected between line 39 and line 34, line 34, diode 30, resistor 2
2. AC power supply 1 via terminal PE and line 200
Return to 99. Therefore, in the saturable reactor 41, the currents flowing through the lines 31 and 32 are balanced, so that the response circuit 9 cannot be operated from the saturable reactor 41.

電源回路2は、交流電源199がらライン3:1. 、
200を介する端子T−、P E間の交流電力を直流電
力に変換する。したがって電流検出装置コは、電力付勢
されている。抵抗152には、演算増幅器151の反転
入力の電圧が演算増幅器151の非反転入力の電圧と箸
しくなるように、わずかなたとえば1 rl F1μl
〜の電流か流れる。演算増幅器151は、二のわずかな
電流を増幅して全波整流回路〕55に与える。全波整流
回路155および時延回路149の動作は、第3図(7
)、第:3図(8)、第4図(7)〜第4図(10)、
第5図(7)〜第5図(9)および$6図(6)〜第6
図(8)で説明した動作と同様である。したがって演算
増幅器176の出力がハイレベルとなってトランジスタ
135が導通し、リレーコイル138が励磁される。し
たがってリレースイッチ139゜140が遮断し、応動
回路9が動作する。また電流検出装置1に高電圧が印加
された場合などにおいても電圧検出回路10によって応
動回路9を動作させることができる。
The power supply circuit 2 connects an AC power supply 199 to lines 3:1. ,
AC power between terminals T- and PE via 200 is converted into DC power. The current sensing device is therefore energized. The resistor 152 has a small amount, for example, 1 rl F1 μl, so that the voltage at the inverting input of the operational amplifier 151 is comparable to the voltage at the non-inverting input of the operational amplifier 151
~ current flows. The operational amplifier 151 amplifies the second slight current and supplies it to the full-wave rectifier circuit 55. The operations of the full-wave rectifier circuit 155 and the time delay circuit 149 are shown in FIG.
), Figure 3 (8), Figure 4 (7) to Figure 4 (10),
Figure 5 (7) to Figure 5 (9) and Figure 6 (6) to Figure 6
The operation is similar to that described in FIG. (8). Therefore, the output of operational amplifier 176 becomes high level, transistor 135 becomes conductive, and relay coil 138 is excited. Therefore, the relay switches 139 and 140 are cut off, and the response circuit 9 is activated. Further, even when a high voltage is applied to the current detection device 1, the response circuit 9 can be operated by the voltage detection circuit 10.

$7図は、本発明の池の実施例の回路し1であり、第2
図の実施例と対応する部分には同一の参照符をイ」す。
Figure 7 is circuit diagram 1 of the embodiment of the pond of the present invention, and diagram 2
Parts corresponding to the embodiments in the figures are designated by the same reference numerals.

電流検出装置301のスタート回路3()2において、
ライン33.34間には、ツェナダイオード303 、
抵抗304およびツ31− エナダイオード305から成る直列回路ならびに抵抗3
(16+ 3 +17から成る直列回路がそれぞれ接続
される。ライン39.34間には、抵抗308およびツ
ェナダイオード309から成る直列回路が接続される。
In the start circuit 3()2 of the current detection device 301,
Between lines 33 and 34 there is a Zener diode 303,
A series circuit consisting of resistor 304 and 31-ener diode 305 and resistor 3
(A series circuit consisting of 16 + 3 + 17 is connected respectively. A series circuit consisting of a resistor 308 and a Zener diode 309 is connected between lines 39 and 34.

ツェナダイオード305のカソードは、演算増幅器31
0の非反転入力に接続される。抵抗306と抵抗307
との接続点は、演算増幅器310の反転入力に接続され
る。抵抗306には、トランジスタ311および抵抗3
12から成る直列回路が並列に接続される。トランジス
タ311のベースは、抵抗313を介してライン33に
接続されるとともに、抵抗314,315を介してトラ
ンジスタ35のベースに接続される。抵抗314と抵抗
315との接続点は、ダイオード31.6 、317を
順方向に介して演算増幅器310の出力に接続される。
The cathode of the Zener diode 305 is connected to the operational amplifier 31.
Connected to the 0 non-inverting input. Resistor 306 and resistor 307
The connection point with is connected to the inverting input of operational amplifier 310. The resistor 306 includes a transistor 311 and a resistor 3.
A series circuit consisting of 12 is connected in parallel. The base of transistor 311 is connected to line 33 via resistor 313 and to the base of transistor 35 via resistors 314 and 315. The connection point between resistor 314 and resistor 315 is connected to the output of operational amplifier 310 via diodes 31.6 and 317 in the forward direction.

ツェナダイオード309のカソードは、演算増幅器31
8の非反転入力に接続される。
The cathode of the Zener diode 309 is connected to the operational amplifier 31.
8 non-inverting input.

演算増幅器318の反転入力は、演算増幅器318の出
力に接続されるとともに接地される。
The inverting input of operational amplifier 318 is connected to the output of operational amplifier 318 and grounded.

32− 磁気マルチバイブレータ回路31つにおいて、抵抗40
には抵抗32()および可飽和リアクトル41の飽和を
検出するツェナダイオード321から成る直列回路が並
列に接続される。直流電圧+V e e H−\tcc
間lこは、)ランジスタ322および抵抗3ン3から成
る直列回路が接続される。トランジスタ322のベース
は、ツェナダイオード321のカソードに接続される。
32- In one magnetic multivibrator circuit 40 resistors
A series circuit consisting of a resistor 32 () and a Zener diode 321 for detecting saturation of the saturable reactor 41 is connected in parallel. DC voltage + V e H - \tcc
A series circuit consisting of a transistor 322 and a resistor 322 is connected between the two. The base of transistor 322 is connected to the cathode of Zener diode 321.

定電流源4つは、順方向なダイオード324およびスイ
ッチング素子としてのトランジスタ325を介して直流
電圧−Vccに接続される。定電流源50は、順方向な
ダイオード326を介してトランジスタ325のコレク
タに接続される。
The four constant current sources are connected to a DC voltage -Vcc via a forward diode 324 and a transistor 325 as a switching element. Constant current source 50 is connected to the collector of transistor 325 via forward diode 326.

トランジスタ325のベースは、トランジスタ322の
コレクタに接続される。
The base of transistor 325 is connected to the collector of transistor 322.

レベル弁別回路327の時延回路328において、直流
電圧+V’cc、−Vcc間には、抵抗127および複
数(図示4つ)の順方向なダイオード329〜332か
ら成る直列回路が接続される。ダイオード329のアノ
ードは、演算増幅器12Gの反転入力に接続される。ダ
イオード331のカソードは、トランジスター30のコ
レクタに接続される。ダイオード329〜322の順方
向電圧は、第1の弁別レベルを定める。
In the time delay circuit 328 of the level discrimination circuit 327, a series circuit consisting of a resistor 127 and a plurality (four in the figure) of forward diodes 329 to 332 is connected between DC voltages +V'cc and -Vcc. The anode of diode 329 is connected to the inverting input of operational amplifier 12G. The cathode of diode 331 is connected to the collector of transistor 30. The forward voltage of diodes 329-322 defines a first discrimination level.

またダイオード329〜331の順方向電圧は、第2の
弁別レベルを定める。演算増幅器126の出力および直
流電圧−\7cc間には、抵抗333、順方向なダイオ
ード334および抵抗335から成る直列回路が接続さ
れる。ダイオード334のカソードは、トランジスタ1
30のべ一入に接続される。
The forward voltages of diodes 329-331 also define a second discrimination level. A series circuit consisting of a resistor 333, a forward diode 334, and a resistor 335 is connected between the output of the operational amplifier 126 and the DC voltage -\7cc. The cathode of diode 334 is connected to transistor 1
Connected to 30 units.

電圧検出回路336の時延回路337において、接地お
よび直流電圧−〜’QC間には、抵抗180およ複数(
図示4つ)の順シー向−タダイオード338〜341が
ら成る直列回路が接゛゛続・、される。
In the time delay circuit 337 of the voltage detection circuit 336, a resistor 180 and a plurality of (
A series circuit consisting of four forward facing diode diodes 338 to 341 (shown in the figure) is connected.

ダイオード338のアノードは、演算増幅詮1゛\ 76の反転入力に接続される。ダイオード3\0のカソ
ードは、トランジスター77のコレ2\、りに接続され
る。ダイオード338〜341の順方向電圧は、第1の
弁別レベルを定める。ま第2の弁別レベルを定める。演
算増幅器176の出力および直流電圧−Vce間には、
抵抗342、順方向なダイオード3・13および抵抗3
/l・・1から成る直列回路か接続される。ダイオード
343のカソードは、トランジスタ177のベースに接
続される。
The anode of diode 338 is connected to the inverting input of operational amplifier 76. The cathode of the diode 3\0 is connected to the transistor 77 (2\, 2). The forward voltages of diodes 338-341 define a first discrimination level. A second discrimination level is defined. Between the output of the operational amplifier 176 and the DC voltage -Vce,
Resistor 342, forward diode 3, 13 and resistor 3
A series circuit consisting of /l...1 is connected. The cathode of diode 343 is connected to the base of transistor 177.

トリップリレー13 =1のリレースイッチ1391 
i 4 oを導通させると交流電源199からの交流電
力は、電源回路2に投入される。スタート回路302に
おいて、交流電力の投入時にはトランジスタ35.:”
l + 1は遮断している。したがってライン33.R
/1間の直流電圧が急峻に−に昇する。ライン33.3
 /Iの直流電圧十\I′c、c。
Trip relay 13 = 1 relay switch 1391
When i 4 o is made conductive, AC power from the AC power supply 199 is supplied to the power supply circuit 2 . In the start circuit 302, when AC power is turned on, the transistor 35. :”
l + 1 is blocking. Therefore line 33. R
The DC voltage between /1 rises sharply to -. line 33.3
/I DC voltage \I'c, c.

−V c cは、演算増幅器310、応動回路3]およ
びレベル弁別回路8に印加される。ツェナダイオード3
03は、コンデンサ24が異常な高電圧になるのを防止
する。
-Vcc is applied to the operational amplifier 310, the response circuit 3], and the level discrimination circuit 8. zener diode 3
03 prevents the capacitor 24 from becoming abnormally high voltage.

抵抗3 +’+ 6 、3+)7 、312の抵抗値は
、たとえば50にΩに等しく設定される。ライン33゜
34 間の電圧がツェナダイオード305のツェナ電圧
を超えると、ツェナダイオード305が導通し、演算増
幅器301の出力はハイレベルからローレベルとなる。
The resistance values of the resistors 3 +'+ 6 , 3+) 7 , 312 are set equal to 50 Ω, for example. When the voltage between the lines 33 and 34 exceeds the Zener voltage of the Zener diode 305, the Zener diode 305 becomes conductive and the output of the operational amplifier 301 changes from high level to low level.

演算増幅器310の出力がローレベルになると、トラン
ジスタ35,311は導通する。したがってライン39
.34から直流電圧十\’ cc、−\7eeが急峻に
導出される。
When the output of operational amplifier 310 becomes low level, transistors 35 and 311 become conductive. Therefore line 39
.. 34, a DC voltage of 1\' cc, -\7ee is steeply derived.

またトランジスタ311が導通するので、抵抗306に
抵抗312が並列に接続されたことになる。したがって
抵抗306,307.311に分圧されて演算増幅器3
10の反転入力に与えられる基準電圧が−に碧する。し
たがって演算増幅器310の出力がローレベルからハイ
レベルにはなりにくくなる。スタート回路302は、ラ
イン33.34間の電圧ETで直流電力を出力し、電圧
E1未満のライン33.34開の電圧E2(El>E2
)で直流電力を遮断する。したがって、交流電源201
の電圧変動の発生あるいは交流電力の遮断後においても
、電流検出装置301は能動化される。
Furthermore, since the transistor 311 is conductive, the resistor 312 is connected in parallel to the resistor 306. Therefore, the voltage is divided by the resistors 306, 307, and 311, and the operational amplifier 3
The reference voltage applied to the inverting input of 10 becomes negative. Therefore, the output of operational amplifier 310 becomes difficult to change from low level to high level. The start circuit 302 outputs DC power at the voltage ET between the lines 33.34 and the voltage E2 (El>E2) of the line 33.34 open which is less than the voltage E1.
) to cut off the DC power. Therefore, AC power supply 201
The current detection device 301 is activated even after the occurrence of voltage fluctuation or interruption of AC power.

36− 磁気マルチバイブレータ回路319にお(・て、抵抗4
0の電圧が低いときには、ツェナダイオード321は遮
断している。したがってトランジスタ322,325は
遮断している。定電流源49からの電流は、ダイオード
53あるいはダイオード54を介して流れ、ダイオード
324には流れない。また定電流源5()からの電流は
、ダイオード55あるいはダイオード56を介して流れ
、ダイオード326には流れない。可飽和リアクトル4
1が飽和して、抵抗40の電圧が高くなって、抵抗4(
)の電圧がツェナダイオード321のツェナ電圧を超え
ると、ツェナダイオード324が導通する。
36- In the magnetic multivibrator circuit 319 (・, resistor 4
When the voltage at zero is low, the Zener diode 321 is cut off. Transistors 322 and 325 are therefore cut off. The current from constant current source 49 flows through diode 53 or diode 54 and does not flow through diode 324. Further, the current from the constant current source 5 ( ) flows through the diode 55 or the diode 56 and does not flow through the diode 326 . Saturable reactor 4
1 becomes saturated, the voltage across resistor 40 becomes high, and resistor 4 (
) exceeds the Zener voltage of Zener diode 321, Zener diode 324 becomes conductive.

ツェナダイオード324が導通すると、トランジスタ3
22が導通しトランジスタ325も導通する。定電流源
4.9 、5 +1からの電流は、ダイオード53.5
4およびダイオード55.56を介して流れずに、ダイ
オード324,326を介してトランジスタ325に全
て流れる。したがっていずれか一方が導通していたトラ
ンジスタ46 、47の両方とも遮断する。したかつて
トランジスタ46 、71.7の電圧のピーク値をそれ
ぞれ等しくすることがでべろ。
When Zener diode 324 conducts, transistor 3
22 becomes conductive, and transistor 325 also becomes conductive. The current from the constant current source 4.9, 5 +1 flows through the diode 53.5
4 and diodes 55 and 56, all flows through diodes 324 and 326 to transistor 325. Therefore, both transistors 46 and 47, one of which was conducting, are cut off. It is now possible to make the peak values of the voltages of transistors 46 and 71.7 equal to each other.

第8図は、本発明の他の実施例の磁気マルチバ・イブレ
ータ回路34Gを示す回路図であり、第2図および第7
図の実施例と対応する部分には同一の参照符を伺す。こ
の磁気マルチバイブレーク回路3・16は、磁気マルチ
バイブレーク回路4 、319に代えて電流検出装置1
または電流検出装置301に用いられる。各トランジス
タ4.6 、47のエミッタおよび直流電圧−Vce間
には、スイッチング素子としてのトランジスタ3.17
が接続される。直流電圧子\7cc、−\I’cc間に
は、抵抗348およびトランジスタ34つから成る直列
回路が接続される。トランジスタ322のフレフタは、
抵抗350を介してトランジスタ349のベースに接続
される。
FIG. 8 is a circuit diagram showing a magnetic multivibrator circuit 34G according to another embodiment of the present invention, and FIG.
The same reference numerals are used for parts corresponding to the embodiments in the figures. The magnetic multi-bye break circuits 3 and 16 replace the magnetic multi-bye break circuits 4 and 319 in the current detection device 1.
Or used in the current detection device 301. A transistor 3.17 as a switching element is connected between the emitters of each transistor 4.6 and 47 and DC voltage -Vce.
is connected. A series circuit consisting of a resistor 348 and 34 transistors is connected between the DC voltage elements \7cc and -\I'cc. The flipter of the transistor 322 is
It is connected to the base of transistor 349 via resistor 350.

磁気マルチバイブレーク回路346において、抵抗/I
Oの電圧が低いときには、ツェナダイオード321は遮
断している。したがってトラン9q− ・17は導通する。定電流源49からの電流は、ダイオ
ード53あるいはダイオード54を介して流れ、また定
電流源5()からの電流は、ダイオード56を介して流
れ、トランジスタ46.47のいずれか一方が導通する
。抵抗40の電圧が高くなって、抵抗4()の電圧がツ
ェナダイオード3洲のツェナ電圧を超えると、ツェナダ
イオード324が導通する。
In the magnetic multi-vib break circuit 346, the resistance /I
When the voltage at O is low, Zener diode 321 is cut off. Therefore, trans 9q-17 becomes conductive. Current from constant current source 49 flows through diode 53 or diode 54, current from constant current source 5() flows through diode 56, and either one of transistors 46 and 47 becomes conductive. When the voltage across resistor 40 becomes high and the voltage across resistor 4 exceeds the Zener voltage of Zener diode 3, Zener diode 324 becomes conductive.

ツェナダイオード321か導通すると、トランジスタ3
22 、 :’! 、1.9か導通してトランジスタ3
47は遮断する。したがっていずれか一方が導通してい
たトランジスタ46 、4.、7の両方とも遮断する。
When Zener diode 321 becomes conductive, transistor 3
22, :'! , 1.9 conducts and transistor 3
47 is blocked. Therefore, one of the transistors 46, 4. , 7 are both blocked.

したがってトランジスタ4.6 、4.7の電圧のピー
ク値をそれぞれ等しくすることかでき  る 。
Therefore, it is possible to make the peak values of the voltages of transistors 4.6 and 4.7 equal to each other.

以」−のように本発明によれば、デユーティに応じたト
ーテムポール出力で駆動される酢−の抵抗およびコンデ
ンサとしたので、基準電圧を特別に設ける必要がなく、
しがも充電時および放電時の時定数が一致する。
As described below, according to the present invention, since the resistor and capacitor are driven by a totem pole output according to the duty, there is no need to provide a special reference voltage.
However, the time constants during charging and discharging match.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は先行技術のデユーティ検出回路を示す図、第2
図は本発明の一実施例の回路図、第3図〜tJIJ6図
はその動作を説明するための図、第7図は本発明の他の
実施例の回路図、第8図は本発明の他の実施例の磁気マ
ルチバイブレーク回路346を示す回路図である。 1 、301・・・電流検出装置、4,319,346
・・・磁気マルチバイブレーク回路、5,6・・・デユ
ーティ検出回路、7・・・差動増幅回路、8,327・
・・レベル弁別回路、9・・・応動回路、31.32・
・・ライン、4.0 、72 、85・・・抵抗、41
・・・可飽和リアクトル、44・・・2次コイル、45
・・・3次コイル、65,66.78.79・・・トラ
ンジスタ、67.81・・・ダイオード、73.86・
・・コンデンサ 代理人  弁理士 西教圭一部 40− 第1図 第3図 −VCC 第4図 (7)o□ (9) tl       t2
FIG. 1 is a diagram showing a prior art duty detection circuit, and FIG.
The figure is a circuit diagram of one embodiment of the present invention, Figures 3 to tJIJ6 are diagrams for explaining its operation, Figure 7 is a circuit diagram of another embodiment of the present invention, and Figure 8 is a circuit diagram of another embodiment of the present invention. FIG. 7 is a circuit diagram showing a magnetic multi-byte break circuit 346 of another embodiment. 1, 301... Current detection device, 4,319,346
...Magnetic multi-vibration circuit, 5,6...Duty detection circuit, 7...Differential amplifier circuit, 8,327.
...Level discrimination circuit, 9...Response circuit, 31.32.
...Line, 4.0, 72, 85...Resistance, 41
...Saturable reactor, 44...Secondary coil, 45
...Tertiary coil, 65,66.78.79...Transistor, 67.81...Diode, 73.86...
... Capacitor agent Patent attorney Kei Nishi Part 40 - Figure 1 Figure 3 - VCC Figure 4 (7) o□ (9) tl t2

Claims (1)

【特許請求の範囲】[Claims] 検出されるべき被検11)電流の流れるラインに関連し
て設けられるとともに被検出電流を検出するための2次
および3次コイルを有する可飽和リアクトル、2次およ
び3次コイルに流れる電流を検出するための抵抗、なら
びに被検出電流に応じて予め定める周期のデユーティを
変えて発振するマルチバイブレーク回路により磁気マル
チバイブレーク回路を形成し、前記デユーティをそれぞ
れ検出するための一対のデユーティ検出回路を設け、各
デユーティ検出回路からのデユーティに対応した出力の
相互の差をレベル弁別して弁別レベルを超えたときに応
動回路を動作させるようにした電流検出装置において、
前記各デユーティ検出°回路は、前記デユーティに応じ
たトーテムポール出力で駆動され、前記デユーティを検
出するための単一の前記抵抗とは異なる他の抵抗および
コンデンサをそれぞれ有することを特徴とする電流検出
装置。
Object to be detected 11) A saturable reactor that is provided in connection with a line through which current flows and has secondary and tertiary coils for detecting the current to be detected, detecting the current flowing in the secondary and tertiary coils. A magnetic multi-by-break circuit is formed by a resistor for detecting the current and a multi-by-by break circuit that oscillates while changing a duty of a predetermined period according to the current to be detected, and a pair of duty detection circuits are provided for detecting the respective duties, In a current detection device that discriminates the level of the mutual difference between the outputs corresponding to the duty from each duty detection circuit and operates a response circuit when the discrimination level is exceeded,
Current detection characterized in that each of the duty detection circuits is driven by a totem pole output according to the duty and each has a resistor and a capacitor different from the single resistor for detecting the duty. Device.
JP57152319A 1982-08-31 1982-08-31 Current detecting apparatus Granted JPS5940270A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57152319A JPS5940270A (en) 1982-08-31 1982-08-31 Current detecting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57152319A JPS5940270A (en) 1982-08-31 1982-08-31 Current detecting apparatus

Publications (2)

Publication Number Publication Date
JPS5940270A true JPS5940270A (en) 1984-03-05
JPH0434106B2 JPH0434106B2 (en) 1992-06-04

Family

ID=15537921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57152319A Granted JPS5940270A (en) 1982-08-31 1982-08-31 Current detecting apparatus

Country Status (1)

Country Link
JP (1) JPS5940270A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107704803A (en) * 2017-08-28 2018-02-16 昆明理工大学 A kind of leakage conductor action identifying method based on least square and correlation analysis

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107704803A (en) * 2017-08-28 2018-02-16 昆明理工大学 A kind of leakage conductor action identifying method based on least square and correlation analysis
CN107704803B (en) * 2017-08-28 2021-07-16 昆明理工大学 Line arrester action identification method based on least square and correlation analysis

Also Published As

Publication number Publication date
JPH0434106B2 (en) 1992-06-04

Similar Documents

Publication Publication Date Title
US4037155A (en) Current-responsive threshold detection circuitry
US3953767A (en) Ground fault detection apparatus
US2937342A (en) Phase modulation or detection circuit
US3308397A (en) Saturable current transformertransitor inverter circuit
US4234900A (en) Ground fault detector
US2773132A (en) Magnetic amplifier
JPH0425501B2 (en)
US3634875A (en) Bidirectional direct-current detector with transformer isolation
JPS5940270A (en) Current detecting apparatus
US3716718A (en) Loss of phase detector for a polyphase power system
US4184187A (en) Unbalanced DC voltage detecting circuit
JPH0630579A (en) Current detecting circuit
US4415865A (en) Circuit arrangement for controlling the quiescent current in a class AB amplifier stage
US3434075A (en) Phase-sensitive modulator and demodulator utilizing a single transformer
JPH0423220B2 (en)
JPH0434104B2 (en)
US2766420A (en) Magnetic coincidence detector
US2991372A (en) Voltage signal comparison means with storage means
JPH0434105B2 (en)
JPH0423221B2 (en)
JPH0423222B2 (en)
JPS6036651B2 (en) Protection device for pulse width modulated signal amplification device
JPH02306169A (en) Dc current detector
JPS622888Y2 (en)
US2418306A (en) Differential servo system