JPS5936452B2 - インバ−タ - Google Patents

Description

【発明の詳細な説明】 本発明は、インバータに関し、更に詳細には、消費電力
の低減化を図ったインバータに関するものである。

インバータ、例えばＣ−ＭＯＳインバータは、入力され
る信号のレベル論理ｒＩＪ 、ｒＯＪのいずれの場合
にも、ＮチャネルＭＯＳトランジスタ（以下、Ｎ−ＭＯ
８Ｔと略記する）あるいはＰチャネルＭＯＳトランジス
タ（以下、Ｐ−ＭＯ８Ｔと略記する）のいずれかがＯＦ
Ｆ状態であるため、静止時の電流■。

は極めて少なく、電力消費が比較的少なくて済むため、
電池等を電源とした電子装置に広く利用されている。

かかるＣ−ＭＯＳインバータは、通常の動作時には、上
記電流の他に次のような２種類の電流が流れる。

すなわち、入力される信号の論理が「Ｏ」から「ｌ」へ
、あるいはｒＩＪから「０」へ変化する途中に、過渡的
に両方のＭＯＳ Ｔに流れる貫通電流■１と、入力され
る信号の論理がｒＯＪから「ｌ」への変化でＮ−ＭＯ８
Ｔを介して容量負荷に充電された電荷を放電し、次に入
力される信号の論理が「１」から「０」への変化でＰ−
ＭＯ８Ｔを介して容量負荷に電荷を充電するための充放
電電流■２とがある。

容量負荷に対する充放電電流■２は、次段に設けられる
回路の容量を少なくすることによって減少させることが
できる。

一方、貫通電流■１は、入力される信号の立上り、立下
りを鋭くすることによって減少させることが可能である
が、このように、入力信号を波形整形するさ、波形整形
する回路自身での電力消費がなされ、効果を上げること
はできない。

また、発振回路等にインバータを用いる場合には、入力
信号の立上り、立下りは比較的緩く、波形整形の手耘：
を溝しることが困難であり、インバータには極めて大き
な貫通電流が流れ、大きな電力を消費することになる。

本発明は、かかる貫通電流を減少させ、十分に低電力化
を図ることができる新規なインバータを提供するもので
、以下、図示した実施例に基づきその詳細を説明する。

本発明に従うインバータの一実施例を示す第１において
、符号１はＰ−ＭＯ８Ｔで、Ｐ−ＭＯ８Ｔ１のドレイン
にはＮ−ＭＯｓＴ２のドレインが接続されている。

かかる直列接続されたＰ −ＭＯＳ Ｔ１およびＮ−Ｍ
Ｏ８Ｔ２において、Ｐ−ＭＯ８Ｔ１のゲートとソース間
には第１のコンデンサ３が接続され、Ｐ−ＭＯ８ＴＩの
ゲートとＮ −ＭＯＳ Ｔ２のゲートの間に、第２、第
３のコンデンサ４゜５が直列に接続されている。

また、Ｎ−ＭＯ８Ｔ２のゲートとソースの間には、第４
のコンデンサ６が接続され、第２、第３のコンデンサ４
，５の共通接続点ＩＮに入力信号が供給され、Ｐ−ＭＯ
８ＴＩとＮ−ＭＯ８Ｔ２の各ドレインの共通接続点ＯＵ
Ｔから信号が出力される構成をなしている。

かかる構成をなした本発明に従うインバータの動作を次
に説明する。

今、Ｐ−ＭＯ８Ｔ１のスレッショルド電圧をＶｐ 、
Ｎ −Ｍ ＯＳ Ｔ ２ （７）スレツショ／ｌ／ド電
圧を■８、また入力信号の電圧■□９、出力信号を■。

ＵＴとし、第１、第２、第３、第４のコンデンサ３ 、
４ 、５゜６の容量を、各々Ｃ１，Ｃ２，Ｃ３，Ｃ４と
すると、Ｐ−ＭＯ８Ｔ１のゲ゛−ト・ソース間電圧Ｖ。

Ｐは、■ｏｐ −＝ （ＶＤＤ ＶＩＮ ）・Ｃ２／
（Ｃ４十Ｃ２）で表わされ、Ｎ−ＭＯ８Ｔ２のゲート・
ソース間電圧Ｖ。

Ｎは、ｖｏＮ＝ｖＩＮ−Ｃ３／（Ｃ３＋０４） で表わされる。

尚、ＶＤＤは、インバータに供給される供給電圧である
。

また、Ｐ−ＭＯ８Ｔ１とＮ−ＭＯ８Ｔ２に流れる貫通電
流■αは、今、Ｐ−ＭＯ８Ｔ１とＮ−ＭＯＳ Ｔ ２の
導電定数Ｋが同じであり、またｌ ＶＰｌ−Ｖ、＝Ｖ□
、Ｃ２−Ｃ３＝Ｃα。

Ｃ１＝Ｃ４−Ｃβ、ｖＩＮ＝ｖＤＤ／２ であると、 ■α二ＫＩＩｖＤＤ−Ｃα／２（Ｃα＋Ｃβ）＝■ＴＥ
〕２ と表わすことができる。

従って、第１〜第４のコンデンサ３〜６の容量を ＶＤＤ−Ｃα／（Ｃα＋Ｃβ）〉■１ を満たす範囲内で適当な値に決定することによって、貫
通電流■αを十分少なくすることができる。

第２図は、従来のＣ−ＭＯＳインバータにおけるＰ−Ｍ
Ｏ８ＴおよびＮ−ＭＯ８Ｔのｖ。

５−ｌＤＳＳ特性と、本発明に従うインバータのＰ−Ｍ
Ｏ８Ｔ１およびＮ−ＭＯ８Ｔ３のｖＧＳ ＩＤ５Ｓ特
性を示す図である。

図中、破線で示す曲線Ａ。Ｂは、従来のＣ−ＭＯＳイン
バータのＰ −ＭＯＳ Ｔと、Ｎ−ＭＯ８ＴのＶＧＳ
ＩＤ５Ｓ％性で、実線で示す曲線Ｃ，Ｄは、Ｐ−ＭＯ
３Ｔ１とＮ −ＭＯＳ Ｔ２のＶ。

Ｓ ’ＤＳＳ特性である。図からも分かるように、貫
通電流を十分少なくすることができ、しかも供給電圧を
低くすることもない。

従って、水晶振動子等を用いた発振回路等においては、
低電力化を図ることができると共に、発振周波数の電圧
依存性を低減化することが可能である。

また、低消費電力であり、かつ、大振幅の信号が得られ
ることは理解され得よう。

以上、図示した実施例に基づき本発明の詳細な説明して
きたが、本発明は、図示の実施例に限定されるものでは
なく、種々の変更、あるいは改良がなされ得るものであ
る。

上述したように、本発明に従うインバータは、第１、第
２のコンデンサをＰチャネルＭＯ８）ランジスタのゲー
トに接続すると共に、第３ 第４のコンデンサをＮチャ
ネルＭＯＳトランジスタのゲートに接続した構成をなし
ているため、電源電圧に応じた第１〜第４の各コンデン
サの容量を設定することによって、ＰチャネルＭＯＳト
ランジスタおよびＮチャネルＭＯ８）ランジスタのみか
けのスレッショルド電圧を電源電圧に応じて高くするこ
とによって、ＰチャネルＭＯＳトランジスタとＮチャネ
ルＭＯ８）ランジスタの両方がＯＮ状態となる範囲を狭
くすることができ、スイッチング時の貫通電流を十分少
なくして低電力化が図れると共に、十分な振幅の出力が
得られ、発振回路等に用いた場合、低電力化あるいは発
振特性を向上させることができる等、十分に所期の目的
を達成し得、実施上多大な効果を奏するものである。

【図面の簡単な説明】

第１図は、本発明に従うインバータの一実施例を示す図
、第２図は、ＭＯＳ ’ＤＳＳ特性を示す図である。 １・・・・・・ＰチャネルＭＯＳトランジスタ、２・・
・・・・ＮチャネルＭＯＳトランジスタ、３・・・・・
・第１のコンデンサ、４・・・・・・第２のコンデンサ
、５・・・・・・第３のコンデンサ、６・・・・・・第
４のコンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 直列接続されたＰチャネルＭＯ８）ランジスタおよ
   びＮチャネルＭＯ８）ランジスタと、上記ＰチャネルＭ
   ＯＳトランジスタのゲート・ソース間に接続された第１
   のコンデンサと、上記ＰチャネルＭＯＳトランジスタの
   ゲートと上記ＮチャネルＭＯ８）ランジスタのゲートと
   の間に直列接続されて設けられた第２、第３のコンデン
   サと、上記ＮチャネルＭＯ８）ランジスタのゲート・ソ
   ース間に接続された第４のコンデンサとから構成され、
   前記第２のコンデンサと第３のコンデンサとの接続点を
   入力とし、前記ＰチャネルＭＯＳトランジスタとＮチャ
   ネルＭＯ８Ｉ−ランジスタとの接続点を出力としたこと
   を特徴とするインバータ。