JPS5928762A - サ−マルヘツド - Google Patents
サ−マルヘツドInfo
- Publication number
- JPS5928762A JPS5928762A JP57139336A JP13933682A JPS5928762A JP S5928762 A JPS5928762 A JP S5928762A JP 57139336 A JP57139336 A JP 57139336A JP 13933682 A JP13933682 A JP 13933682A JP S5928762 A JPS5928762 A JP S5928762A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- shift register
- input
- data signal
- thermal head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40031—Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不究明はプリンタやファクシミリなどに用いらレルサー
マルヘッドに関する。
マルヘッドに関する。
サーマルヘッドには、基板上、 に長手方向に沿って設
けられた光燕抵抗体の片側又は両側に、シフトレジスタ
を婦えた駆@回路ケ配列し、そのシフトレジスタ中に入
力データ信号全歩進させた後、その入力データ@号に従
って発熱抵抗体ケ通体 電加熱させることにより・発熱抵外一対向して。
けられた光燕抵抗体の片側又は両側に、シフトレジスタ
を婦えた駆@回路ケ配列し、そのシフトレジスタ中に入
力データ信号全歩進させた後、その入力データ@号に従
って発熱抵抗体ケ通体 電加熱させることにより・発熱抵外一対向して。
いる感府!記録紙を発色8ぜるように溝成さnたものが
ある。このようなサーマルヘッドでは、人力データ信号
はサーマルヘッド両端部のいずれか一方の外部端子から
入力さn、他方の外部端子方向へ向ってシフトレジアタ
中を歩進さnる。
ある。このようなサーマルヘッドでは、人力データ信号
はサーマルヘッド両端部のいずれか一方の外部端子から
入力さn、他方の外部端子方向へ向ってシフトレジアタ
中を歩進さnる。
従来のサーマルヘッドではシフトレジスタは片方向入力
タイプのものケ便片している。ぼた、プリンタやファク
シミリなどの装置には、一端(例えば右側端)の外部端
子力・らデータ信号ケ入力した方が好都合な型式のもの
もあり、逆に他端(例えは左側端)の外部端子からデー
タ信号を入力した万が好都合な型式のtのもめる。その
、結果、従来は装置の型式に合わせて左方向入力タイツ
ブのシフトレジスタ%L<’l’J石方向入方向入力タ
イプトレジスタを選んで使用する刀)、または、例えは
右方向入力タイプのシフトレジスタk 補元fcサーマ
ルヘッドを左方向入力の方が好都合な装置に用いるのに
左側外部端子から右側外部端子へ配線ケ引き廻丁などの
方法を採っていた。しかし、前者の方法は2棟類のシフ
トレジスタと2狸類の配線バターンをP43意してP〈
必要かめり、そのためサーマルヘッドのコストを上昇ざ
ぜる原因となり、言た後者の方法は配線の引延しにより
データラインにノイズかl昆入しや丁くなる問題盆生じ
ることになる。
タイプのものケ便片している。ぼた、プリンタやファク
シミリなどの装置には、一端(例えば右側端)の外部端
子力・らデータ信号ケ入力した方が好都合な型式のもの
もあり、逆に他端(例えは左側端)の外部端子からデー
タ信号を入力した万が好都合な型式のtのもめる。その
、結果、従来は装置の型式に合わせて左方向入力タイツ
ブのシフトレジスタ%L<’l’J石方向入方向入力タ
イプトレジスタを選んで使用する刀)、または、例えは
右方向入力タイプのシフトレジスタk 補元fcサーマ
ルヘッドを左方向入力の方が好都合な装置に用いるのに
左側外部端子から右側外部端子へ配線ケ引き廻丁などの
方法を採っていた。しかし、前者の方法は2棟類のシフ
トレジスタと2狸類の配線バターンをP43意してP〈
必要かめり、そのためサーマルヘッドのコストを上昇ざ
ぜる原因となり、言た後者の方法は配線の引延しにより
データラインにノイズかl昆入しや丁くなる問題盆生じ
ることになる。
本発明は、上記問題に鑑み、左右いずnの方向の入力タ
イプの装置に対しても1種類のシフトレジメタと1種類
の配線パターンで所与、し〃・も配線の引延しかないた
めノイズのl昆入を少ないサーマルヘッドケ提供するこ
とを目的とするtのであって、シフトレジメタとして双
方向入力タイプのシフトレジスタを便用することにより
、上記目的を達成せんとするものでめる。
イプの装置に対しても1種類のシフトレジメタと1種類
の配線パターンで所与、し〃・も配線の引延しかないた
めノイズのl昆入を少ないサーマルヘッドケ提供するこ
とを目的とするtのであって、シフトレジメタとして双
方向入力タイプのシフトレジスタを便用することにより
、上記目的を達成せんとするものでめる。
以下、不弁明の実施例について睨ゆする。
第1図は元勲は抗体配列の両側に駆動回路としてIC(
SSI、MSI、LSIなどの集積回路)を搭載した不
弁明の一実施例のサーマルヘッドヲ表わ丁。■はセラミ
ック基板で、その表面には長手方向に沿って元勲抵抗体
2が配列さ扛、元勲抵抗体2η・らはその配列の両側に
電極パターンが延在している。3は表向に配線パターン
を有するプリント配線板であり、セラミック基板1の両
側にそのセラミック基板1に平行に設置されている。
SSI、MSI、LSIなどの集積回路)を搭載した不
弁明の一実施例のサーマルヘッドヲ表わ丁。■はセラミ
ック基板で、その表面には長手方向に沿って元勲抵抗体
2が配列さ扛、元勲抵抗体2η・らはその配列の両側に
電極パターンが延在している。3は表向に配線パターン
を有するプリント配線板であり、セラミック基板1の両
側にそのセラミック基板1に平行に設置されている。
4はテープキャリアで、双方向人力タイプのシフトレジ
スタケ円域したICチップ5ケインナーリードホンデイ
ノクによシ搭献じ、士ラミック基板]とプリント配線板
3とに跨って載置された後、信号入力端アウターリード
とプリント配線板3上の自己線パターンとの間でアラタ
ーリ−1’ホ/テ゛インクが施臼り清浄出力用アウター
リードと元勲抵抗体2の電極との間でもアウターリート
ホンデインクが施されている。6はセラミック基板1と
プリント配線板3を所足位置に周定する支持板である。
スタケ円域したICチップ5ケインナーリードホンデイ
ノクによシ搭献じ、士ラミック基板]とプリント配線板
3とに跨って載置された後、信号入力端アウターリード
とプリント配線板3上の自己線パターンとの間でアラタ
ーリ−1’ホ/テ゛インクが施臼り清浄出力用アウター
リードと元勲抵抗体2の電極との間でもアウターリート
ホンデインクが施されている。6はセラミック基板1と
プリント配線板3を所足位置に周定する支持板である。
支持板6上にはプリント配線基板3の各両端部に対応し
てデータ信号入力などケ行なうための外部端子7−1〜
7−4か設けられて29、外部端子7−1には左側アー
タ入力端子D11が、外部端子7−2には右倶]データ
入力端子1)I2が、外部端子7−3には左狽1]デー
タ入力端子L) I’lが、1に外部端子7−4には右
惧ノデータ入力端子1)Iiがそnぞれ含ぼれている。
てデータ信号入力などケ行なうための外部端子7−1〜
7−4か設けられて29、外部端子7−1には左側アー
タ入力端子D11が、外部端子7−2には右倶]データ
入力端子1)I2が、外部端子7−3には左狽1]デー
タ入力端子L) I’lが、1に外部端子7−4には右
惧ノデータ入力端子1)Iiがそnぞれ含ぼれている。
他の実施例の詳細な回路図を第2図に示す。第1図では
駆動回路が発熱抵抗体配列2の両側に配置されて実装さ
扛ているのに対し、第2図では駆動回路が発熱抵抗体配
列2の片111111に配置されて実装されている。ま
た、図の左右の端子はそnぞ扛笑装上の左右の外部端子
に対応する。
駆動回路が発熱抵抗体配列2の両側に配置されて実装さ
扛ているのに対し、第2図では駆動回路が発熱抵抗体配
列2の片111111に配置されて実装されている。ま
た、図の左右の端子はそnぞ扛笑装上の左右の外部端子
に対応する。
第2図に2いて、破線で囲’[2”’した回路がJC1
チップに対応し、各ICチップ5は双方向入力タイプの
シフトレジスタ10(例えば10−1など)、ラッチ回
路】2、ゲート13及び出力トランジヌタ14を補えて
いる。双方向入力タイツブのシフトレジスタ10は右方
向入力端子1l−R(11−RZど)と左方向入力端子
11−L(11−ILなど)を有し、クロック端子cL
ocx刀)らのクロック信号のタイミングでデータ信号
を入力して歩進させるものであるが、正逆方向選択端子
に入力される選択スイッチ端子SWからの18号が例え
ば面電位の場合には右方向入力端子11−Rからデータ
信号を入力して右方向に歩進させ、f、り選択スイッチ
端子SWからの1d号が逆に例えは1仄′屯位の場合に
は左方向人力端子11−[77>らデ〜り信号ケ入力し
て左方向に歩進ざぜるように動作する。ラッチ回路12
はロート端子L C) A Dからのロード信号により
シフトレジフタ1o刀・ら信号ケ人力して保持し、出力
トランジスタ14はストローブ端子P s 1又はPs
2からのストロ−1偽+jによりグー)13かオンとな
ったとき、ラッチ回路12に保持さnている18号に基
ついて弁解)抵仇揮2中を電源端子vIJ力・らクラン
ド端子GNDへと通電させ7Jl]倦)さぜる。シフト
レジヌタイ目互間は、第1段目のシフトレジスタ10−
1のQ 出力端子が2 インバータラ介して第2段目のシフトレジスタ10−2
の右方向入力端子1l−2Rに接続され、1tca2攻
HのシフトレジスタI O2oQ、 出力がインバータ
を介して第IPi目のシフトレジスタ10−1の左方向
人力端子1l−ILK接続されるというように、他の隣
接するシフトレジメタ曲も相互に接続さnている。そし
て、第1段目のシフトレジスタ10−1の右方向入力端
子11−1kかサーマルヘッドの左側の外部端子に含i
nる左側データ入力端子1)I1に接続され、最終段目
のシフトレジスタ10−nの左方向入力端子1l−nL
が右側の外部端子に含1れる右側データ人力端子1)I
2に接続されている。なお、端子CLEARidシフト
レジヌタ10のクリア信号片端子、vDD及びvss
ばICチップ5目体全駆動するための電源端子及びグラ
ンド端子である。このICチップ5はチップ当り32蘭
の兄鮫!抵抗体2をtA動するtのであって、シフトレ
ジスタ10及びラッチ回路12は共に32ビツトの容f
f1k有し、出力トランジスタ14及びゲート13ばそ
れそn32f固ずつ設けられている。このようなICチ
ップは発熱抵抗体の数に応じて必要な数たけ設けられる
。
チップに対応し、各ICチップ5は双方向入力タイプの
シフトレジスタ10(例えば10−1など)、ラッチ回
路】2、ゲート13及び出力トランジヌタ14を補えて
いる。双方向入力タイツブのシフトレジスタ10は右方
向入力端子1l−R(11−RZど)と左方向入力端子
11−L(11−ILなど)を有し、クロック端子cL
ocx刀)らのクロック信号のタイミングでデータ信号
を入力して歩進させるものであるが、正逆方向選択端子
に入力される選択スイッチ端子SWからの18号が例え
ば面電位の場合には右方向入力端子11−Rからデータ
信号を入力して右方向に歩進させ、f、り選択スイッチ
端子SWからの1d号が逆に例えは1仄′屯位の場合に
は左方向人力端子11−[77>らデ〜り信号ケ入力し
て左方向に歩進ざぜるように動作する。ラッチ回路12
はロート端子L C) A Dからのロード信号により
シフトレジフタ1o刀・ら信号ケ人力して保持し、出力
トランジスタ14はストローブ端子P s 1又はPs
2からのストロ−1偽+jによりグー)13かオンとな
ったとき、ラッチ回路12に保持さnている18号に基
ついて弁解)抵仇揮2中を電源端子vIJ力・らクラン
ド端子GNDへと通電させ7Jl]倦)さぜる。シフト
レジヌタイ目互間は、第1段目のシフトレジスタ10−
1のQ 出力端子が2 インバータラ介して第2段目のシフトレジスタ10−2
の右方向入力端子1l−2Rに接続され、1tca2攻
HのシフトレジスタI O2oQ、 出力がインバータ
を介して第IPi目のシフトレジスタ10−1の左方向
人力端子1l−ILK接続されるというように、他の隣
接するシフトレジメタ曲も相互に接続さnている。そし
て、第1段目のシフトレジスタ10−1の右方向入力端
子11−1kかサーマルヘッドの左側の外部端子に含i
nる左側データ入力端子1)I1に接続され、最終段目
のシフトレジスタ10−nの左方向入力端子1l−nL
が右側の外部端子に含1れる右側データ人力端子1)I
2に接続されている。なお、端子CLEARidシフト
レジヌタ10のクリア信号片端子、vDD及びvss
ばICチップ5目体全駆動するための電源端子及びグラ
ンド端子である。このICチップ5はチップ当り32蘭
の兄鮫!抵抗体2をtA動するtのであって、シフトレ
ジスタ10及びラッチ回路12は共に32ビツトの容f
f1k有し、出力トランジスタ14及びゲート13ばそ
れそn32f固ずつ設けられている。このようなICチ
ップは発熱抵抗体の数に応じて必要な数たけ設けられる
。
不実施例のサーマルヘッド全左側の外部端子からデータ
信号を入力するのが好都合なプリンタなどの装置に実装
したときは、端子5Wに高電位の信号を印加すればよい
。このとさ、データ信号はクロック信号のタイミングで
左側のデータ入力端端子1l−IRに人力され、そのシ
フトレジスタ10−1中を歩進してQ32出力端子ケ出
て次段のシフトレジスタ10−2の右方βi]入力端子
1]−2kに入力さ扛、以下同様にして最終段のシフト
レジスタ1O−rlJで転送される。その後、ロート@
号音印加してシフトレジスタ10−1.〜】O−0円の
データ信号全ラッチ四路12に保持ざぜ、ヌトロー7−
倍号によりゲート13ケオンにすることにより、出カド
ランシアタ14により所定位置の発熱抵抗体2か聞亀」
l黙δぜる。
信号を入力するのが好都合なプリンタなどの装置に実装
したときは、端子5Wに高電位の信号を印加すればよい
。このとさ、データ信号はクロック信号のタイミングで
左側のデータ入力端端子1l−IRに人力され、そのシ
フトレジスタ10−1中を歩進してQ32出力端子ケ出
て次段のシフトレジスタ10−2の右方βi]入力端子
1]−2kに入力さ扛、以下同様にして最終段のシフト
レジスタ1O−rlJで転送される。その後、ロート@
号音印加してシフトレジスタ10−1.〜】O−0円の
データ信号全ラッチ四路12に保持ざぜ、ヌトロー7−
倍号によりゲート13ケオンにすることにより、出カド
ランシアタ14により所定位置の発熱抵抗体2か聞亀」
l黙δぜる。
次に、不実施例のサーマルヘッドを石−の外部端予力・
らデータ信号を入力するのが好都合な装置に実装したと
きは、端子SWに1氏篭位のは号金印加丁ればよい。こ
のとさ、データ信号は逆に右側のデータ入力端子1)1
2 カらシフトレジメタ10−nの左方向入力端子]1
−nI−に入力され、上記の場合とは逆に左方向に転送
されていく。他の創作は全く同じである。
らデータ信号を入力するのが好都合な装置に実装したと
きは、端子SWに1氏篭位のは号金印加丁ればよい。こ
のとさ、データ信号は逆に右側のデータ入力端子1)1
2 カらシフトレジメタ10−nの左方向入力端子]1
−nI−に入力され、上記の場合とは逆に左方向に転送
されていく。他の創作は全く同じである。
木天施例は発熱抵抗体2の片狽1jに駆動回路が配置さ
t″Lだ例であるが、第1図のように発熱抵抗体配列2
の両側に駆動回路が配置さnた場合も両側の駆動回路に
2いて、そnぞれ第2図のようにシフトレジヌタ’kk
接続することにより全く同様にj画用でさる。
t″Lだ例であるが、第1図のように発熱抵抗体配列2
の両側に駆動回路が配置さnた場合も両側の駆動回路に
2いて、そnぞれ第2図のようにシフトレジヌタ’kk
接続することにより全く同様にj画用でさる。
以上のように不発明のサーマルヘッドは、双方向入力タ
イプのシフトレジスタを用いてデータ信号の転送ケ左右
いずγしの方向にも?”i7+−いうるようK +*
成したので、サーマルヘッド勿装盾するプリンタなどの
装置のデータ、入力端子が左右いず′nにめってtサー
マルヘッドの配線等は何ら変更するコトなく、単にシフ
トレジメタの転送方向τ切り換えるだけで動作させるこ
とかでさ、その結果、コストが吐く、しかも配線の引廻
しがないのでデータラインへのノイズのt昆入の少ない
サーマルヘッドを天現することができる。
イプのシフトレジスタを用いてデータ信号の転送ケ左右
いずγしの方向にも?”i7+−いうるようK +*
成したので、サーマルヘッド勿装盾するプリンタなどの
装置のデータ、入力端子が左右いず′nにめってtサー
マルヘッドの配線等は何ら変更するコトなく、単にシフ
トレジメタの転送方向τ切り換えるだけで動作させるこ
とかでさ、その結果、コストが吐く、しかも配線の引廻
しがないのでデータラインへのノイズのt昆入の少ない
サーマルヘッドを天現することができる。
次に、従来のサーマルヘッドは外部端子を左右両端に備
えている。それは端子を左右に振り分けて1端当りの端
子数を少なくすると共に、同一機能の端子であっても両
方に設けることにより、1端子当りの電流先度ケ小さく
したり印J1電圧の14−下ヶ小さくするなどの趣旨か
ら出たものと考えらnる。し〃・しながら、外部端子ケ
1個所に果めても設計よ及び電気N注上差し支えのない
場合tりる。
えている。それは端子を左右に振り分けて1端当りの端
子数を少なくすると共に、同一機能の端子であっても両
方に設けることにより、1端子当りの電流先度ケ小さく
したり印J1電圧の14−下ヶ小さくするなどの趣旨か
ら出たものと考えらnる。し〃・しながら、外部端子ケ
1個所に果めても設計よ及び電気N注上差し支えのない
場合tりる。
第1図は不発明の一夾施例を示す概略平m1区、第2図
は他の実施例ケ示す回路図である。 2・・・光燕息抗佳、 5・・・駆動回路、 10
−1゜10−2.・・・、10−n・・・双方同人カタ
イブシフトレンヌタ、 11−1g、1l−2R,・
・・・・・。 1l−nR・・・シフトレジスタの右方向人力端子、1
]−1L、 l 1−2L、 −、11−nL=
・シフトレジスタの左方向入力端子、 oll、I)1
1 ・・左側データ入力端子、 DI2.I)I2・・
・右側データ入力端子。 特許出願人 株式会社 リコー
は他の実施例ケ示す回路図である。 2・・・光燕息抗佳、 5・・・駆動回路、 10
−1゜10−2.・・・、10−n・・・双方同人カタ
イブシフトレンヌタ、 11−1g、1l−2R,・
・・・・・。 1l−nR・・・シフトレジスタの右方向人力端子、1
]−1L、 l 1−2L、 −、11−nL=
・シフトレジスタの左方向入力端子、 oll、I)1
1 ・・左側データ入力端子、 DI2.I)I2・・
・右側データ入力端子。 特許出願人 株式会社 リコー
Claims (1)
- (11元セ;抵仇1杢に沿って配置さnた駆動回路中に
シフトレジスタを備え、入力データ信号を該シフトレジ
アタ中ケ歩進させるようにしたサーマルヘッドに2いて
、上記シフトレジスタか双方向入力タイプでるり、デー
タ信号音正逆いずnの方向にでも入力できるようにした
ことを特徴とするサーマルヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57139336A JPS5928762A (ja) | 1982-08-11 | 1982-08-11 | サ−マルヘツド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57139336A JPS5928762A (ja) | 1982-08-11 | 1982-08-11 | サ−マルヘツド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5928762A true JPS5928762A (ja) | 1984-02-15 |
Family
ID=15242946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57139336A Pending JPS5928762A (ja) | 1982-08-11 | 1982-08-11 | サ−マルヘツド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5928762A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123970U (ja) * | 1988-02-15 | 1989-08-23 | ||
EP0360169A2 (en) * | 1988-09-17 | 1990-03-28 | Canon Kabushiki Kaisha | Recording apparatus |
-
1982
- 1982-08-11 JP JP57139336A patent/JPS5928762A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01123970U (ja) * | 1988-02-15 | 1989-08-23 | ||
EP0360169A2 (en) * | 1988-09-17 | 1990-03-28 | Canon Kabushiki Kaisha | Recording apparatus |
US5828387A (en) * | 1988-09-17 | 1998-10-27 | Canon Kabushiki Kaisha | Recording apparatus with compensation for variations in feeding speed |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5928762A (ja) | サ−マルヘツド | |
JPS6315591B2 (ja) | ||
JP2717249B2 (ja) | 画像読取印字装置 | |
JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
TWI233073B (en) | Programmable gamma circuit and display apparatus | |
JPS6222794B2 (ja) | ||
JPH0312528Y2 (ja) | ||
JPS61102862A (ja) | 感熱記録ヘツド | |
JP2568524B2 (ja) | サ−マルプリンタヘツド | |
JPS59123363A (ja) | サ−マルヘツド | |
JPS5927539A (ja) | サーマルヘッド用icチップのパッド配列方法 | |
JP2740603B2 (ja) | 記録ヘッド駆動用半導体チップ及び記録ヘッド駆動装置 | |
JPS63270162A (ja) | サ−マルヘツドの駆動回路装置 | |
JP2515705B2 (ja) | 半導体集積回路装置 | |
JPS6195959A (ja) | サ−マルヘツド | |
JPS60212062A (ja) | 集積回路 | |
JPH03175060A (ja) | Icチップ | |
JPS633476A (ja) | 半導体装置 | |
JPS5898268A (ja) | サ−マルヘツドの制御回路 | |
JPS5849277A (ja) | 感熱記録装置 | |
JPH0378825B2 (ja) | ||
JPH03133662A (ja) | サーマルヘッド | |
JPS58138664A (ja) | 感熱記録ヘツド駆動装置 | |
JPH04296575A (ja) | サーマルヘッド | |
JPS61122582A (ja) | 半導体集積回路装置 |