JPS59177924A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59177924A
JPS59177924A JP5035083A JP5035083A JPS59177924A JP S59177924 A JPS59177924 A JP S59177924A JP 5035083 A JP5035083 A JP 5035083A JP 5035083 A JP5035083 A JP 5035083A JP S59177924 A JPS59177924 A JP S59177924A
Authority
JP
Japan
Prior art keywords
alloyed
layer
etching
region
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5035083A
Other languages
English (en)
Inventor
Toshio Kurahashi
倉橋 敏男
Kiyoshi Watabe
渡部 潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5035083A priority Critical patent/JPS59177924A/ja
Publication of JPS59177924A publication Critical patent/JPS59177924A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [11発明の技術分野 本発明は半導体装置の製造方法、特に金属層のパターニ
ング方法に係る。
(2)従来技術と問題点 半導体装置の製造において金属層のパターニングは配線
の形成環に必須の技術である。従来のパターン形成方法
を第1図を参照して説明する。菓子形成ケ終えに半導体
基板l上に金属層2例えばアルミニウムN1i被着しに
後レジスト3を塗布すIlす る(第1図(イ))、レジスト3はホトマスク(図1示
せず)を用いて選択的に露光し、現像し、レジストのパ
ターン4を作成する。このレジスレ(ターン4作成後、
全面エッチして金属層2のうちレジストパターン4の下
側にある部分5のみを残し、レジストパターン4を除去
すれば金属層の)くターン5すなわち配線ができる。
こうしに従来の方法では、金属層のノくターンを形成す
るのに、わざわざその上にレジスト層ヲ形成し、それを
パターニングし、最後的vcU除去しなければならない
、このレジスト層は本来的には不要な層であり、半導体
装1の製法全複雑にしている。
(3)発明の目的 本発明は、以上の如き従来技術の現状に鑑み。
半導体装置の製造において金属層のノくターニング方法
を簡素化することを目的とするものである。
(4)発明の構成 そして、本発明は、上記目的を達成する定めに、基層上
に異なる金属からなる二III以上の金属層を(2) 連続して被着し、それらに選択的にエネルギー線を照射
して合金化し、合金化した領域とそれ以外の領域とのエ
ツチング速度の差を利用して全面エッチでパターニング
する方法を提供する。
(5)発明の実施例 第2図を参照し実施例について説明する7シリコンウエ
ー/’ J、 l 上にチタン(Ti)1112および
アルミニウム(1)層13 kそれぞれ厚さ100Aお
よび1μmに蒸着1にはスパッタリングし被着する(第
2図(イ))。アルミニウム層13の被着以降は温度を
250℃以上に高くしてはならない。チタンとアルミニ
ウムとが勝手に合金化しにら困るからである。ここで、
15KV、250[1。
mAで4μm のハターンに10秒間電子ff511!
光すると、露光部分14は加熱され、合金化する(@2
図(ロ))。合金中には化合物Ti 3Atが形成され
、全体として硬度が増大する。
次に、それを、リン酸H,p、4 と硝酸HNO3の1
0:l混合液を水と1=1で混合したエツチング液で全
面エツチングすると、合金化しないアルミニ(3) ラムおよびチタンは除去されて合金化した部分14のみ
が残る。残膜厚は#1は1μm″、c−嘩(子43以上
はアルミニウムとチタンの合金の例であっにか、チタン
の代Vにクロム、ニッケル、ハフニウム、コバルトなど
を用いてアルミニウムとの合金を作成しタリ、白金、パ
ラジウム、ニッケル。
クロムとシリコンとの合金全作成してもよい。理論的に
はすべての組み合わせの合金(三種以上の金属の合金で
もよい)が利用できる。露光して合金化する前の金属層
が合金であっても、露光により異なる合金になるので使
用できる。又、露光方法も電子線に限らず、元、X線、
レーザービームその他であることができる。エツチング
方法は、ウェットエツチングに限らずドライエツチング
であることもできる。
(6)  発明の効果 以上の説明から明らかなように、本発明に依り、半導体
装置における金縞層のパターン形成方法が簡略化される
【図面の簡単な説明】
(4) 第1図は従来の金属パターン形成方法を説明する工程順
の断面図、第2図は本発明による金属パターン形成方法
を説明する工程順の断面図である、1・・・・・・基板
、2・・・・・・アルミニウムl&、 3・・・・・・
レジ7)、11・・・・・・基板、12・・・・・・チ
タン層、13・・・・・・アルミニウム層。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木    朗 弁理士 西 舘 和 之 弁理士 円 1)幸 男 弁理士 山 口  昭 之 第1図 (イ) (ハ) 第2図 (イ)

Claims (1)

    【特許請求の範囲】
  1. 1、基層上に二以上の異なる金属の層を被着し、これら
    の金属層にエネルギー線を当てて選択的に合金化し、そ
    して全面エツチングして合金形成領域まKは合金未形成
    領域のいずれか一方のみケ残す工程を含むことを特徴と
    する半導体装置の製造方法。
JP5035083A 1983-03-28 1983-03-28 半導体装置の製造方法 Pending JPS59177924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5035083A JPS59177924A (ja) 1983-03-28 1983-03-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5035083A JPS59177924A (ja) 1983-03-28 1983-03-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59177924A true JPS59177924A (ja) 1984-10-08

Family

ID=12856458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5035083A Pending JPS59177924A (ja) 1983-03-28 1983-03-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59177924A (ja)

Similar Documents

Publication Publication Date Title
US4528071A (en) Process for the production of masks having a metal carrier foil
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
JPS59177924A (ja) 半導体装置の製造方法
JP3237082B2 (ja) レジストパターンの形成方法
JPS58151023A (ja) 多層よりなるレジスト層の形成方法
JPS61141158A (ja) バンプ電極形成方法
JPS5857908B2 (ja) 薄膜構造体の形成方法
JPS6285429A (ja) X線マスクの製造方法
JPS604221A (ja) 半導体装置の製造方法
JPS63140530A (ja) X線マスク
JPS6116527A (ja) 金属電極の製造方法
JPS63288020A (ja) 電極作成方法
JPH0340498B2 (ja)
JPH0440858B2 (ja)
JPS59147430A (ja) 微細回路の形成方法
KR100252757B1 (ko) 금속패턴 형성방법
JPS59123246A (ja) 微細パタ−ン形成方法
JPH07221108A (ja) 半導体装置の電極構造およびその電極形成方法
JPS593953A (ja) 半導体装置の製造方法
JPS63104327A (ja) X線マスク、およびその製造方法
JPS59205716A (ja) 半導体装置の製造方法
JPS5992531A (ja) X線露光用マスク
JPH01312855A (ja) 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ
JPH05114556A (ja) 集積回路の製造に適したフオトレジストパターンの形成方法
JPS59193454A (ja) X線リソグラフイ−用マスクの製造法