JPS59176843A - Microprogram control system - Google Patents

Microprogram control system

Info

Publication number
JPS59176843A
JPS59176843A JP58051058A JP5105883A JPS59176843A JP S59176843 A JPS59176843 A JP S59176843A JP 58051058 A JP58051058 A JP 58051058A JP 5105883 A JP5105883 A JP 5105883A JP S59176843 A JPS59176843 A JP S59176843A
Authority
JP
Japan
Prior art keywords
program
ram
control
rom
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58051058A
Other languages
Japanese (ja)
Inventor
Kimihide Hashimoto
公秀 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP58051058A priority Critical patent/JPS59176843A/en
Publication of JPS59176843A publication Critical patent/JPS59176843A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To improve the correcting efficiency of a program when the specification is changed or a fault arises by transferring a main program for control to an RAM, then reading the program out of the corresponding RAM to execute it. CONSTITUTION:When a computer main body device is actuated, a main program in an ROM5 is shifted to an RAM10 and the control is jumped to a program written to the RAM10. The control of the main body device is carried out by reading the program of the RAM10 through an MPU6. In this case, the main program of the ROM5 is not executed. When a correction command is given from the main body device during execution of the RAM program, a new statement is written to an indicated address within the area of the RAM10. When a data reference command is given from the main body device, the reference data is sent to the computer main body device.

Description

【発明の詳細な説明】 ・発明の技術分野 この発明は、電子討扉機の出力装置、入力装置その他の
周辺端末装置をマイクロプログラムによって制御する際
の制御方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a control system for controlling output devices, input devices, and other peripheral terminal devices of an electronic door machine using a microprogram.

・技術の背景 現在の電子tl′算機周辺端末装置は、そのほとんどが
マイクロプログラム方式によって制御されており、読出
し専用メモリ (J:J、下、及び特許請求の範囲にお
いて「ROMlと略称する。)に予め書き込まれた制御
プログラムをマイクロプロセッサが実行することによっ
て制御されている。そしてこのような周辺端末装置にお
いては、仕様変可等による制御動作の変更は制御プログ
ラムの変更によって実現される。
・Technical background Most of the current electronic tl' computer peripheral terminal devices are controlled by a microprogram system, and are equipped with a read-only memory (J: J, abbreviated as ``ROMl'' below and in the claims. ) is controlled by a microprocessor executing a control program written in advance.In such peripheral terminal devices, changes in control operations due to changes in specifications, etc. are realized by changing the control program.

・従来技術と間層点 従来の電子計算機周辺端末装置のマイクロプログラム制
御方式では、プログラムがROMより直接マイクロプロ
セッサに読取られて実行されていた。従って装置の制御
仕様の変更や障害が発生した場合にはROM内に普き込
まれているプログラムを変更する必要が生し、装置内よ
り該当するROMを抜き取って修正されたプロクラムを
ROMライタによって書き込み、再度ROλ1を装置内
に実装するという煩雑な手続が必要であった。まlこ、
周辺端末装置の開発時や仕様変更時あるに、)は障害発
生時には、開発ないし修正されたプログラムの作動チェ
ックをする為に当該プログラムをいちいちROMに書き
込んで装置を作動させてみる必要があり、プログラムの
開発やデバッグに多大な時間を必要としていた。
- Prior art and interlayer points In the conventional microprogram control system for computer peripheral terminal devices, the program was directly read from the ROM by the microprocessor and executed. Therefore, when the control specifications of the device change or a failure occurs, it becomes necessary to change the program stored in the ROM, and the ROM in question must be removed from the device and the modified program is written to the ROM writer. A complicated procedure of writing and re-installing ROλ1 into the device was required. Maruko,
When developing peripheral terminal devices or changing specifications, when a failure occurs, it is necessary to write each program to ROM and try to operate the device in order to check the operation of the developed or modified program. Program development and debugging required a large amount of time.

・発明の目的 この発明は、上述した従来手段の問題点を解決すること
を目的としてなされたもので、ROMに書き込まれた制
御用のマイクロプロクラムを本体装置からオンラインで
修正して実行させることが可能なマイクロプログラム制
御方式を提供することにより、制御プログラムの開発作
業、仕様変更や障害発生時におけるプログラムの修正作
業を能系よく行うことができるようにすると共に、起動
時に本体装置からプログラム修正指令を常に与えること
によって、周辺端末装fatの制御仕様に若千の変更が
あった場合等には、ROMを書き変えることなく仕様変
更された装置を制御可能とすることを目的としてなされ
たものである。
-Purpose of the Invention The present invention was made with the aim of solving the problems of the conventional means described above, and it is possible to modify and execute the control microprogram written in the ROM online from the main unit. By providing a possible microprogram control method, it is possible to perform control program development work, program modification work in the event of specification changes or failures in an efficient manner, and program modification commands can be issued from the main unit at startup. This was done with the aim of making it possible to control devices whose specifications have been changed without rewriting the ROM, in the event that there is a slight change in the control specifications of the peripheral terminal device fat, by always giving be.

・発明の構成 上述の目的を達成する為に、本発明方式では、従来RO
Mから直接マイクロプロセッサに読取られて実行されて
いた制御プログラムを一旦リードライトメモリ (以下
及び特許請求の範囲においてrRA MJという。)に
移し変えてからマイクロプロセッサに読取らせて実行さ
せるようにしている。RIJち、本発明のマイクロプロ
グラム制御方式は、ROMに書き込まれたプロクラムに
基づいて制御されている′電子割算沢周辺端末装置の運
転制御方式において、前記ROMと共通の母線に接続さ
れたRAλ1にプロクラム領域が設けられかつROM内
のプログラムにイニシャル制御プロクラム及び計算機本
体装置より発信されるマイクロプログラム修正ないし参
照コマンドの受付はルーチンが付加されて、周辺端末装
置を起動させたときにこのイニシャル制御プロクラムは
ROM内のメインプログラムをRAMに移し、イニシャ
ル制御プログラムの最終ステップからRAM内に移し変
えたメインプログラムへと制御をジャンプさせるように
したものである。そして計算機本体装置からオンライン
によるプログラム修正コマンドまたはデータ参照コマン
ドが発せられたときには、前記コマンドの受付はルーチ
ンによりこれを受付けてRA M内のプログラムないし
データを自由に修正または参照することを可能としたも
のである。
・Structure of the invention In order to achieve the above-mentioned purpose, the method of the present invention uses the conventional RO
The control program that was directly read from M and executed by the microprocessor is once transferred to a read/write memory (hereinafter referred to as rRA MJ in the claims) and then read and executed by the microprocessor. There is. RIJ, the microprogram control system of the present invention is an operation control system for an electronic divider peripheral terminal device that is controlled based on a program written in a ROM. A program area is provided in the ROM, and a routine is added to the program in the ROM to accept the initial control program and microprogram modification or reference commands sent from the computer main unit. The program is such that the main program in the ROM is transferred to the RAM, and control is jumped from the final step of the initial control program to the main program transferred to the RAM. When an online program modification command or data reference command is issued from the computer main unit, the command is accepted by a routine, making it possible to freely modify or refer to the program or data in the RAM. It is something.

実施例 次に本発明方式をシリアルプリンタに採用した一実施例
を示す図面に基づいて説明する。
Embodiment Next, an embodiment in which the method of the present invention is applied to a serial printer will be described based on the drawings.

第1図は装置のハードウェア構成を示す図で、M P 
Uはマイクロプログラムサを示し、符号の1は印刷ヘッ
ドを、2はモータを、3はプリンタの磯構部を、4はプ
リンタ制御部を示す。マイクロプログラムによるプリン
タの制御はROM5に書き込まれたマイクロプログラム
をMPU6が読出して実行して行くことによって行われ
、インタフェース回路7を通して割算機本体8から与え
られる印刷データ及びセンサ9から与えられる印字磯j
?’j部3の状態に応じてモータ2及び印刷へ・ンド1
を駆動して印刷動作が行われる。RA M 106は、
印刷データのバッファとして従来装置におし)でも設け
られているものであるが、本発明方式では、このRAM
エリアを増設して当該RA hi内にプロクラム領域を
設ける。
FIG. 1 is a diagram showing the hardware configuration of the device, and M P
U indicates a microprogrammer, numeral 1 indicates a print head, 2 indicates a motor, 3 indicates a rock structure of the printer, and 4 indicates a printer control section. The printer is controlled by the microprogram by the MPU 6 reading out and executing the microprogram written in the ROM 5, and using the print data given from the divider body 8 through the interface circuit 7 and the printing surface given from the sensor 9. j
? ``Depending on the state of section 3, motor 2 and print mode 1
The printing operation is performed by driving the . RAM 106 is
This RAM is also provided as a print data buffer in conventional devices, but in the method of the present invention, this RAM
Add an area and provide a program area within the RA hi.

第2図は従来の制御方式を示すフ0−チャートで、従来
方式では、装置のm詠が投入され/こ後ROMに書き込
まれたプログラムの垂直)+リテイまたは垂直加算によ
るエラーチェックを行なl/)、その後制御プログラム
を直接ROMから読出して実行して行く。図中、FRO
MROMプログラムj、ROO12書き込まれているプ
ログラムの意味である。
Figure 2 is a flowchart showing a conventional control method.In the conventional method, after inputting the m-e of the device, an error check is performed by vertical)+return or vertical addition of the program written in the ROM. After that, the control program is directly read from the ROM and executed. In the figure, FRO
MROM program j means the program written in ROO12.

これに対して第3図に示す本発明の方式では、装置が起
鵬されるとステップ11で従来と同様むこまずROMプ
ログラムのチェックを行い、ステップ12でROMプロ
グラム中のメインプログラム部分をRAλ1に移動させ
る。そしてステ・ンプ13てRAMに移動したメインプ
ログラムを再度チェツクし、ステップ14で制御をRA
^1プログラムヘジャンプさせる。ここでrRAMプロ
グラム」とは、ステップ12によってRA Mにms込
まれたプログラムを意味する。そして装置の制御は、ス
テップ15でMPUがRAM内のプログラムを読出して
実行することによって行われ、ROM内のメインプログ
ラムは直接には実行されない。MPUは、RAMに書か
れたプログラムにより、言r算殿本体装置からの指示に
よる印字、改行動作、または自己テスト印字動作や用紙
送りスイッチによる動作を制御する。このRA Mプロ
グラムの実行中に割算機本体装置からプログラム修正コ
マンドが入ると、ステップ16でこのコマンドが受付け
られて制御フローはステップ17に分岐し、RAMエリ
ア内の指示された番地に新たなステートメントを普き込
む。また、本体装置からデータ参照コマンドが入ると、
ステップIJによってこのコマンドが受付けられ、制御
フローはステップ19に分岐して参照されたデータを引
算機本体装置に送出する。この第3図に示す実施例中、
ステップ11ないし14がイニシャル制a(1プログラ
ムであり、ステップ16ないし19が引算機本体装置に
より発信されるマイクロプロクラム修正ないし参照コマ
ンドの受付はルーチンである。この受付はルーチンはR
OMからR’AMに転送されるメインプログラムに含ま
れるルーチンである。
On the other hand, in the method of the present invention shown in FIG. 3, when the device is started up, the ROM program is thoroughly checked in step 11 as in the conventional method, and the main program part of the ROM program is transferred to RAλ1 in step 12. move it. Then, in step 13, the main program moved to the RAM is checked again, and in step 14, control is transferred to the RAM.
^1 Jump to the program. Here, the term "rRAM program" means the program loaded into the RAM in step 12. The device is controlled by the MPU reading and executing the program in the RAM in step 15, and the main program in the ROM is not directly executed. The MPU controls printing based on instructions from the main unit, self-test printing, and operations using the paper feed switch, using programs written in the RAM. If a program modification command is input from the divider main unit while this RAM program is being executed, this command is accepted in step 16 and the control flow branches to step 17, where a new command is entered at the specified address in the RAM area. Popularize the statement. Also, when a data reference command is received from the main unit,
This command is accepted by step IJ, and the control flow branches to step 19 to send the referenced data to the subtraction machine main unit. In the embodiment shown in FIG.
Steps 11 to 14 are initial system a (1 program), and steps 16 to 19 are routines for accepting microprogram modification or reference commands sent from the subtracter main unit.
This is a routine included in the main program transferred from OM to R'AM.

第4図は第3図のステップ11ないし14に示すイニシ
ャル制御プログラムの作動を模式的に示したブロック図
で、バイト(8ビツト)単位のROMにはイニシャル制
御プログラム20.メインプログラム21及びチェック
データ22.23が丑き込まれている。前述のステップ
11において、イニシャル制御プログラム2o及びメイ
ンプロクラム21の内容が垂直パリティまたは垂直加算
によりチェックデータ22.23を参照してチェックさ
れ、そのffiROM内のメインプログラム21が1ビ
ット単位の素子9個からなるRAMのプログラム領域に
転送される。このとき、メインプログラム21の各バイ
トには、パリティビットジェネレータ24によってパリ
ティビットが付加され、9ビツトにしてRAMに転送さ
れる。そしてメインプログラム21が総てRAMに転送
された後転送後のプログラムについて垂直パリティまた
は垂直加算によるエラーチェックがチェックデータ23
を参照して行オっれ、制御はイニシャル制御プログラム
20の最終番地からRAM内に書き込まれたメインプロ
グラムの先頭番地にジャンプして制御がRAMに引渡さ
れる。
FIG. 4 is a block diagram schematically showing the operation of the initial control program shown in steps 11 to 14 in FIG. 3, and the initial control program 20. A main program 21 and check data 22 and 23 are included. In step 11 described above, the contents of the initial control program 2o and the main program 21 are checked by vertical parity or vertical addition with reference to the check data 22.23, and the main program 21 in the ffiROM is divided into 9 elements in 1-bit units. The data is transferred to a program area of RAM consisting of. At this time, a parity bit is added to each byte of the main program 21 by the parity bit generator 24, and the data is converted into 9 bits and transferred to the RAM. After all the main programs 21 are transferred to the RAM, the check data 23 is used to check errors using vertical parity or vertical addition for the transferred programs.
, control jumps from the last address of the initial control program 20 to the first address of the main program written in the RAM, and control is transferred to the RAM.

現在ICメモリとしてI X 641(ビットやl×2
56にビットの安価なダイナミックR,AMが提供され
ているのに対してROMは8×8にビットや8 X 1
6 Kビットというようにバイト」1位のものが主流で
ある。この為、データにバイト単位にパリティビットを
付加しようとした場合、RAMの場合は8個に対して1
個のパリティ用のRA M2Sを追加すればよいが、R
OMの場合は最悪1個のRO,Mに対して1個のパリテ
ィ用のROMが必要となり、装置股引上無駄が多くなる
。しかし本発明の方式によれば、第4図に示すようにR
OO12らRAMへの転送するときにバイト単位にパリ
ティビットを付加し、転送が終ったffl RA M内
のプログラムの垂直パリティまたは垂直加算結果をRO
Mのチェックデータ23と照合してエラーがないことを
確認してやれば、その後はメイン制御プログラムはパリ
ティチェックされながら走ることができ、低コストで誤
動作のない信頓性の高い制御を実現できるという特徴が
ある。
Currently, IC memory is I x 641 (bit or l x 2
56 bits and inexpensive dynamic R and AM are provided, while ROM is 8 x 8 bits and 8 x 1 bits.
The mainstream is 6K bits, which is the largest byte. For this reason, when trying to add parity bits to data byte by byte, in the case of RAM, 1 bit for every 8 bits is added.
It is sufficient to add RAM M2S for parity of R
In the case of OM, in the worst case, one ROM for parity is required for each ROM and M, resulting in a lot of wasted equipment installation. However, according to the method of the present invention, as shown in FIG.
When transferring from OO12 to RAM, a parity bit is added to each byte, and the vertical parity or vertical addition result of the program in ffl RAM after the transfer is transferred to RO.
Once the check data 23 of M is checked to confirm that there are no errors, the main control program can be run while being parity-checked after that, making it possible to realize highly reliable control without malfunctions at low cost. There is.

また、計算機本体装置の記憶装置や通信回線に余裕があ
り、周辺端末装置の自己テスト機能等のオフライン動作
が不要な場合は、制御用のメインプログラムは本体側の
記憶装置(例えば磁気ディスク)に格納して置き、本体
からのプログラム修正コマンドで該プログラムを周辺端
末装置のRAMに書き込むことにすれば、周辺端末装置
のROM容量を減少させることができ、装置のコストダ
ウンを図ることができるという特徴もある。
In addition, if there is sufficient storage space or communication lines on the computer main unit, and offline operations such as self-test functions of peripheral terminal devices are not required, the main program for control may be stored in the main unit storage device (for example, a magnetic disk). By storing the program and writing the program into the RAM of the peripheral terminal device using a program modification command from the main unit, the ROM capacity of the peripheral terminal device can be reduced and the cost of the device can be reduced. It also has some characteristics.

・発明の詳細 な説明したように、本発明のマイクロプログラム制御方
式は、制御用のメインプログラムをRAMに転送した後
当該RAMからプログラムを読み出して実行して行くよ
うにしたものであるから、プログラム実行時にプロクラ
ムを修正することあるいはプログラムのデータを引算機
本体によって参照させることも自由にできることとなり
、周辺嬬末装置制御用のマイクロプログラムの変更や参
照が容易となり、保守性が非常に向上するばかりでなく
、装置の開発時や仕様変更時におけるプログラム作動チ
ェック及びデバッグ作業が極めて容易となり、プログラ
ムの開発や修正時の作業工数を大幅に減少させることが
できる。また、制御仕様の変更が作かである場合やオプ
ション動作を付加する場合等には、RO’Mプログラム
を修正しないで引算機本体装置からの修正コマンドを利
用して制御できるという効果がある。また、マイクロプ
ログラム自身が入力ボート信号やコンソールよりのオペ
レータの指示あるいは計算機本体装置からのコマンド等
によって自身を書き換える綴能を有するので、ROMプ
ログラムによって直接制御する場合に比較してプログラ
ム作成上の柔軟性を大幅に増大させることができる。更
に前述した理由により、メモリ素子を効率よく使用する
ことができ、安価で信顆性の高い制御を実現できるとい
う特徴がある。
- As described in detail, the microprogram control method of the present invention is such that the main program for control is transferred to the RAM, and then the program is read out from the RAM and executed. It becomes possible to freely modify the program during execution or refer to the program data by the subtracter itself, making it easy to change and refer to microprograms for controlling peripheral devices, greatly improving maintainability. In addition, it becomes extremely easy to check program operation and debug when developing a device or changing specifications, and the number of man-hours required when developing or modifying a program can be significantly reduced. In addition, when changing the control specifications or adding optional operations, there is an advantage that control can be performed using modification commands from the subtraction machine main unit without modifying the RO'M program. . In addition, since the microprogram itself has the ability to rewrite itself in response to input boat signals, operator instructions from the console, or commands from the computer main unit, it is more flexible in program creation than when directly controlled by a ROM program. can significantly increase the performance. Furthermore, for the reasons mentioned above, the memory elements can be used efficiently, and control can be realized at low cost and with high reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第3図及び第4図は本発朋の一実施例を示す図
て、第1図はハードウェア構成を示すブロック図、第3
図は制御手順を示すフローチャート、第4図はプログラ
ム転送時のデータの流れを示すブロック図であり、第2
図は従来の制御方式を示すフローチャートである。 図中、3は機構部、4は制御部、16ないし19はコマ
ンドの受付はルーチン、20はイニシャル制御プログラ
ム、21はメインプログラム、22.23はチェックデ
ータ、24はパリティビットジェネレータ、25はパリ
ティ用のRAMである。 代理人 弁理士 西 孝ガ1; 第2図      第3図 第、4図 ROM AM ビットx 9
Figures 1, 3, and 4 are diagrams showing one embodiment of the present invention. Figure 1 is a block diagram showing the hardware configuration, and Figure 3 is a block diagram showing the hardware configuration.
Figure 4 is a flowchart showing the control procedure, Figure 4 is a block diagram showing the flow of data during program transfer, and Figure 4 is a block diagram showing the flow of data during program transfer.
The figure is a flowchart showing a conventional control method. In the figure, 3 is a mechanical unit, 4 is a control unit, 16 to 19 are routines for receiving commands, 20 is an initial control program, 21 is a main program, 22 and 23 are check data, 24 is a parity bit generator, and 25 is a parity This is RAM for Agent Patent Attorney Takashi Nishi 1; Figure 2 Figure 3, Figure 4 ROM AM Bit x 9

Claims (1)

【特許請求の範囲】[Claims] (1)ROMに書き込まれたマイクロプログラムに基づ
いて制御されている電子i1′算機周辺嘉末装置6の運
転制御方式において、前記ROMと共通の母線に接続さ
れたRAMにプログラム領域が設けられかつROM内の
プログラムにはイニシャル制御プログラム及び計算機本
体装置より発信されるマイクロプログラム修正ないし参
照コマンドの受付はルーチンが付加されて、前記周辺端
末装置を起動させたときにこのイニシャル制御プログラ
ムはROM内のメインプログラムをRAMに移した後当
該移しかえられたRAM領域のプログラムに制御を引渡
すことを特徴とする、マイクロプロクラム制御方式。
(1) In the operation control method of the electronic i1' computer peripheral device 6 which is controlled based on a microprogram written in a ROM, a program area is provided in a RAM connected to a bus common to the ROM. In addition, a routine is added to the program in the ROM to accept the initial control program and microprogram modification or reference commands sent from the computer main unit, and when the peripheral terminal device is started, this initial control program is stored in the ROM. A microprogram control method characterized in that after a main program is transferred to a RAM, control is transferred to a program in the transferred RAM area.
JP58051058A 1983-03-25 1983-03-25 Microprogram control system Pending JPS59176843A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58051058A JPS59176843A (en) 1983-03-25 1983-03-25 Microprogram control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58051058A JPS59176843A (en) 1983-03-25 1983-03-25 Microprogram control system

Publications (1)

Publication Number Publication Date
JPS59176843A true JPS59176843A (en) 1984-10-06

Family

ID=12876202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58051058A Pending JPS59176843A (en) 1983-03-25 1983-03-25 Microprogram control system

Country Status (1)

Country Link
JP (1) JPS59176843A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166630A (en) * 1985-01-19 1986-07-28 Panafacom Ltd Microprogram control system
JPS6453245A (en) * 1987-08-24 1989-03-01 Fujitsu Ltd Memory check control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166630A (en) * 1985-01-19 1986-07-28 Panafacom Ltd Microprogram control system
JPS6453245A (en) * 1987-08-24 1989-03-01 Fujitsu Ltd Memory check control system

Similar Documents

Publication Publication Date Title
KR100316981B1 (en) Microcomputer provided with flash memory and method of storing program into flash memory
CN1200341C (en) Method for realizing flush type system firmware program online updating
JPS59176843A (en) Microprogram control system
JPS6342294B2 (en)
JP3055999B2 (en) Microprogram control device group
JP2001344156A (en) Device with flash memory and data rewriting method
US7475212B2 (en) Method for reallocation of a memory of a subsystem, and subsystem
JP4479131B2 (en) Control device
JP4066950B2 (en) Computer system and maintenance method thereof
JPH05274157A (en) Image generating device
CN113742198B (en) Test method, test device, electronic equipment and storage medium
KR830002883B1 (en) Micro programmable controller
JPH0317760A (en) Data write confirming system
JPS6238746B2 (en)
CN117171097A (en) A field programmable gate array remote loading method and system
JPS58184656A (en) Program storage system
JPH11259328A (en) Emulation device
JPH07306793A (en) Computer system degeneration method and apparatus
JPH10312307A (en) Emulator for computer system
JPH01120626A (en) Electronic computer
JPH03268139A (en) Control software specification modification system for image recording device
JP2013134617A (en) Circuit emulation apparatus, circuit emulation method and circuit emulation program
JPH0728659A (en) Storage controller
JPH07175682A (en) Memory bank switching type processor debugging method
JPH03176710A (en) Initialization control system for information processor