JPS59173854A - 計算機システムの試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラムによる計算機システムの試験、方
法に関するものである。

〈従来技術〉 第１図に計算機システムの構成例を示す。これは２台の
中央処理装置ｌａ、ｌｂを用いる例で、中央処理装置１
ａ、ｌｂは主記憶装置２ａ、２ｂの何れに対してもアク
セスすることができる。中央処理装置１ａ、１ｂにはサ
ービス・プロセッサ３ａ、３ｂがそれぞれ接続される。

中央処理装置１ａ、１ｂｉｊそれぞれチャネル４１、入
出力制御装置５１１チヤネル、入出力制御装置４２　＋
　５２＋　４３＋５３＋　４　’　、５４．・・・・・
をそれぞれ介して、タイプライタ装置、ラインプリンタ
装置、磁気ディスク装置、磁気テープ装置などの入出力
装置６１１６１２６１８・・拳・、６２１６２２６２８
・・・・、６３１６１１２６８１１・・・・の何れとも
データの授受を行なうことができる。

中央処理装置１　ａ　Ｊ　ｌ　ｂはそれぞれキャッシュ
・メモリを内蔵し、例えば中央処理装置１ａが主記憶装
置２ａ又は２ｂからデータを読出す場合、所要データが
その中央処理装置ｌａ内のキャッシュ・メモリに存在す
る時には主記憶装置２ａ又は２ｂからではなくキャッシ
ュ・メモリからその所要データを読卜シ、所要データが
キャッシュ・メモリに存在しない時には主記憶装置２ａ
又は２ｂがらその所要データを読出すとともに中央処理
装置１ａのキャッシュ・メモリにその所要データを格納
する機能をもっている。また中央処理装置１ａが主記憶
装置２ａ又は２ｂへデータを書込む場合、主記憶装置２
ａ又は２ｂへそのデータを書込むとともに、そのデータ
のアドレスと同一のアドレスを持つデータが中央処理装
置ｌａ内のキャッシュ・メモリに存在する時にはそのキ
ャッシュ・メモリ上のデータも変更する機能があった。

サービス・プロセッサ３ａ、３ｂはそれぞれ中央処理装
置ｌａ、・１ｂの内部状態の読出し、内部状態の変更、
あるいはその中央処理装置１ａ、ｌｂのリセット、停止
起動を行う機能を有し、保守、診断、校正制御、オペレ
ータコントロール機能を行うために用いられている。

この第１図に示したような計算機システムにおいて、°
プログラムに°より中央処理装置１ａ又は１ｂを試験す
る場合、従来は入出力装置５１１５１２・・・中の予め
決められた磁気ディスク装置や磁気テープ装置などの外
部記憶装置から対応する入出力制御装置及び当チャネル
を介して主記憶装置２ａ又は２ｂに試験プログラムをロ
ードし、主記憶装置２ａ又は２ｂにロードした試験プロ
グラムを該当中央処理装置１ａ又は１ｂが実行し、その
試験実行結果のメツセージを再びチャネル、入出力制御
装置を介して予め決められた入出力装置のタイプライタ
装置やラインプリンタ装置へ出力していた。

しだがって例えば第２図に示すようにある１台の中央処
理装置１ｂを試験する場合、計算機システムを構成して
いる主記憶装置１ｂ、例えばチャネル４１，４４、入出
力制御装置５１，５４、これらに属する入出力装置６１
１６１２６１８・・・、５４１６４２６４ｇ・・・・が
その被試験中央処理装置１ｂの試験のために専有され、
被試験中央処理装置１ｂを切シ離した残シの構成におい
て、主記憶装置、チャネル、入出力制御装置、入出力装
置の使用が制限されるという問題があった。こ＼で入出
力制御装置６１２が試験プログラムを記憶した外部記憶
装置、入出力制御装置６４Ｂが試験実行結果のメツセー
ジが出力される出力装置の場合である。第２図では、下
方のブロックに被試験中央処理装置１ｂを含む構成を示
し、被試験中央処理装置１ｂに１台の主記憶装置２ｂ及
び２系統のチャネル４１４４、入出力制御装置５１５４
、入出力装置６１１６１２６１３　Ｉｔ　＠　Ｉｔ　１
１・６４１６４２６４１１・・・・が＜クシっけられる
ため、上方のシステム構成では主記憶装置２ｂ及び下の
ブロックに示す２系統の入出力系を切シ離した残りの装
置が中央処理装置１ａに結合されることを示している。

〈発明の目的〉 この発明の目的は、複数台の中央処理装置から構成され
る計算機システムにおいて、通常動作に使用している主
記憶装置、チャネル、入出力制御　　１装置及び入出力
装置に対する使用上の制限を行う　　（ことなく、シか
も被試験中央処理装置を除く中央処理装置の動作と並行
して、その被試験中央処理装置の試験を実行する方法を
提供することにある。

〈発明の概要〉 この発明によれば中央処理装置が主記憶装置へデータを
書込むことを禁止する機能、ならびに中央処理装置の特
定命令に従い、キャッシュ・メモリに格納されているメ
ツセージをサービス・プロセッサの人出カ機器部に出方
した後、その中央処理装置を再起動する機能をサービス
・プロセッサにもたせることによって中央処理装置に結
合される主記憶装置、チャネル及び入出力装置等を用い
ることなく、中央処理装置とサービス・プロセッサの構
成だけで、その中央処理装置上で走行するプログラムに
よる試験を可能にするものである。

〈実施例〉 第３図はこの発明の方法による試験実行時のシステム構
成例を示したもので、第２図に対応する図である。第３
図の場合、被試験中央処理装置１ｂはサービスφプロセ
ッサ３ｂのみに結合され、す−ビス・オロセツサ３ｂを
用いて中央処理装置１ｂに内蔵されたキャッシュ・メモ
リへの試験プログラムのロード及び中央処理装置１ｂの
試験結果メツセージの出力を実行する。この試験実行と
並行して中央処理装置１ａは通常動作を続行し、中央処
理装置１ａに結合されている主記憶装置２ａ。

２ｂによって主記憶容量の制限を受けることなく、中央
処理装置１ａに結合されているすべてのチャネル４１４
２４８４４・・・・、入出力制御装置５１５２５３５４
・・・・をしてすべての入出力装置６１１６１２６１３
・ｉ・・６２１６２２６２８・・・・６１１１６８２Ｌ
１８＠・・・・６４１６４２６４Ｂ・・・・の任意のも
のにデータの入出力を行なうことができる。

第４図はこの発明の一実施例で、特に被試験中央処癲装
置１ｂとそれに結合されるサービス・プロセッサ３ｂ内
のこの発明に関係する部分を示したものである。こ＼で
サービス・プロセッサ３ｂは磁気ディスクな−どの外部
記憶部３８及びプリンタなどの印刷部３９を具備してい
るのが普通である。この発明ではサービス・プロセッサ
３ｂが有す名外部記憶部３８に試験プログラムを格納し
、また印刷部３９は試験結果メツセージを出力するのに
用いる。

サービス・プロセッサ３ｂは試験制御プログラムを実行
するごとにより試験する。即ちサービス・プロセッサ３
ｂは中央処理装置１ｂを試験する場合、まず状態制御部
３７よシ主記憶書込み禁止設定信号線５４を用いて、中
央処理装置ｌｂ内のシステム制御部１７へ主記憶書込み
禁止設定信号を送出し、中央処理装置１ｂが主記憶装置
へデータを書込むことを禁止する状態に設定する。これ
は例えば書込み禁止フリップフロップがセットされ、そ
の出力により中央処理装置１ｂから主記憶装置に対する
読み書き制御線に挿入された禁止ゲートに対する禁止制
御を行う。更に状態制御部３７よシシステムリセット信
号線５５を用いて中央処理装置ｌｂ内のシステム制御部
１７ヘシステムリセツト信号を送出し、中央処理装置１
ｂのリセット端子に入力して動作をリセットする。

その後、外部記憶制御部３１と、スキャンインデータレ
ジスタ３２と、スキャンイン信号線（データバス）５１
と、中央処理装置ｌｂ内の書込みデータレジスタ１２と
、アドレスレジスタ１３とを用いて、スキャンイン動作
を繰返すことにより、外部記憶部３８に格納されている
試験プログラムを中央処理装置１ｂ内のキャッシュ・メ
モリ１４に書込む。この動作はサービス・プロセッサカ
外部記憶部のデータを、中央制御装置内のレジスタやメ
モーリに書込むために一般に行っている手法と同一であ
る。次にサービス・プロセッサ３ｂは試験フログラムの
先頭アドレスなどを含むプログラム状態語をスキャンイ
ンデータレジスタ３２に設定し、これをスキャンイン信
号線５１を用いて中央処理装置ｌｂ内のプログラム状態
語（ＰＳＷ）レジスタ１１に格納した後、状態制御部３
７よジスタート信号域５６を用いて中央処理装置ｌｂ内
のシステム制御部１７ヘスタート信号を送出する。

中央処理装置１ｂはサービス・プロセッサ３ｂからのス
タート徊号を受けると動作を開始し、プログラム状態語
（ＰＳＷ）・レジスタ１１の内容に従い、キャッシュ・
メモリ１４に格納されている試験プログラムを実行する
。（中央処理装置は一般に１命令を実行するたびにプロ
グラム状態語レジスタの内容を見て次の処理に移る）そ
の試験プログラムにおいては、１つの試験項目を実行し
た後、その試験実行結果のメツセージをキャッシュ・メ
モリ１４に格納し、更にそのメツセージが格納されてい
るキャッシュ・メモリ１４上の領域（７）先頭アドレス
ならびにメッセージ長をキャッシュ・メモリ１４の特定
領域に格納した後、上記メツセージ先頭アドレスならび
にメッセージ長が格納されているキャッシュ・メモリ１
４上のアドレスをオペランドアドレスとして特定命令Ａ
を発行する。

中央処理装置１ｂは次に実行する命令の命令コード部分
をテコードした結果、特定命令Ａであった場合、その命
令Ａのオペランドアドレスをオペランドアドレスレジス
タ１６に格納し、プログラム状態匣（ＰＳＷ）レジスタ
１１内の命令アドレスを命令Ａの命令長だけ更新した後
、システム制副部１７よシ割込み信号線５３を用いてサ
ービス・プロセッサ３ｂ内の割込み処理部３６へ割込み
信号を送出し、更に自から停止状態となる。

サービス・プロセッサ３ｂは中央処理装置１ｂからの割
込みを受けると、スキャンアウトデータ信号線（データ
バス）５２を用いて中央処理装置ｌｂ内のオペランドア
ドレスレジスタ１６の内容を読取り、これをスキャンア
ウトデータレジスタ３５と、バッファレジスタ３４と、
スキャンインデータレジスタ３２と、スキャンイン信号
線５１とを用７いて、中央処理装置ｌｂ内のアドレスレ
ジスタ１３に格納する。そしてこのアドレスを用いて中
央処理袋ｆｔ１ｂ内のキャッシュ・メモリ１４からオペ
ランドデータとして、上記試験結果メツセージが格納さ
れているキャッシュ・メモリ１４の先頭アドレスならび
にそのメッセージ長を読取ジ、中央処理装置ｌｂ内の読
出しデータレジスタ１５と、スキャンアウト信号線−５
２と、スキャンアウトデータレジスタ３５とを介してバ
ッファレジスタ３４に格納する。

スタ３４に格納されている特定命令Ａのオペランドの第
１語（メツセージ先頭アドレス）をスキャンインデータ
レジスタ３２と、スキャンイン信号線５１とを介して中
−央処理装置ｌｂ内のアドレスレジスタ１′３に格納し
、このアドレスを用いて中央処理装置ｌｂ内のキャッシ
ュ・メモリ１４から試験実行結果メツセージをオペラン
ドの第２語（メッセージ長）に示されている長さだけ読
取シ、中央処理装置ｌｂ内の読出しデータレジスタ１５
とスキャンアウト信号線５−２とスキャンアウトデータ
レジスタ３５を介してバッファレジスタ３４に格納し、
そのメツセージを印刷制御部°３３を用いて印刷部３９
に出力する。このようにして１試験項目の試験結果を印
刷部３９へ出力する。その後、サービス・プロセッサ３
ｂは状態制御部３７よりスタート信号線５６を用いて中
央処理装置ｌｂ内のシステム制御部１７ヘスタート信号
を送出する。このスタート信号をうけて中央処理装置１
ｂはプログラム状態語レジスタ１１の命令アドレスに従
い、上記特定命令Ａの次から処理を書間し、つまり次の
試験項目の試験に移る。以上のことが繰返され、すべて
の試験項目に対する試験み終了し、その結果のメツセー
ジを印刷部３９へ出力すると、サービス・プロセッサ３
ｂの状態制御部３７から中央処理装置１７に対し、主記
憶装置への書込み禁止を解除す・る信号を出す。

以上、実施例においては、試験対象装置を中央処理装置
とゝして説明したがチャネル、主記憶装置などをプログ
ラム試験する場合にもこの発明を適用できる。この場合
も中央処理装置を介してこれら装置に対する試験を行う
。

く効　果〉 以上説明したように、この発明によれば試験プログラム
の格納に゛中央処理装置内のキャッシュ・メモリを使用
し、またサービス・プロセッサの外部記憶部及び印刷部
によシ試験プログラムのロードと試験実行結果の出力を
行うので、中央処理装置上で走行するプログラムによる
試験を実行するために、通常動作に使用している主記憶
装置、チャネル及び入出力装置等を必要としない。した
がって、複数台の中央処理装置から構成されるシステム
において、被試験中央処理装置を切シ離した構成におけ
る犠常動作の続行と同時に、しかもその通常動作のシス
テムに対して主記憶装置、チャネル及び入出力装置等の
使用上の制約を与えることなく、計算機システムの試験
ができる。

なお、サービス・プロセッサに通信機能を付加すること
によシ、遠隔保守センタからの試験実行制御が容易に実
現できる。また、サービス・プロセッサに試験起動時刻
保持レジスタとタイマとこの両者の値を比較する比較器
とを付加するようにすれば、試験の自動起動が容易に実
現できる。

【図面の簡単な説明】

第１図はこの発明で対象とする計算機システムの構成例
を示すブロック図、第２図は従来の試験方法によるシス
テム構成例を示すブロック図、第３図はこの発明の試験
方法によるシステム構成例を示すブロック図、第４図は
この発明の一実施例を示す機能ブロック図である。 １ａ、１ｂ：中央処理′装置、２　ａ　、２　ｂ　：主
記憶装置、３ａ、３ｂ：サービス・グロセッサ、４ｒ４
２４ｇ・・・・：チャネル、５１５２５１１・・ｅａ＝
入出力制御装置、６１２６１１＋６１４・・・６２１６
２２６２８・・・べ入出力装置、１１ニブログラム状態
語（ＰＳＷ）レジスタ、１２：書込みデータレジスタ、
１３ニアドレスレジスタ、１４：キャッシュ・メモリ、
１５：読出しデータレジスタ、１６：オペランドアドレ
スレジスタ、１７：システム制御部、３１：外部記憶制
御部、３２：スキャインデータレジスタ、３３：印刷制
御部、３４：ノくツファレジスタ、３５ニスキヤンアウ
トデータレジスタ、３６二割込み処理部、３７：状態制
御部、３８：外部記憶部、３９：印刷部、’５１ニスキ
ャンイン信号線、５２ニスキャンアウト信号線、５３：
割込み信号線１．５４：主記憶書込み禁止設定信号線、
５５ニジステムリセット信号線、５６：スタート信号線
。 特許出願人　日本電信電話公社 代理人草野　卓 第　　２　図 ６４１６４２６４３−−−＝−一一 第３図 ｂ

Claims (1)

【特許請求の範囲】
1. （１）　　キャッシュ・メモリを内蔵する中央処理装置
   とサービス・プロセッサとを備えた計算機システムにお
   いて、前記サービス・プロセッサに前記中央処理装置が
   主記憶装置へデータを筈込むことを禁止する手段と、前
   記サービス・プロセッサに接続された記憶部から前記キ
   ャッシュ・メモリへ試験プログラムをロードする手段と
   、前記中央処理装置からの割込み信号を受けて、前記キ
   ャッシュ・メモリに格納されている試験実行結果のメツ
   セージを前記サービス・プロセッサに接続された出力部
   に出力し、前記中央処理装置を再起動する手段とを設け
   、前記中央処理装置は前記キャッシュ・メモリにロード
   された試験プログラムを実行し、その試験実行結果のメ
   ツセージを前記キャッシュ・メモリに格納すると、前記
   サービス・プロセッサへ割込み信号を発し、自からは停
   止状態となるこ誤を特徴とする計算機システムの試験方
   法。