JPS59172758A - 高密度リ−ドレスチツプキヤリヤ - Google Patents

高密度リ−ドレスチツプキヤリヤ

Info

Publication number
JPS59172758A
JPS59172758A JP4638284A JP4638284A JPS59172758A JP S59172758 A JPS59172758 A JP S59172758A JP 4638284 A JP4638284 A JP 4638284A JP 4638284 A JP4638284 A JP 4638284A JP S59172758 A JPS59172758 A JP S59172758A
Authority
JP
Japan
Prior art keywords
chip carrier
solder
pads
bonding
solder pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4638284A
Other languages
English (en)
Inventor
ウエンデル・ロバ−ト・ハツチンソン
アルフオンソ・フエルナンデス−フラガ
ニコラス・ヘンドリツク・ワ−プ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS59172758A publication Critical patent/JPS59172758A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 isi″> * t’   1 発明の分野 本発明は、一般的にはプリント基板に直接的表面取付け
ができるリードレスチップキャリヤ(lead−1es
s chip carriers)の分野に関する。更
に具体的には、本発明はポリイミ+゛−ガラス又はガラ
ス−エポキシからなる有機プリント基板などの有機プリ
ント基板に直接取付けるため改良された熱放散性を有す
る高密度応力除去リードレスチップキャリヤに関する。
発明の背景 種々の型のリードレスチップキャリヤが技術上周知であ
り、マイクロフーロセツサおよびメモリなどの電子集−
回路全実装するために今や人気上昇中である。それらの
チップキャリヤの最も望ましい特性は達成しうる実装密
度である。リードレスチップキャリヤを取付けるのに必
要な回路基板の実質的面積(real estate)
は、少数のビンアウト(pin outs ) @有す
るデュアルインラインパッケージを取付けるのに要する
基板の実質的面積よp大幅に小さい。高い信頼性が要求
される場合、温度や湿度のような環境要因に対する耐性
が必要な場合には、リードレスセラミックチップキャリ
ヤは人気があるが、その理由の一部はそれらのチップキ
ャリヤは密封することができるからである。
中程度に高い密度の回路パッケージングは実装密度を高
めるために女−娘(mothe、r−daughter
)回路基板を用いている。約2インチ以下の長さと幅を
有する小さいセラミック娘基板にリードレスセラミック
チップキャリヤ全取付けたいと思う場合には、その加工
技術は十分に確立されておシ、きわめて信頼度が高いこ
とが証明されている。しがし、より大きな娘基板が必要
な場合には、セラミック基板は通常受は入れられない。
よシ大きなセラミックシートはもろくて、破壊的な機械
的衝撃から隔離することがきわめてむつかしく、それら
を使用すると回路の信頼度が大幅に低下する。そのよう
な大きな基板にはポリイミドなどの有機プリント基板材
料を用いることが望ましい。機械的衝撃を与えられた場
合にひびが入りにくいことに加えて、有機回路基板はま
たセラミック基板に比べて大幅に安価である。
有機プリント基板に取付けられたセラミックリードレス
チップキャリヤは重大な信頼度問題を示す可能性がある
。セラミックの熱膨張係数は約6.3マイクロイン+/
(インチ℃)であり、一方ポリイミドーガラスの熱膨張
係数は約9〜16マイクロインチ/(インチ℃)である
。 構造物が成る極端な温度から他の極端な温度に循環
すると、この膨張不整合のために2つの材料は異なる速
度で膨張し収縮する。循m (cyc 1 i ng)
の期間中にこの熱膨張係数不整合(以下熱不整合と云い
、温度こう配とともには用いない)は2つの利料が合わ
さるはんだ接合箇所(solder、joint)にせ
ん断応力全誘発し、これらのはんだ接合箇所に割れ目又
はひびを生じさせる。循環をくシ返すと、はんだ接合箇
所は疲労し、信頼できなくなシ、最終的には破局故障を
起こすに至る。
約32又はそれ以上の周辺はんだパッド(5older
pads)fr有する典型的な先行技術リードレスチッ
プキャリヤをポリイミド基板にはんだ付けすると、熱サ
イクリング後にはんだ接合箇所の故障が起きる傾向があ
る。標準熱サイクリング試験では、−55℃の液槽にア
センブリを欠如として入れ、5分間たってからそのアセ
ンブリi+125℃の液槽に移し5分間そのま\にして
おいて1サイクルを完了する。この種のサイクリングに
よる故障は典型的には約25〜150サイクルの間のど
こにおいても起こりうる。種々の処理パラメータを慎重
に制御することによって、これは多分200〜300サ
イクルの範囲にまで改善できる。しかし、十分な信頼度
を保証するには少なくとも500サイクルが必要とされ
るきびしい高信頼度の要求に対してはこれでもまた不十
分とされている。チップヤヤリャの中心から最も離れて
いるパッドが最大の応力をうけ、通常は最初に故障する
はんだ接合箇所と′薔ることが当業者には判るであろう
。ひとたび最初のはんだ接合箇所が故障すると、その接
合箇所に隣接する接合箇所がその後速やかに故障するこ
とも観察されている。
第1図は細いワイヤ20でポンプイングツぐラド25に
ワイヤボンディングされている集積回路15ヲ含む先行
技術のリードレスチップキャリヤを示す。
ポンディングパッド郷は金属導体30によってチップキ
ャリヤ10の縁にあるメタライズしたバイア(meta
lized vias)に接続されている。これらのメ
タライズしたパイプあはチップキャリヤの下表面の周辺
に沿って置かれているはんだノぐラド40へ、またそれ
らのはんだパッド40から電気信号を運ぶ。
リードレスチップキャリヤでははんだパッド40は通常
はセラミック又はその他の回路基板の表面上の同様なパ
ッドにはんだ付けされているので、集積回路15は他の
電子回路に接続することができる応力除去を必要のある
よシ大きなチップキャリヤ、即ち約32又はそれ以上の
ビンアラトラ有するチップキャリヤでは、リードレスチ
ップキャリヤ自体が比較的太きくなシ妬める。JEDE
C(合同電子デバイスエンジニアリング協議会)および
IPC(電子回路相互接続およびパッケージング研究所
などのいろいろな電子パッケージング固体は、隣接する
はんだパッド4oの中心間の間隔およびはんだパッド4
0の大きさを含むリードレスチップキャリヤの物理的大
きさのパラメータの多くの標準化を行ってきている。は
んだパッドの中心から中心までの間隔は翳■「インチお
よびその代ゎ勺の0 1000−インチに標準化されておシ、はんだパッドの
大きさもまた標準化されている。きわめて高密度のチッ
プキャリヤでは、中心から中心までの間隔として1詔酊
インチおよび1面「インチが用いられているが、はんだ
パッドは非常に小さくなっている。すべての大きさにお
いてはんだパッドは温度サイクリングの期間中大きな応
力をうける。
多年の間多くの人々は熱不整合の問題に対する解答を求
めてきた。これまでのところ最も成功したアプローチは
、プリント基板の熱膨張係数とチップキャリヤセラミッ
クの熱膨張係数とをよく一致させようとして、サンドイ
ッチ構造によってプリント基板の組成を変えるだめの種
々の技術を含)  んでいた。このことはポリイミドに
剛性材料を重ねて、その熱膨張會セラミックの熱膨張に
近似したものに抑えることによって達成される。もう1
つの技術は標準的なガラスクロスの代わシにケブラーク
ロス(kevlar cloth)  又は石英クロス
をポリイミド基本に組み入れて、セラミックの熱膨張係
数によシ近いものにしている。これらのアフ”ローチに
伴う問題点は、それがきわめて高価であって、そのよう
な基板を製造することかや\むつかしいということであ
る。
他方、チップキャリヤ自体ヲ変えることによってこの問
題を解決しようとしたことはたとえあったとしてもきわ
めて稀であシ、それにはいくつかの相異なる理由があっ
た。第1に、電子パッケージング標準化の推進はセラミ
ックチップキャリヤの構成はどうあるべきがということ
全指示した。
この標準化は比較的小さいチップキャリヤには役に立つ
が、非常に太き々チップキャリヤにとっての熱不整合問
題の解決には有害なことが証明されているかもしれない
。第2に、独特なチップキャリヤ設計′f!:開発する
ための生産設備費および試作費はほう太なものにな多、
このためこの分野における技術革新が妨げられている。
第3に、代表的なリードレスチップキャリヤを製造し設
計する業界はチップキャリヤを実際に利用する業界と同
じではない。このことが、使用者のこのきびしい熱不整
合問題を処理するチップキャリヤを作るというよシはむ
しろ最も製造しゃすくするために標準化されたレイアウ
ト原則を用いて設計された安全側に設計による種類のチ
ップキャリヤを生み出している。
先行技術によるリードレスチップキャリヤによって出合
うもう1つの問題は熱放散の問題である。
チップキャリヤ内に取付けられた集積回路は大量の熱を
放散することがしばしばある。この熱蓄積を処理するい
くつかの周知の方法がある。1つの技術は、集積回路か
ら過剰の熱を別の方法へ伝えるためにヒートシンクをチ
ップキャリヤに直接に取付けることである。もう1つの
アプローチは集積回路全チップキャリヤの上表面に(底
を土にして)取付け、その上に空気を強制的に流して構
造物を冷やすことである。更にもう1つのアプローチは
チップキャリヤ製作の基本材料としてアルミナセラミッ
クの代わりに酸化ベリリウムセラミックを用い、キャリ
ヤの熱伝導性を改善することである。これらのすべての
技術は金が多くがかシ、製造が困難であシ、小型化に向
いていない。更に酸化ベリリウム−にさらされることか
ら起きるベリリウム中毒の潜在的危険性があるためこの
最後の解決法を実際に行うことは疑問視されている。
電子回路を小型化しようとしてランタームアクセスメモ
リなどの益々大きな集積回路が開発されているので、大
量の熱を放散することができ安価な基板に高い信頼度を
もって合わせることができる実際に何百というはんだパ
ッドを具えたチップキャリヤに対する必要性があること
は明らかである。
発明の要約 本発明の目的は、改良されたリードレスチップキャリヤ
を提供することである。
本発明のもう1つの目的は、熱不整合による著しい信頼
性の低下を伴うことなく有機回路基板に容易に取付けら
れる熱応カ除去す−ドレスチッグキャリャを提供するこ
とである。
本発明の更にもう1つの目的は、短絡の危険なしに他の
電子部品と物理的に近接して取付けられる改良された熱
放散能力をもった高密度リードレスチップキャリヤを提
供することである。
本発明のこれらの、およびその他の目的は、下記の本発
明の説明を考慮に入れることによって当業者には明らか
になるであろう。
本発明の1実施例においては、高密度リードレステップ
キャリヤは複数のワイヤポンディングパッドに取シ囲ま
れたダイボンディング領域を有するボンディング上表面
を含む。下方のはんだ付は面は上方のボンディング面の
反対側にあり、複数の中心に集められたはんだパッドを
有する。複数の導体が下方のはんだ付は面のはんだパッ
ドの一部を上方のボンディング面のワイヤポンディグさ
れたパッドの一部を電気的に相互接続しておシ、下方の
はんだ付は面の絶縁性周辺部位が内側のはんだパッドを
取シ囲んでいる。   、新規と思われる本発明の特徴
を添付の特許請求の範囲に詳細に述べである。しかし、
本発明自体はその組織および動作方法についてもその他
の目的および利点とともに、添付の図面とともに下記の
説明を参照することによって最もよく理解されるものと
思われる。
好ましい実施例の説明 上述した目的に従い、第2図は本発明のチップキャリヤ
本体のボンディング上表面50ヲ示す。第2図に示され
ているように、キャリヤは通常は全体的に矩形をしてお
シ、全体の形状寸法が正方形であることが望ましい。本
発明の64パツドキヤリヤは各辺を約、560インチと
することができる(代表的な先行技術の64パツドチツ
プキヤリヤより=i面積が少なくとも36%小さい。)
中心におかれた大きなダイボンディング領域55がキャ
リーvに集積回路ダイをボンディングするために具えら
れている。
第2図の64パッド実施例では1.aoo x、aoo
インチのダイを容易に収容できる。ダイボンディングは
ダイをエポキシでその場所に接着するが、又は共晶ボン
ディング(eutectic bonding )又は
その他の技術上周知の技術によって行ってもよい。
ダイボンディング領域55は複数のメタライズされた導
体(イ)によって取シ囲まれておシ、これらの導体印は
ダイボンディング領域の外縁から好ましい実施例の基板
の縁凍て延びている。通常は電気接続の各々に対してご
九らの導体1っがあシ、集積回路がキャリヤが収容でき
る最大数の接続をもつようにしなければならない。通常
はボンディング面の1辺の中央にある導体6oA−U他
の導体よシもボンディング領域内に、又はその領域から
少し長く延びている。この導体60Aは組立ておよびワ
イヤボンディングの期間中配置方向を示すインジケータ
としての役目をし、回路の“ビン1″を指示するのに用
いてもよい。1実施例では、導体6゜A’rダイボンデ
ィング領域55の大部分を覆う導電層(図示されていな
い)に結合してもよい。この導電層はダイパッド、ダイ
パドル又はフラグとして技術上周知である。
導体60の最も内側の端はワイヤポンディングパッド6
5ヲ形成し、それらのパッド65には技術上周知のいく
つかのワイヤボンティング法のウチの任意の方法によっ
て細いワイヤが取付けられ集積回路と電−気接続をして
いる。導体の各々の外側の端70は基板間の縁で終って
いることが望ましい。これらの終末の一部はバイア75
のところで終っているが、その他の導体(イ)は導電性
バイア75と交差せずに基板の縁にまで延びている。後
から更に明らかになるように、導電性バイア75はチッ
プキャリヤの上衣面50ヲ他の層に電気的に結合するの
に用いられる。導電性バイア75と交差しないこれらの
導体では、導電性貫通穴80が標準的技術によって上衣
面5fJ’i他の層に電気的に結合するのに用いられる
さて第3図をみると、本発明の1実施例の下表面90が
示されている。この下表面90は本発明の好ましい特徴
の多くを示しているが、第3図に示′−す下デ面パター
ンは、本発明の真の精神を逸脱することなしに本発明の
多くの変形を実施することが\ できるので制限的な意図を示すものではない。下衣面9
0はそれと向い合っている上表面50とはソ同じ面積を
有し、下表面90の導電性バイア75は上表面間の導電
性バイア75の下方部分とみなしてもよい。
下表面90は下表面の周辺の縁に沿って配置されている
複数のはんだパッド95″f、有する。これら周辺部の
はんだパッド95の各々の表面積は、標準化された先行
技術チップキャリヤのそれより大喝に大きいことが好ま
しい。これらのはんだパッドは、先行技術リードレスチ
ップキャリヤの周辺はんだパッドの約1.5倍の最小表
面積を有することが好ましく、通常の実施範囲(wor
king range)は先行技術のその表面積の約2
.5〜10倍である。 角に最も近いパッド95Aは下
表面上で最大のノ(ラドとすべきであり、この実施例で
は約、055 X、055 インチとしてもよい。一般
に周辺バットフ角から遠く離れるにつれて(キャリヤの
中心、応力の低下した部位に近づくにつれて)、1実施
例によるとパッドの界面積ヲ小さくすることができる。
下表面90はまた匣径約0.045インチの円形をして
いて中心間の距離が0.065インチ離れている中央の
はんだパッド100゛の配列をも含んでいる。これらの
パッドの各々は、中央のけんだノ(ラド100全チツ7
°キャリヤの他の層に電気的に結合するために貫通穴1
05ヲ含む。本発明の1実施例においては、中央のはん
だパッド100は高いはんだ)・;ラド密度全達成する
ために六角形に近い形のノ(ターンで配置されている。
はんだパッドは、プリント回路導体がキャリヤが合わせ
られる回路基板上のバッド間を通ることができるのに十
分な間隔全おいて配置することが好ましい。この場合お
よび他の一部の場合には、周辺はんだパッドの中央にあ
るパッド95B ’に第3図に示すように大幅に小さく
してはんだパッド100との干渉を防止するのがM利か
もしれない。また後述することから明らかになる理由の
ために、チップキャリヤの中心にあるはんだパッド全敗
シ除くことが好ましいかもしれない。
下表面(イ)上にチップキャリヤ配置方向の指標を具え
ることが望ましい。1実施例では、配置方向を示すドラ
) (dat)が配置方向の指標としてチップキャリヤ
“ピン1″に隣接して具えられている。
この“ビン1”は第2図に示すようにパッド60Aと接
続していてもよい。本発明の他の実施例では゛ピン1″
として指定されているはんだパッドに明確な形が与えら
れている。
プリント基本と最大相互接続密度をうるために、下表面
90のはんだパッドの全部と′は云わないまでもその大
部分を上衣面50のワイヤポンディングパッドに電気的
に結合することが望ましい。好ましい実施例においては
、このことは、第4図に層125として示すメタライズ
された導体の中間層を用いることによって達成される。
第4図のメタリゼーションパターンは、後で更に詳しく
説明するようにアセンブリの上衣面間と下衣面90とヤ
合(fuse)する前に、上表面■又は下表面(イ)の
裏側で上表面と下表面との間に置かれる。層125は相
互接続導体130の集シヲ含み、その導体の各々は中心
部の貫通穴105から貫通穴80のうちの1つに延びて
いてその間の電子回路を完全なものにしている。
ソ(7)j:5なリードレスチップキャリヤを製作する
ための製造工程は技術上がなシよ〈知られているが、下
記のように簡単に要約することができる。
゛素地の(green)”(未焼成の)セラミックの第
1のシートの適当な箇所に穴をあけて貫通穴80および
バイア75ヲ作る。こ・の“素地の”セラミックの上9
面にメタリゼーション全プリントして上表面50の導体
ヲ作る。この“素地の”セラミックの裏面には、中間層
125のメタリゼーションパターンに対応するメタリゼ
ーションノくターンをプリントする。′素地の”セラミ
ックの第2のシートの適当な箇所に穴をあけてパイプ7
5および中央部の貫通穴105 會作る。次に、下表面
匍のメタリゼージョンパターン全第2の“素地の″セラ
ミックにプリントする。これら2つの“素地の”セラミ
ックシート上の貫通穴105およびバイア80の各々に
はタングステン−アルミナ又は同様なスラリ(slu−
rry)を充填して、貫通穴の各々全通ってセラミック
の一部の表面からもう一部の表面に通じる導電路を作る
この時点において、バイアの位置が合うようにするため
に2片の“素地の”セラミックを慎重に心合せ合して一
緒に合わせ、中間層の相互接続導体130と中央の貫通
穴105および貫通穴(資)との心合せをする。これら
の2層を重ねて熱処理し、セラミックを融合させ、タン
グステンーアルミナスラlJ’を凝固させてアセンブリ
を完成する。単一の図は示してないが、この結果できる
構造物は、重ねられてる層垂直サンドイッチ構造を作る
第2図。
第3図および第4図の構造物によって代衣される。
複数のそのようなチップキャリヤは、多数の画像(im
ages)’を同時に発生させる周知のステップアンド
リピート工程によって同時に製造できることは当業者に
は自明であろう。
さて第5図をみると、有機回路基板205會含むアセン
プIJ 200が示されており、その基板には本発明の
チップキャリヤ210が取付けられてける。
回路基板205は通常はチップキャリヤ210とその他
の電子回路と金電気的に接続するのに用いられる複数の
回路パスを含む。通常は集積回路220はエポキシボン
ド222によってチップキャリヤの上衣面50に取付け
られており、集積回路をチップキャリヤ210のチップ
キャリヤ210の上表面I上のワイヤポンディングパッ
ドに電気的に結合するのにはワイヤボンドワイヤ225
ヲ用いている。
傷つきやすい集積回路220およびワイヤボンド225
が取扱い又は環境条件によって損傷をうけることから保
護するために、カバー230(切取図で示されている)
を集積回路の上にかぶせ、例えばエポキシ層232によ
って上衣面Iに固定することが好ましい。好ましい実施
例では、カバー230はチップキャリヤ210よシや\
小さく、上表面男の一部がチップキャリヤ2100周辺
に露出したま\になっている。このため導体印の外側の
端7層ヲ組立てた後に露出させることができる。次に、
外側の端70は、チップキャリヤから回路基板までの開
回路に対する検査に、又はチップキャリヤ210が回路
基板205に取付けられた後にパッケージされた集積回
路全試験する場合にプローブパッドとして便利に役立つ
ことができる。この特徴は故障した回路の故障探究をす
る場合に特にM用である。
という訳は、中央のはんだパッドはチップキャリヤが回
路基板に取付けられる時にチップキャリヤ自体によって
覆われているので電気的ブロービングおよび試験のため
に容易に露出させることができないからである。このこ
とが特に云えるのは、中央のパッドへの導体が多層基板
の内層から出ていてそのパスに沿った他の箇所では近づ
けない場合である。
チップキャリヤ210は、そのプロセスがチップキャリ
ヤはんだパッドがチップキャリヤの周辺部にあることの
みに依存するものではない限シにおいては、リードレス
チップキャリヤをプリント基板にはんだ付けする周知の
プロセスのうちの任意のプロセスによって作られたはん
だ接合部240によって回路基板205に固定してもよ
い。そのような1つのプロセスは、回路基板のメタライ
ズされた領域上にはんだペーストラスクリーン(scr
een)し、回路基板の適当な部位にチップキャリヤを
置き、基板を加熱したベルトコンベア上を通過させては
んだペーヌトヲ流動させる。その他のプロセスも技術上
周知であシ、アセンブリ210の信頼性ははんだ接合部
240にできるだけ多くのはんだを持たせることによっ
て通常高められることを指適しておく以外にはそれらの
プロセスについてこれ以上議論する必要はない。
本発明の好ましい実施例において例示したような種類の
チップキャリヤはきわ、めて信頼性が高く、周辺はんだ
接合部および中央のはんだ接合部はいづれも650サイ
クル以上の熱サイクルでも故障しないことが発見されて
いる。この信頼性の劇的な改善は、中央のはんだパッド
を用い、第3図に示すような角のパッド95Aのような
応力が最高の場所にあるパッド全劇的に補強することに
よってチップキャリヤ全体にわたる応力を分散し軽減し
た結果である。この結果できるチップキャリヤは、先行
技術の対応する64パツドチツプキヤリヤにおいて最大
応力のあるはんだ接合部上の応力レベルに比べて、約3
9%弱い応力レベルを最大応力のあるはんだ接合部で示
す。
回路基板アセンブリに対する先行技術チップキャリヤに
おいては、せん断応力ははんだ接合部において吸収され
る。本発明は大部分の応力全うけるはんだ接合部全固定
して保持し、熱膨張および収縮に伴う応力の大部分を回
路基板自体に吸収させる。大きくされたはんだ接合部は
熱によって起きる変形又は歪みを、はんだ接合部の変形
が時期的に早いはんだ接合部破壊を起こさせるはんだ接
合部にではなく基板自体に起こさせる。従って、はんだ
接合部がぜん断されるのではなくて、回路基板の圧縮お
よび膨張が抑止される。
熱応力に耐える能力増大に加えて、本発明のチップキャ
リヤは先行技術のリードレスチップキーヤリヤよシも高
い実装密度を達成することができる。
事実、40ピンリードレスチツプキヤリヤでは、本発明
は先行技術のチップキャリヤと比べた場合に少なくとも
約り6%小さい回路基板実面積ヲ用いる。
これはチップキャリヤの周辺に配置されるはんだパッド
の数に基づいた大きさ制限が除去されたことによる。は
んだパッド100として中央部分にこれらはんだパッド
の一部を置くことによって、チップキャリヤの各辺の全
長を先行技術のそれよシもかなシ短かくすることができ
る。チップキャリヤの大きさを小さくすることははんだ
接合部の応力減少に更に貢献する。
本発明のチップキャリヤのもう1つの利点は、劇的に改
善された熱放散能力の利点である。本発明のチップキャ
リヤは、5〜10ワツトのワット損を示す−×−インチ
の集積回路ダイを収容1ooo     ioo。
することができる。この点はチップキャリヤの熱放散を
行うか、又は強制対流空冷をしないと署ワットのワット
損が問題を起こすことがある先行技術のリードレスチッ
プキャリヤと著しい対照金なしている。本発明の貫通穴
間および105および中間層125とともに中央のはん
だパッド100は熱全集積回路からより直接的な熱伝導
路においてプリント基板の方向へ伝え、プリント基板に
おいて熱は技術上周知の技術を用いて容易に且つ安価に
放散させることができる。先行技術のチップキャリヤは
代表的な場合には集積回路ダイが放散する1ワツト当た
シ集積回路ダイとチップキャリヤ基板との間で10°−
15℃の温度差金示す。これとは著しく対照的に、本発
明は従来のエポキシダイボンドを用いて集積回路が放散
する1ワツト肖たシ僅か0.5°〜1℃の温度差を示す
ことができる。
1例をあげると、1ワツト当たシ24℃の温度差を示す
lOクワット電力消費では、環境からの14℃の温度変
化が先行技術の構造物では予想される。
本発明の場合には、僅か約10℃の温度差が予想される
にすぎない。集積回路の動作温度の上昇は回路の信頼性
に悪影響を与えることは技術上周知であるので、本発明
ははんだ接合部の信頼性を改善するとともに冒パワー集
積回路の動作信頼性を太いに高めることもまた期待でき
る。
第3図に示す中央部分110にはんだノ々ノドを配置し
ないでおくと、信頼性を高め回路動作をより低温で行う
可能性が更に存在する。部位110の下にあってそれと
相対しているプリント基板にアノ(−チャ(apert
ure ) 250を配置することによって、洗浄溶剤
をアパーチャを通して入れ、チップキャリヤを回路基板
に結合させているはんだ接合部およびその周囲から不能
物をよシ効果的に除去することができる。更に、そのよ
うなアノ(−チャは、冷却用の対流空気又はその他の液
体を通して本発明の熱放散性を更に高めるための通路を
与える。
これは中間層125および貫通穴80および105とと
もに中央のはんだパッド100によって作られる近道の
熱伝導路とともにチップキャリヤの伝熱(therma
l performance )を著しく改善すること
が判る。
さて第6図〜第9図をみると、本発明のいくつかの代わ
シの実施例がみられる。これらの実施例の各々は構成が
上表面刃に似ている上表面および構造が中間層125に
似ている中間層を含むことが理解される。各設計がそれ
ぞれ命するところによって、これらの層の各々に僅かな
変更を行うことが必要かもしれない。当業者は第4図お
よびその第3図および第2図との関係を研究することに
よって第6図〜第9図の設計の各々の必要を満たすため
に中間層125および上衣面ヌ)をどのようにして適合
させたらよいかを理解するであろう。
第6図は周辺部はんだバンド305を有する下表面30
0を示す。下表面(3)の場合と同様に、角に最も近い
パッド305Aは周辺部はんだパッドの他のバンドよシ
大幅に大きい表面積を有する。内側のはんだパッド31
0の矩形配列もまた存在する。
下表面300では、周辺部はんだパッド305は縁が鋭
くなくて角が丸くなっており、周辺部はんだパッド間の
間隔が広くなっている点に注目すべきである。これらの
変更によって、周辺部はんだパッド間および周辺部はん
だパッドと中央、のけんだパッドの間を通る回路基板導
体をよシ容易に取シ付けることができる。中央のはんだ
パッド310はこの実施例では矩形の形に配列されてい
るが、こ−れは実装密度を高めるためであシ、また上述
した熱放散などの他の理由のためである。この実施例で
は、下表面300からボンディング面への電気的結合は
、下表面90のバイア75に似た縁(図示されていない
)に沿ったバイアによって行われるか、又は上表面に結
合することが望ましいけんだノ(ラドの場合には下表回
加の貫通穴105のような中間層に対する貫通穴によっ
て行われる。
第7図をみると、64バッド配列が下表面400を形成
しているのがみられ、この構成は概念的には多くの面で
下衣面300に似ているが、但しチップキャリヤの角の
各々の2つの太きに角に最も近いパッド305が1つの
大きな角にある)(ラド405にとって代わられている
。ボンディング並表面への電気的結合は上述した技術の
うちの任意の1つによって同様に達成される。この実施
例は僅か、455X、455インチ平方とすることが好
ましいが、それでも尚、267 X 、26フインチ平
方の64ビンアウトダイを収容できる。きわめて高い密
度がこの設計によって達成され、その結果先行技術の6
4パツドリードレスチツプキヤリヤに比べて60%の面
積節約ができる。
第8図には、角に最も近い大きくしたパッド505Aと
ともに周辺部はんだパッド505を含む下表面500が
示されている。中央部のはんだパッド510の配列がメ
タライズしてない中央部位515ととも゛に存在する。
下表面500の熱応力除去性は、中央のはんだパッド5
10のなかで角に最も近いパッド510Aの表面積を大
きくすることによって更に高められている。即ち、熱不
整合から生じるより太きなせん断芯力を肩するパッドを
補強することによって、よシ小さい中央のはんだパッド
上の応力が軽減される。この考え方は、下表面の中心か
ら離れた部位において(周辺部および/又は中央の)は
んだパッドの表面積を着実に大きくすることによって容
易に更に拡大することができる。そのような構成は現在
はまた標準的なものとはなっていないが、M積回路基板
整合に対しきわめて信頼性の高いセラミックを提供する
第9図をみると、上述した性質と同じ性質の多くを有す
るや\異なる種類のチップキャリヤが示されている。こ
の好ましい実施例では、下表面600は外側のはんだパ
ッド610の配列によって取シ囲まれている中央のはん
だパッド605の配列を含む。
この外側のはんだパッド配列は角に最も近い位置におか
れた太きくしたはんだバンド610Aを有することが好
ましい。4つの角の各々に1つの大きくした角に最も近
いパッド610Aが示されているが、これは第3図に示
したのとや\似た角に隣接した2つ又はそれ以上の大き
くしたパッドによって置きかえてもよいことが当業者−
には理解される。下表面600を用いた実施例において
は、図示するように周辺部のはんだパッドはない。従っ
て、上表面とのすべての電気的相互接続は上衣面から電
気的に結合させることが望ましいはんだパッドに対して
は貫通穴によって行われる。
下衣面600によって例示されているような第9図の種
類の下表面構成は、チップキャリヤおよびその他の電子
部品を回路基板上に配置する密度を劇的に高める微妙な
(subtle)性質を有する。上衣面に電気的に結合
させるためにチップキャリヤの縁に沿ってパイプが用い
られていないので、その他の電気部品を下表面600を
有するチップキャリヤとともに同じ回路基板上におき、
他のチップキャリヤのバイアにある露出した電気導体に
よる短絡の危険なしに実際にチップキャリヤと直接に接
触させて配置することができる。他のはんだパッドと基
板の縁との間の間隔は、チップキャリヤが他の電子部品
と直接に接触した場合に短絡を防ぐ絶縁物としての役目
をする。本発明はグローブパッドのために第2図に示し
た導体(イ)の外側の端70を用いることが好ましいの
で、チップキャリヤの電気端子の各々は、層間の電気運
搬のためにバイア75を用いる必要なしに試験および故
障探究のために容易に近づくことができる。好ましい実
施例においては、外側のはんだパッド610と下表面6
00の縁との距離は最低で釣台インチに保たれる。これ
らのパッドはチップキャリヤの縁から約」虹 1000  インチの距離に保たれることが好ましい。
本発明の多くの置換(permutation)および
変形が存在することは明らかであるが、当業者は小型化
電子パッケージングは注文設計し特定のパッケージング
手段に合うように調整して作らねばならや ないことがしばしばあること認識していると思うそのよ
う力わけであるから、上述の変形の各々はその組合せお
よび置換とともに各状況の特殊化された必要に合うよう
に選択されなければならない。
従って、本発明によシ、目的、目標および利点を十分に
満足させる方法および装置が上記に述べられていること
は明らかである。本発明をいくつかの具体的実施例に関
連して説明したが、多くの代用物、変更および変形が上
記の説明にてらして明らかなことは当業者にとっては自
明である。従って、本発明はそれらのすべての代用物、
変形、置換および変更を添付の特許請求の範囲の精神お
よび−広い範囲内にあるものとして含むことが意図され
ている。
以下本発明の実施の態様を列記する。
1、複数のワイヤボンドパッドによって取シ囲まれてい
るワイヤボンディング部位を有する上方のボンディング
面、および前記上方のボンディング面と対向していて複
数のはんだパッドを含む下方のはんだ付は面、および前
記はんだパッドの一部を前記ワイヤボンドパッドの一部
に電気的に接続するだめの手段を有し、 前記下方のはんだ付は面は前記はんだ付は面の中央部分
に複数の中央に集められたはんだパッド、および前記は
んだ付は面の周辺部に配置された複数の周辺部はんだパ
ッドを有することを特徴とし、前記チップキャリヤの角
に隣接する周辺部はんだパッドは前記周辺部はんだパッ
ドの他のパッドよシ大きい表面積を有する、 有機プリント基板に取付けるための高密度リードレステ
ップキャリヤ。
2− 結合手段は更に、 前記上方のボンディング面から中間層に延びている第1
の複数の貫通穴と、 前記下方のはんだ付は面から前記中間層に延びている第
2の複数の貫通穴と、 前記第1貫通穴の一部を前記第2貫通穴に結合する複数
の導体とを含む 前記第1項のリードレスチップキャリヤ。
3、 前記結合手段は前記チップキャリヤの縁に隣接す
る複数のバイアによって兜に特徴づけられている前記第
2項のリードレ21ツブキャリヤ。
4、 前記ワイヤポンディングパッドに電気的に結合さ
れ前記の上方のボンディング面の周辺部の縁に延びてい
る複数の導体によって更に特徴づけられておシ、前記導
体の最も外側の端がプローブパッドの役目をする前記第
2項のリードレスチップキャリヤ。
5、 前記第1の複数のはんだパッドがはソ六角形のパ
ターンで配列されていることによって更に特徴やけられ
ている前記第4項のリードレスチップキャリヤ。
6、 前記第1の複数のはんだパッドがはソ正方形のパ
ターンで配列されていることによって更に特徴づけられ
ている前記第4項のリードレステップキャリヤ。
7、 前記下方のはんだ付は面の中央部分にあってはん
だパッドのない部位によって更に特徴づけられている前
記第4項のり一ドレスチップキャリャ。
8 前記中央のはんだパッドのうちの最も外側ノパノド
が前記中央のはんだパッドの他のパッドよシ表面積が大
きいことによって特徴づけられている前記第4項のリー
ドレスチップキャリヤ。
9、 前記の上方のボンディング面の一部分を覆うカバ
ーによって更に特徴づけられておシ、前記カバーは前記
の上方のボンディング面よシ小さい表面積を肩し、それ
により前記グローブパッドが前記カバーの取付は後露出
する前記第4項のり=ドレスチップキャリヤ。
10、前記チップキャリヤの物理的配置方向を決める配
置方向手段によって更に特徴づけられている前記第」項
のリードレスチップキャリヤ。
【図面の簡単な説明】
第1図は先行技術によるリードレスチップキャリヤの切
取斜視図である。 第2図は9本発明のチップキャリヤ用ボンディング上表
面の平面図である。 第3図は本発明のチップキャリヤの1実施例用のはんだ
付置面の平面図である。 第4図は好ましい実施例のチップキャリヤのためのボン
ディング表面をはんだ付は表面に電気的に相互接続する
のに用いたメタリゼーションパターンの平面図である。 第5図はその上に集積回路が取付けられた本発明のチッ
プキャリヤ、チップキャリヤを閉じこめるカバーおよび
プリント基板に取付けられたキャリヤの切取斜視図であ
る。 第6図は本発明の代わシの実施例のはんだ付は界面の平
面図である。 第7図は本発明の第2の代わシの実施例のはんだ付は表
面の平面図である。 第8図は本発明の第3の代わシの実施例のはんだ付は底
面の平面図である。 第9図は本発明の好ましい実施例のはんだ付は界面の平
面図である。 二二ゴ・1 1頁の続き 優先権主張 @1983年3月11日■米国(US)[
有]474395 @発明者  ニコラス・ヘントリック・ワープ アメリカ合衆国フロリダ州3306 5コーラル・スプリングス・エ ヌダブリュー・ゼブンス・スト リート8578番

Claims (1)

  1. 【特許請求の範囲】 1、 複数のワイヤポンドパッドによって取シ囲まれた
    ダイボンデインク部位ヲ肩する上方のボンディング面、
    前記上方のボンディング面に対向し、内側のはんだパッ
    ド配列を含む下方のはんだ付は面、および前記はんだパ
    ッドの一部を前記ワイヤボンドパッドの一部に電気的に
    結合する手段とを1.肩し、 前記内側のはんだパッドを取り囲んでいる前記下方のは
    んだ付は面の絶縁性周辺部位?具えることを特徴とし、 前記絶縁性周辺部位によって前記チップキャリヤの縁が
    他の電子部品の導電性表面に無害に直接に接触できて高
    密度実装を可能にする 高密度リードレスチップキャリヤ。 2 前記結合手段は、 前記上方のボンディング面から中間層に延びている第1
    の複数の貫通穴と、 前記下方のはんだ付は面から前記中間層に延びている第
    2の複数の貫通穴と、 その各々が前記第1の複数の貫通穴の一部を前記第2の
    複数の貫通穴の一部に結合する複数の導体とを含むこと
    を特徴とする特許請求の範囲第1項のチップキャリヤ。
JP4638284A 1983-03-11 1984-03-10 高密度リ−ドレスチツプキヤリヤ Pending JPS59172758A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47439483A 1983-03-11 1983-03-11
US474395 1983-03-11
US474394 1990-02-05

Publications (1)

Publication Number Publication Date
JPS59172758A true JPS59172758A (ja) 1984-09-29

Family

ID=23883333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4638284A Pending JPS59172758A (ja) 1983-03-11 1984-03-10 高密度リ−ドレスチツプキヤリヤ

Country Status (1)

Country Link
JP (1) JPS59172758A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319406A (ja) * 1989-06-15 1991-01-28 Nec Corp 表面実装型水晶発振器
JP2018050025A (ja) * 2016-09-15 2018-03-29 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2020123618A (ja) * 2019-01-29 2020-08-13 京セラ株式会社 回路基板、電子部品および電子モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319406A (ja) * 1989-06-15 1991-01-28 Nec Corp 表面実装型水晶発振器
JP2018050025A (ja) * 2016-09-15 2018-03-29 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2020123618A (ja) * 2019-01-29 2020-08-13 京セラ株式会社 回路基板、電子部品および電子モジュール

Similar Documents

Publication Publication Date Title
US5414299A (en) Semi-conductor device interconnect package assembly for improved package performance
KR0156480B1 (ko) 반도체 장치 및 제조방법
US6326696B1 (en) Electronic package with interconnected chips
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US7528007B2 (en) Methods for assembling semiconductor devices and interposers
US6331939B1 (en) Stackable ball grid array package
US6071755A (en) Method of manufacturing semiconductor device
US6060768A (en) Semiconductor device, method of manufacturing the semiconductor device, and method of manufacturing lead frame
US5835355A (en) Tape ball grid array package with perforated metal stiffener
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6396136B2 (en) Ball grid package with multiple power/ground planes
US5404273A (en) Semiconductor-device package and semiconductor device
US20040182604A1 (en) Pinned electronic package with strengthened conductive pad
JPH08213543A (ja) マルチダイパッケージ装置
JPH04129262A (ja) 薄いモールド型表面実装電子デバイス及びその製造法
US6368894B1 (en) Multi-chip semiconductor module and manufacturing process thereof
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US6166435A (en) Flip-chip ball grid array package with a heat slug
JPH01261848A (ja) 半導体装置
US4731700A (en) Semiconductor connection and crossover apparatus
US7585700B2 (en) Ball grid array package stack
JP2004289156A (ja) リセスボンド半導体パッケージ基板
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP3658162B2 (ja) 半導体装置