JPS5916307B2 - Electronic computer control device - Google Patents

Electronic computer control device

Info

Publication number
JPS5916307B2
JPS5916307B2 JP51096785A JP9678576A JPS5916307B2 JP S5916307 B2 JPS5916307 B2 JP S5916307B2 JP 51096785 A JP51096785 A JP 51096785A JP 9678576 A JP9678576 A JP 9678576A JP S5916307 B2 JPS5916307 B2 JP S5916307B2
Authority
JP
Japan
Prior art keywords
key
signal
key input
pressed
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51096785A
Other languages
Japanese (ja)
Other versions
JPS5322345A (en
Inventor
忠彦 中桐
滋 諸川
稔 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP51096785A priority Critical patent/JPS5916307B2/en
Publication of JPS5322345A publication Critical patent/JPS5322345A/en
Publication of JPS5916307B2 publication Critical patent/JPS5916307B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 この発明は、キーボードのキーが押されてから一定時間
内につぎのキーが押されなかつたときに、電子計算機の
各部に供給される電源電流を遮断するような制御を行う
制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a control system that cuts off the power supply current supplied to each part of a computer when a key on a keyboard is pressed and the next key is not pressed within a certain period of time. The present invention relates to a control device that performs the following operations.

電子計算機の中で、電池を電源とする小形のものでは、
必要のないときにも長時間にわたつて動作状態に保持し
ておくことは電池寿命の点で不利であり、とくに電子腕
時計に組込まれた超小形のものでは電池の余分な消耗は
切実な問題である。この発明の目的は、キーが押されて
から一定時間以内につぎのキーが押されなかつた場合に
計算機の機能を休止させることによつて、電池の余分な
消耗を防止するように改良した制御装置を提供すること
である。一般的な電子計算機の使用形態において、必要
な計算を行つている間は、キーボードのキーは数秒、長
くても1分以内のインターバルで押されるのが普通であ
り、1分間を越える間隔があいた場合は計算を終了した
ものと判断してさしつかえない。
Among electronic computers, small ones that are powered by batteries,
Leaving a watch in an operating state for a long time even when it is not needed is disadvantageous in terms of battery life, and excessive battery consumption is a serious problem, especially for ultra-small devices built into electronic wristwatches. It is. An object of the present invention is to provide an improved control system that prevents unnecessary battery consumption by suspending the functionality of a computer if the next key is not pressed within a certain period of time after a key is pressed. The purpose is to provide equipment. In the typical usage pattern of electronic computers, while performing the necessary calculations, keys on the keyboard are usually pressed at intervals of several seconds, up to one minute, and there are intervals of more than one minute. In this case, it is safe to assume that the calculation has been completed.

したがつてこれ以上の長時間にわたつて各部、とくに電
力消費量の大きい表示装置を動作状態に保持しておくこ
とは、電池の余分な消耗をきたすだけである。必要な計
算が終了したのちには直ちに電源スイッチをOFFにす
ることが望ましいが、この操作は面倒であるので、常に
励行されるとは限らない。したがつて一連のキー操作後
に、つぎのキー操作が行われなかつた場合に電源をOF
Fにするこの発明の制御装置は、電池の余分な消耗を防
止すると同時に、電源スイッチのON、OFF操作から
オペレータを解放する。つぎにこの発明の一実施例を図
面にしたがつて説明する。
Therefore, keeping the various parts, especially the display device, which consumes a large amount of power, in an operating state for a longer period of time will only cause unnecessary battery consumption. Although it is desirable to turn off the power switch immediately after completing the necessary calculations, this operation is cumbersome and is not always carried out. Therefore, if the next key operation is not performed after a series of key operations, the power will be turned off.
The control device of the present invention prevents unnecessary battery consumption and at the same time relieves the operator from turning on and off the power switch. Next, one embodiment of the present invention will be described with reference to the drawings.

第1図において符号1で示すキーボードは、多数のキー
2を保持しているキー保持板3と、導電ゴム板4と、プ
リント板5とで構成されている。プリント板5は、その
表面に相互に平行な一連の導体5aを、また背面に導体
5aと直交する相互に平行な一連の導体5bをそれぞれ
有し、導体5bの一部は、各導体5aとの交点部分で表
面に露出している。また導電ゴム板4は、各キー2と対
応する位置において膨出部4aを有している。この膨出
部4aは、常時は導体5aおよび5bの両方と同時に接
触することはないが、キー2を介してプリント板5に向
けて押圧されたときに変形して、一つの導体5aと、一
つの導体5bとを相互に電気的に接続する。各導体5a
および5bは公知のデコーダ回路に接続されていて、相
互に接続された一組の導体5aおよび5bの組合せから
、どのキー2が押されたかの判別が行われる。そしてデ
コーダ回路の出力は、演算回路に送られて所定の演算を
遂行するために使用され、得られた演算結果が表示装置
に表示される。これらの構成および機能は一般の電子計
算機の場合と同様であるので、その詳細な説明は省略す
る。以上の説明から明らかなように、どのキー2を押し
た場合にも、導電ゴム4はその一部で導体5aおよび5
bの両方と接触することになり、その電位が変化する。
この電位の変化は、キー2が押されたことを示すキー入
力信号として、第2図に示す0R回路11を経てフリツ
プフロツプ12のりセツト入力に供給される。これによ
つてフリツプフロツプ12のQ出力のレベルが「H」に
なり、この「H]レベルの制御信号によつて、電子計算
機の各部に駆動電流を供給して計算動作開始の状態に入
るような制御が行われる。なおキー入力信号が供給され
る入力端子が第2図に2つ示されているのは、導電ゴム
板1が複数の部分に分割されている場合を考慮したもの
で、もし単一の部分からなつてれば、キー入力信号は一
つだけであるから、入力端子も一つだけでよく、0Rゲ
ート11も省略できる。またフリツプフロツプ12のQ
出力は、ANDゲート13の一方の入力端に供給される
The keyboard indicated by reference numeral 1 in FIG. 1 is composed of a key holding plate 3 holding a large number of keys 2, a conductive rubber plate 4, and a printed board 5. The printed board 5 has a series of mutually parallel conductors 5a on its front surface, and a series of mutually parallel conductors 5b that are perpendicular to the conductors 5a on its back surface, and a part of the conductors 5b is connected to each conductor 5a. exposed on the surface at the intersection of Further, the conductive rubber plate 4 has a bulge portion 4a at a position corresponding to each key 2. This bulging portion 4a does not normally come into contact with both conductors 5a and 5b at the same time, but when it is pressed toward the printed board 5 via the key 2, it deforms and connects with one conductor 5a. One conductor 5b is electrically connected to each other. Each conductor 5a
and 5b are connected to a known decoder circuit, and it is determined which key 2 has been pressed based on the combination of a set of interconnected conductors 5a and 5b. The output of the decoder circuit is sent to an arithmetic circuit and used to perform a predetermined arithmetic operation, and the obtained arithmetic result is displayed on a display device. Since these configurations and functions are similar to those of a general electronic computer, detailed explanation thereof will be omitted. As is clear from the above explanation, when any key 2 is pressed, the conductive rubber 4 is partially connected to the conductors 5a and 5.
It comes into contact with both b and its potential changes.
This change in potential is supplied to the reset input of the flip-flop 12 via the 0R circuit 11 shown in FIG. 2 as a key input signal indicating that the key 2 has been pressed. As a result, the level of the Q output of the flip-flop 12 becomes "H", and this "H" level control signal supplies drive current to each part of the electronic computer to enter the state of starting calculation operation. The reason why two input terminals to which key input signals are supplied is shown in FIG. 2 is to take into consideration the case where the conductive rubber plate 1 is divided into multiple parts. If it is made up of a single part, there is only one key input signal, so only one input terminal is required, and the 0R gate 11 can also be omitted.
The output is supplied to one input terminal of AND gate 13.

このANDゲート13の他方の入力端には、一定の周波
数を有するタイミングパルスが供給され、このタイミン
グパルスは、フリツプフロツプ12のQ出力のレベルが
[H」の間だけANDゲー口3を通過してカウンタ14
のカウント人力に供給される。カウンタ14は、供給さ
れたタイミングパルスをカウントし、そのカウント数が
設定値に達したときは、デコーダ15からフリツプフロ
ツプ12のセツト入力にパルスを供給するタイマー回路
として働く。またカウンタ14は、つぎのキー入力信号
がりセツト入力に供給されるごとにりセツトされる。い
ま、キー2の一つを押すことによつてキー入力信号が与
えられると、フリツプフロツプ12は直ちにりセツトさ
れ、制御信号が発生し、同時にANDグート13を経て
カウンタ13にタイミングパルスが供給される。
A timing pulse having a constant frequency is supplied to the other input terminal of this AND gate 13, and this timing pulse passes through the AND gate 3 only while the level of the Q output of the flip-flop 12 is [H]. counter 14
The count is supplied by human power. The counter 14 counts the supplied timing pulses, and when the count reaches a set value, it functions as a timer circuit that supplies a pulse from the decoder 15 to the set input of the flip-flop 12. Further, the counter 14 is reset each time the next key input signal is supplied to the reset input. Now, when a key input signal is given by pressing one of the keys 2, the flip-flop 12 is immediately reset, a control signal is generated, and at the same time a timing pulse is supplied to the counter 13 via the AND gate 13. .

ここでつぎのキー入力信号が供給されなかつた場合には
、カウンタ14のカウントが進行し、設定されたカウン
ト数に達したときに、フリツプフロツプ12がりセツト
されて制御信号のレベルが「L」になる。すなわち一つ
のキー入力信号が供給されてから、一定時間が経過する
までの間だけ制御信号のレベルが「−H]になる動作が
得られる。しカルカウンタ14のカウント数が設定値に
達しないうちにつぎのキー入力信号が供給された場合に
は、この信号によつてカウンタ14がりセツトされるの
で、カウンタ14はカウントを始めからやり直す。タイ
ミングパルスの周波数が一定であれば、カウンタ14が
カウントを開始してから設定数に達するまでの時間も一
定であり、したがつて上記の説明は、一つのキー2が押
されてから一定時間以内につぎのキー2が押されなかつ
た場合に自動的に動作が停止するといい換えることがで
きる。
If the next key input signal is not supplied here, the count of the counter 14 progresses, and when the set count is reached, the flip-flop 12 is reset and the level of the control signal goes to "L". Become. In other words, an operation is obtained in which the level of the control signal becomes "-H" only for a certain period of time after one key input signal is supplied.Then, the count number of the cull counter 14 does not reach the set value. When the next key input signal is supplied, the counter 14 is reset by this signal, so the counter 14 starts counting from the beginning.If the frequency of the timing pulse is constant, the counter 14 The time from starting counting to reaching the set number is also constant, so the above explanation applies only if the next key 2 is not pressed within a certain amount of time after one key 2 is pressed. It can be said that the operation stops automatically.

そして設定時間内につぎのキー2が押された場合には、
この設定時間が更新されることになる。タイミングパル
スとしては、通常の形態の電子計算機の場合には、内部
の各回路の同期をとるために用いられているものを利用
することができる。また電子腕時計に一体的に組込まれ
る形式である場合には、時計動作用の計時信号を利用す
ることができるし、あるいは時刻表示用シグナル出力端
から取出してデコードしたものを利用してもよい。後者
の場合には、個々に独立に構成された複数のICチツプ
を利用して多様なシステムを構成する場合にとくに有利
である。以上に説明したようにこの発明によれば、一連
のキー操作を終了してから一定時間後に自動的に電源O
FFの状態とすることができる。
If the next key 2 is pressed within the set time,
This set time will be updated. As the timing pulse, in the case of an ordinary type of electronic computer, one used for synchronizing each internal circuit can be used. In addition, in the case of a type that is integrated into an electronic wristwatch, a clock signal for clock operation can be used, or a signal extracted from a time display signal output terminal and decoded may be used. The latter case is particularly advantageous when a variety of systems are constructed using a plurality of independently constructed IC chips. As explained above, according to the present invention, the power is automatically turned off after a certain period of time after a series of key operations are completed.
It can be in the FF state.

したがつて不必要に動作を持続することによる電力の消
費がなくなり、とくに小形の電池を電源とするものにお
いて、電池寿命の大幅な延長が期待できる。また、この
発明は電源OFF用のFFl2のQ出力を、ゲート13
の一方の入力とすると同時に、FFl2のりセツト端子
とカウンタ14のリセツト端子とを接続してある為、キ
ーが押されている間は、FFl2のQ出力がゲー口3を
0Nにしても、カウンタ14はりセツト状態にある為、
カウンタ14からなるタイマー回路は作動しません。こ
の事は、つまり、キー入力がなくなつてから、タイマー
回路が作動する事になり、キーをロツクして長時間の表
示を行つているような場合に電源が0FFになる如き不
都合を生ずることがない。さらに、この発明はカウンタ
14のタイミングパルスを、電子腕時計の秒、分、時等
、非常に時間巾の長いクロツクで代用出来るため、タイ
マーカウンタの分周器の構成を容易に簡略化することが
できる等の効果が得られる。
Therefore, power consumption due to unnecessary continuous operation is eliminated, and battery life can be expected to be significantly extended, especially in devices powered by small batteries. In addition, this invention allows the Q output of FF12 for power OFF to be connected to the gate 13.
At the same time, the reset terminal of FFl2 is connected to the reset terminal of the counter 14, so while the key is pressed, even if the Q output of FFl2 turns gate 3 to 0N, the counter will not be activated. 14 Since the beam is in the set state,
The timer circuit consisting of counter 14 does not operate. This means that the timer circuit will start operating after there is no key input, which may cause inconveniences such as the power turning off when the key is locked and the display is displayed for a long time. There is no. Furthermore, in the present invention, the timing pulse of the counter 14 can be replaced with a clock having a very long time span such as seconds, minutes, hours, etc. of an electronic wristwatch, so the configuration of the frequency divider of the timer counter can be easily simplified. Effects such as being able to do this can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による制御装置を有する電
子計算機に適用されたキーボードの要部の分解斜視図、
第2図は同制御装置の構成を示すプロツク図である。 1・・・・・・キーボード、2・・・・・・キー、3・
・・・・・キー保持板、4・・・・・・導電ゴム板、4
a・・・・・・膨出部、5・・・・・・プリント板、5
a,5b・・・・・・導体、12・・・・・・フリツプ
フロツプ、14・・・・・・カウンタ、15・・・・・
・デコーダ。
FIG. 1 is an exploded perspective view of the main parts of a keyboard applied to an electronic computer having a control device according to an embodiment of the present invention;
FIG. 2 is a block diagram showing the configuration of the control device. 1...Keyboard, 2...Key, 3.
...Key holding plate, 4... Conductive rubber plate, 4
a...Bulging part, 5...Printed board, 5
a, 5b...Conductor, 12...Flip-flop, 14...Counter, 15...
·decoder.

Claims (1)

【特許請求の範囲】[Claims] 1 キーボードのキーで押されることにより導体間を接
続してキー入力信号を発生する導電ゴムと、前記キー入
力信号を受けている間は常にリセット状態を継続して電
源をONにする制御信号を発生するフリップフロップと
、前記制御信号を受けている間は電子時計の時計動作用
計時信号よりなるタイミングパルスを通過させるゲート
回路と、前記キー入力信号を受けている間はリセット状
態となり該キー入力信号がなくなると同時に前記ゲート
回路を通過したタイミングパルスのカウントを開始する
タイマーカウンタと、前記タイマーカウンタが設定され
たカウント数に達する一定時間後に前記フリップフロッ
プをセット状態に反転させ前記制御信号を遮断して電源
をOFFにするデコーダとを備えた電子計算機の制御装
置。
1 A conductive rubber that connects conductors and generates a key input signal when pressed by a key on a keyboard, and a control signal that always maintains the reset state and turns on the power while receiving the key input signal. a gate circuit that passes a timing pulse consisting of a timing signal for clock operation of an electronic watch while receiving the control signal, and a reset state while receiving the key input signal, and the key input a timer counter that starts counting the timing pulses that have passed through the gate circuit as soon as the signal disappears; and after a certain period of time when the timer counter reaches a set count, the flip-flop is inverted to a set state and the control signal is cut off. A control device for an electronic computer, comprising a decoder that turns off the power.
JP51096785A 1976-08-13 1976-08-13 Electronic computer control device Expired JPS5916307B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51096785A JPS5916307B2 (en) 1976-08-13 1976-08-13 Electronic computer control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51096785A JPS5916307B2 (en) 1976-08-13 1976-08-13 Electronic computer control device

Publications (2)

Publication Number Publication Date
JPS5322345A JPS5322345A (en) 1978-03-01
JPS5916307B2 true JPS5916307B2 (en) 1984-04-14

Family

ID=14174277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51096785A Expired JPS5916307B2 (en) 1976-08-13 1976-08-13 Electronic computer control device

Country Status (1)

Country Link
JP (1) JPS5916307B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5563585U (en) * 1978-10-25 1980-04-30
JPS55165205U (en) * 1979-05-16 1980-11-27
JPS61256420A (en) * 1985-05-09 1986-11-14 Panafacom Ltd Automatic power supply cut-off control system
WO1992021081A1 (en) * 1991-05-17 1992-11-26 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor and hard disk, and idle mode implementation
US5551033A (en) * 1991-05-17 1996-08-27 Zenith Data Systems Corporation Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program
US5652890A (en) * 1991-05-17 1997-07-29 Vantus Technologies, Inc. Interrupt for a protected mode microprocessor which facilitates transparent entry to and exit from suspend mode
US5303171A (en) * 1992-04-03 1994-04-12 Zenith Data Systems Corporation System suspend on lid close and system resume on lid open
US5394527A (en) * 1991-05-17 1995-02-28 Zenith Data Systems Corporation Method and apparatus facilitating use of a hard disk drive in a computer system having suspend/resume capability

Also Published As

Publication number Publication date
JPS5322345A (en) 1978-03-01

Similar Documents

Publication Publication Date Title
US4257117A (en) Electronic watch with touch-sensitive keys
US4041295A (en) Electronic timepiece calculator
KR101094601B1 (en) Interactive switching device for a portable electronic apparatus
US4120036A (en) Time information correction in combination timepiece and calculator
JPS5916307B2 (en) Electronic computer control device
US4255802A (en) Electronic timepiece
US4033108A (en) Automatic cut-off setting system for LED display in a solid-state watch
JPH0370766B2 (en)
GB1573408A (en) Electronic timepieces
US4473302A (en) Electronic device
JPH0217354Y2 (en)
JPS641680Y2 (en)
JPH0576597B2 (en)
KR810000400B1 (en) Automatic cut-off setting system for led display in a solid-state watch
JPS5810155Y2 (en) battery operated watch
JPS5851632B2 (en) Computer wristwatch
JPS5918513Y2 (en) electronic desk calculator
JPS5462866A (en) Electronic timing device
JPH0369215B2 (en)
GB1339232A (en) Timepiece having a liquid crystal display
JPS5642460A (en) Push-button dialing circuit
JPS59187284A (en) Electronic wrist watch
JPS5589782A (en) Electronic watch
JPS6247109Y2 (en)
JPS5843048A (en) Electronic calculator with timepiece