JPS59149053A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置の構造および製造方法に係シ、特に
高集積密度、商性能なトランジスタでコレクタ・エミッ
タ間の短絡による歩留り低下の少ないバイポーラトラン
ジスタに関するものである。

〔従来技術〕

これまでに知られた半導体装置の代表例とじて第１図に
示される如きものがある。本構造の半導体装置はマルチ
・コレクタ倉必装とする場合にも、コレクタ間の性能の
差がほとんど問題なきものとされている。

第１図において、３０１はｎ形半導体基板、３０２は素
子分子４１＋用の厚い酸化膜、３０３はｐ形半導体領域
（トランジスタのベース領域）、３０４はｎ形半導体領
域（トランジスタのエミッタ又はコレクタ領域）、３０
５は多結晶シリコン層、３０６は酸化膜、３０７は金属
電極、３０８はｐ形半導体領域で■■Ｌ系子のインジェ
クタを示している。なお、アルファベットは装置の部位
の役割ケ示している。Ｂはベース端子、Ｃ１，Ｃ２゜Ｃ
３は各々第１−第３のコレクタ端子である。第１図に示
した構造はベース端子Ｂは各コレクタ間から取シ出され
、金属膜３０７によって接続されている。従って、各コ
レクタ間における′屯成増巾率特性或いは動作の遅延時
間の特性はその差異が解消されている。第２図は第１肉
の装置の等価回路である。

第１図の半導体装置の部分的平面パターン図とそのＡ−
Ａ’而での燵造断面を第３図（ａ）、　（ｂ）に示す。

本例の４ｓ漬のトランジスタは、第３図（ｂ）に示した
ように、エミッタ３０４が、多結晶シリコン１曽３０５
からの不純物の拡散によって形成され、ウォールド・エ
ミッタ構造となる。ウォールド・エミッタ構造は、従来
からよく知られているように、ベース層が厚い酸化膜と
接する部分では、ベース層の不純物濃度が低くなること
と、酸化膜等のエツチングの際にエツチングされてベー
ス層の表面からの拡散深さが浅くなっているために、コ
レクタ・エミッタ間の短絡が多いことである。このこと
は、集積回路の歩留りを著しく低下させ、製造工稲上の
大きな問題点となる。

〔発明の目的〕

本発明の目的はバイポーラ・トランジスタにおいて、ベ
ース端子取出し穴とエミッタ領域端までの距離が短かく
（旨集積密度のトランジスタとなり、ベース抵抗が小さ
いので高性能の素子となる）、かつエミッタ領域と素子
分離用の厚い酸化膜の間に一定の距離ケ持たせた（非つ
エールド・エミッタ構造となるので、コレクタ・エミッ
タ間の短絡全防止できる）構造のトランジスタケ提供す
るものである。

〔発明の概要〕

本発明においては、ベース抵抗全低減させるために、ベ
ース電極に金属、エミッタ電極に多結晶シリコンを用い
て両電極Ｅ川の距離上の制約を除くとともに、かつ、コ
レクタ・エミッタ間の短箱紫防止するために、エミッタ
領域と素子分離用の岸い酸化膜の領域ケ１枚のマスクｌ
／ｃ、ｌ：る自己動台法で形成する。

以下、本発明を具体例ケ用いて説明する。

第４図は、本発明の第１の実施例？示したものであり、
２エミツタのｎｐｎトランジスタの例である。なお、不
明細書においてたとえばｎｐｎ　）ランジスタ全ｌ導電
形形のトランジスタと称する時、ｐｎｐトランジスタ（
ｒ［２４電形のトランジスタの如く称する。勿論第１．
第２の呼称はｎｐｎとｎｐｎｋ区別するためのもので、
上述と逆の関（９） 係に対応させて称し２ても良い。第４図（ａ）は、第４
図（ｂ）に示したトランジスタ平面パターンにおけるＡ
−Ａ’面での構造萌面図、第４図（Ｃ）は、第４図（ｂ
）でのＢ−Ｂ’而での４＃遺喀面図である。第４図にお
いては、集積回路の基板、埋込み層、コレクタ端子等は
省略しである。

本発明のトランジスタは、エミツタ７０４ケ多結晶シリ
コン層７０５で取出し、ベース７０３ケ金祠配森７０７
で取出す。本発明のトランジスタの構造の特徴は、 （１）ベース端子は、各エミッタ領域の両脇から取出さ
れ、エミッタ端子用の多結晶シリコンｊ−の上？、酸化
膜７０６ケ介して配線されている。

（２）　　エミッタ領域７０４とベース端子取出し穴と
（１：ｒ　距離Ｌ　ｉは、ベース・コレクタ間の短絡が
起きないように酸化膜７０８で決定されている。

（３）素子分離用の厚い酸化膜７０２とベース領域が接
する境界７１０は、浅い接置の領域となっている。

（４）多結晶シリコン層が、ベース領域と素子分離（ｌ
Ｏ） 用の厚い酸化膜の境界全横切る部分では、第７図（ｂ）
、　（Ｃ）に７０９とｄ己した部分のように、多結晶シ
リコン層の下に薄い酸化膜７１１と浅い接合のベース頭
載ケ有する。

（５）　　エミッタ領域７（）４の長さは、薄い酸化膜
７１１間の距離で決定され、エミッタ領域が厚い酸化膜
７０２に接することがない。

などである。

これらの構造上の特徴から、本発明のトランジスタは、
以下のような性能上の利点ケ有している。

まず、その第１点は、本発明のトランジスタのベース抵
抗が著しく小さくなることである。このことは、構造上
の特徴（１）と（２）に起因する。つまり、第１図の従
来例と同様に、本発明では、ベース端子の取出し穴とエ
ミッタ領域の距離Ｌｘｌｉ枚のマスクを用いたホト・レ
ジスト工程で決めることができるので、この距離ケ短か
くすることができる（　Ｌ　１”：：１〜２μｍ）。し
たがって、ベース抵抗？著しく低減するととが可能とな
る。しかも、上記の距離Ｌ１ｐマスクを用いて決定する
ので、（１１） 従来例に見られたようなベース端子とエミッタとの短節
不良といった現象ケなくすことが可能となる。また、土
日己距離Ｌ１全短かくできることによって、トランジス
タの面積が小さくなシ、集積密度が向上する利点がある
。

さらに、第１図の従来しｕでも述べたように、マルチ・
エミッタ・トランジスタ、マルチ・コレクタＩ２Ｌ素子
においては、ベース端子が金属配線によって各エミッタ
間、各コレクタ１１］から取出されるため、各エミッタ
、谷コレクタとも同一の両性能が達成される利点がある
。％に、常にマルチ・コレクタを必要とするＩＩＬＸ子
においては、・厄流増幅率、速度が各コレクタ間で同一
の高性能となり、集積回路全体としての性能向上にも、
また回路設計上、レイアウト設計上にも多大の利益ケも
たらす。

次に、本発明のトランジスタでは、コレクタ・エミッタ
間の短節不良がほとんどないことである。

これは、構造上の特徴（３）、　（４）、　（５）に起
因している。

つ唸り、本発明のトランジスタでは、第１図及び（１２
） 第３図に示した従来例のトランジスタのようにエミッタ
領域が素子分離用の厚い酸化膜に接する、といったこと
がない。エミッタ領域は、素子分離用の厚い酸化膜から
一定の距離ヶおいて形成され、上配厚いば化膜とトラン
ジスタが接する部分は浅い接合のベース領域となってい
る。この浅い接合のベース領域と多結晶シリコン層の間
には薄い酸化膜が形成され、多結晶シリコンからベース
領域への不純物の拡散を防止している。本発明のこのよ
うな非ウォールド・エミッタ領域は、従来トランジスタ
のように２枚のマスク金柑いて形成するのとは異なシ、
素子分離用の厚い酸化膜の形成用のマスク１枚全用いて
行う。このため、従来のトランジスタとは異なシ、エミ
ッタ領域と素子分離用の厚い酸化膜の間の距離全決定す
る際にマスク合わせのための余裕ケとる必要がなくなシ
、この距離ケ短かくすることが可能となる。このことは
、素子面績ケ一層低減できること？意味するとともに、
面積低減に伴う接倉芥址の減少を意味し、筒周波特性の
優れた゛トランジスタが得られることに（１３） なる。

〔発明の実施例〕

以上、本発明の一実施しＵ全参照して、本発明の特徴と
その利点ケ述べてきたが、以下に本発明のその他の実施
例と、本発明のトランジスタケ製造するだめの工程につ
いて述べる。

実施例　ｌ 第５図は、第４図で示した本発明のトランジスタケ得る
だめの製造工程ケ順に示したものである。

まず、第５図（ａ）においては、集積回路におけるエピ
タキシャル層成長後のトランジスタの断面？示しである
。以下、本製造工程図では、エピタキシャル層より上部
のみケ示している。本発明では、エピタキシャル層８０
１ケ成長後、表面に薄い酸化膜８０２、窒化膜８０３、
多結晶シリコン層８０４、屋化に８０５に形成する。こ
の後、将来トランジスタのベース領域となる部分の周辺
部分にだけ、窒化膜８０５ケ残し、第５図（ｂ）のよう
な窒化膜の平面パターンを作る。

次に、この窒化膜８０５ケマスクとして表向が（１４） ｊ＠出［７た多結晶シリコン層全選択酸化し、第５図（
Ｃ）に示すような酸化膜８０６を形成する。次に、第５
図（ｄ）のように窒化膜８０５を除去し、多結晶シリコ
ン層８０４で囲まれた部分紫覆うようにホト・レジスト
膜８０７ケパターン形成する。このトキのホト・レジス
ト膜８０７のパターンハ、多結晶シリコン層で囲腫れた
部分會榎っていれはよく、厳密なマスク合わせの精度は
必要がない。

次に、多結晶シリコンＩ？Ｊ　８０４の外側の素子の分
離用領域となるｇｌ１分の表面に露出した酸化膜８０６
ケ除去する。このとき、第５図（ｄ）　Ｋおける素子の
分離用領域であシながら、ホト・レジスト族の下にある
酸化膜８０６の部分は、サイドエッチによシ除去する。

この後、ホト・レジスト膜全除去すると第５図（ｅ）の
ような構造となる。次に、表面に残した酸化膜８０６と
多結晶シリコン脂８０４をマスクとして、窒化膜８０３
ケ除去し、第５図（ｆ）の構造を得る。その後、全曲の
酸化膜全除去すると、多結晶シリコン層８０４の内側の
酸化膜８０６と外側の酸化膜８０２が除去され、第（１
５） ５図（ｇ）の構造となる。平面パターンとしては第５図
（ｈ）のように多結晶シリコン層８０４の内倶１に窒化
膜８０３が露出する。

次に、素子分離用の厚い酸化膜５ｏ８ｋ、上記窒化膜８
０３ケマスクとして周知の熱酸化法によって形成すると
第５図（ｉ）のようになる。このとき、残っていた多結
晶シリコン層８０４は、同時に酸化されて酸化膜８０９
となる。本工程では、厚い酸化膜８０８ケ形成すると窒
化膜８０３側にバード・ピークが伸びていき、酸化膜８
０９の一部は、このバード・ピークの上に来り上けた形
となるが、本発明の説明の本質には直接関連はしないの
で、第５図（りではバード・ピークの伸びの詳細な点は
省略しである。

次に、上記酸化１１ｆＡ８０９（ｒマスクとして窒化膜
８０３を除去すると第５図（ｊ）のようになる。この後
に、窒化膜８０３ｆｆ：マスクとして、酸化膜８０２゜
８０９を除去し、第５図少）の構造を得る。

次に、シリコン表面？Ｉ：ｓ＜再師化し、酸化膜８１０
ｅ形成した後に、ボロン・イオンケ注入し、（１６） 第５図（りの構造を得るか、又は第５図（ｋ）の工程の
後にそのままボロンイオンケ注入して第５図（ホ）の構
造を得る。いずれの場合も、窒化膜８０３が残っている
部分の下部には浅い接合のｐ形半導体領域８１２が形成
され、窒化膜８０３に囲オれた内側の部分には、深い接
合のｐ形半導体領域８１１が形成される。

次に、窒化膜８０３ケ除去し、不純物ケ含んだ多結晶シ
リコン層８１３ｉ堆槓させてパターン形成するか、ある
いは多結晶シリコンを堆積させた後に不純物を注入して
パターン形成し、第５図（ｎ）の構造を得る。この多結
晶シリコン８１３は、エミッタ領域形成のための不純物
源であり、エミッタ端子取出しのだめの電極配線でもあ
る。第５図（０）は、第５図（ｎ）までの工８ヶ終えた
後の平面パターン図である。本発明での特徴は、第５図
（０）かられかるように、トランジスタの周辺に薄い酸
化膜８０２があわ、その下にトランジスタのベースとな
る浅い接合のｐ形半導体領域があることである。

さらに、多結晶シリコン層８１３が、トランジスタのベ
ース層と素子分離用の厚い酸化膜の境界を横切る部分８
１４では、多結晶シリコン層８１３と浅い接合のｐ形ベ
ース領域８１２の間に薄い酸化膜８０２會介在させてい
ることである。この点を詳細に説明するために、第５図
（０）の平曲パターンにおけるＤ−Ｄ’面での断面図ケ
第５図争）に示す。第５図では説明？わかりやすくする
ために、多結晶シリコン層８１３からｐ形ベース領域８
１１に不純物が拡散されてエミッタ領域８１５が形成さ
れている様子全示しである。このエミッタ領域８１５両
端は、厚い酸化膜の両端から張シ出した酸化膜８０２に
よって決定される。したがって、本発明のトランジスタ
では、エミッタ領域８１５と素子分離用の〃い酸化膜８
０８の間に浅い接合のｐ形ベース領域８１２’ｉ介在さ
せて一定距離金保った非ウォールド・エミッタ構造のト
ランジスタケ得ることができる。しかも、この非ウォー
ルド・エミッタ構造全決定するためにベース領域周辺の
一定幅の薄い酸化膜金銭すにあたっては、本発明では従
来のトランジスタと異なり、本質的に１枚のマスクを用
いてベース領域、素子分離用の厚い酸化膜の形成と合わ
せて自己整合法で形成することができる。

次に、全面酸化ケして酸化膜８１６ｉ形成すると同時に
エミッタ拡散を行うか、これらの工程ケ別々に行い、第
５図（ｑ）の構造金得る。この後に、ホト・レジスト膜
８１７にマスクとして、酸化膜８１６を部分的に除去し
、ベース端子取出し穴８１８ケ開けて、第５図（ｒ）の
栴造ケ得る。最後にベース端子電極粗金ｍ８１９に被着
してパターン形成し、第５図（Ｓ）の構造を得る。

本発明では、ベース端子取出し穴は第５図（ｒ）で示し
たように、エミッタ領域の近傍でしかも、マスク設計の
段階で一定距離全おいて形成できるので、ベース・エミ
ッタ間の短絡不ｊ１４７ｊｆｆつつ、ベース抵抗ケ著し
く低減できるという第１」点ケ有している。また、第５
図（８）に示したように、ベース端子金桐電極は、エミ
ッタ端子となる多結晶シリコンをまたいで、端子取出し
穴？接続しているので、従来トランジスタにみられたよ
うなマルチ・（１９） エミッタ・トランジスタにおけるベース抵抗の増加によ
る性能の低下ということがない。

実施例　２ 以上、不発明のトランジスタの基本的な構造とその製造
方法について述べてきたが、本発明の第２の実施例につ
いて第６図？蚕照しながら述べる。

第６図（ａ）の構造は、第１の実施例における第５図（
ホ）の構造後の工程？終了した図である。第１の実施例
では、射５図−）の構造形成後、窒化膜８０３會除去し
て、多結晶シリコン８１３’に堆積したが、第２の実施
例では工程全簡略化し、窒化膜８０３ケ残したまま、多
結晶シリコン８１３を堆積してパターン形成する。ここ
までの工程を終了した構造が第６図（ａ）であり、第６
図（ｂ）はその平面パターン図、第６図（Ｃ）が、第６
図（ｂ）でのＥ−Ｅ’而の断面図である。この工程後、
第５図（ｒ）と同一の工程ケ経て第６図（ｄ）の構造金
得る。本発明の＠２の実施例においても、第６図かられ
かるように、第１の実施例と同じ利点、 （１）ベース・エミッタ間の短絡不良？防ぎつつ、（２
０） ベース抵抗を著しく低減できる。

（２）非ウォールド・エミッタ構造なので、コレクタ・
エミッタ間短絡不良ケ防止できる。

といったことが得られる。

実施例　３ 次に本発明の第３の実施例ケ第Ｈ図ケ蚕照しで述べる。

＠７図（ａ）は、第１の実施例の第５図（ｑ）と同一の
構造ケ示しである。第１の実施例では、この後にベース
端子取出し穴？開けて、ベース端子出金ＰＡケ被漸する
が、第３の実施例では、第７図中）のようにベース端子
取出し穴の形成後ボロン・イオンを注入してｐ杉の高濃
度領域８２０紫形成する。この後に、ベース端子用金属
ケ被着、パターン形成して、第７図（Ｃ）の構造ケ得る
。なお、第７図において第５図と同一１ｆ１３位は同一
符号で示した。

本発明の第３の実施例の特徴は、第１．第２の実施例の
利点に加えて、さらにベース抵抗が低減できるというこ
とである。また、トランジスタの真性領域のベース濃度
と端子取出し領域のベース（２１） 疾度ケ別々に設定できるので、トランジスタの設計の自
由度が増し、より高性能のトランジスタケ借ることが可
能となる。

実施例　４ 次に、本発明の第４の実施例を第８図ケ参照して述べる
。第８図は、本発明のＩ２Ｌ素子の製造工程と構造ケ示
した図である。本発明において、第１の実施例であるｎ
ｐｎトランジスタとＩ２Ｌ素子のｎｐｎ　１−ランジス
タの構造と製造工程は同一である。ただし、■２Ｌ　系
子においては、ｎｐｎトランジスタと一体となったｐｎ
ｐトランジスタが必要であり、本編４の実施例では、ｎ
ｐｎトランジスタと同時にｐ’ｎｐトランジスタを含ん
だ構造とその製造法全示しである。

寸ず、第５図（ａ）から（１０までの工程全組ｌの実施
例と同一に実施する。その説明は省略する。本実施ψＵ
が、第１の実施例と異なる点は、ｐｎｐトランジスタの
エミッタであるインジェクタと呼ばれる領域？形成する
だめの領域？考慮に入れて素子分＃１ＴＩＪ（域？決定
することである。

（２２） 第８図（ａ）の断面図は、第５図（１０ｔでの工程？へ
た後、素子分離用の厚い酸化膜８０８ケ形成した後に、
素子領域の周囲に薄い酸化膜８０２と窒化膜８０３ケ残
して、半導体の表面を露出させた図である。

本実施例では、次に再酸化して、蕗出していた半導体表
向に薄い酸化膜１１０１’に形成した後、ホト・レジメ
）　Ｉｌａ＜　１１０２　ｋパターン形成して、上自己
の薄い酸化膜１１０１にパターン形成する。

この後に、ｎｐｎトランジスタのベース領域８１１とイ
ンジェクタ領域１１０３に形成するためのボロンφイオ
ン号注入する。あるいは、ホト・レジス）Ｉｌｉ＜１１
０２のパターン形成した後にイオン注入全行ない、この
後に薄い酸化膜をエッチして、薄い酸化膜１１０１ケ残
してもよい。ここまでの工程ケ終えた鎌の構造が、第８
図（ｂ）である。第８図（ｂ）かられかるように、上記
σ〕ホト・レジスト膜１１０２は、インジェクタとｎ　
ｐ　、ｎ　）ランジスタのベース領域との距ＩＩ（ｐｎ
ｐ）ランジスタのベース領域である）？決定するために
用いられる。

（２３） ここの部分の工程だけが、先のｗＪｌの実施例と異なる
点であシ、その後の第８図（Ｃ）〜第１１図（ｈ）に示
した工程は、基本的に第１の実施例と同一である。第８
図（ｇ）に示したように、インジェクタ端子用穴１１０
４もベース端子用穴と同様に開け、金属配線全行なって
第８図（ｈ）に示した■２Ｌ累子勿得る。

なお、本実施例においても、第１の実施例と同様に、第
６図、第７図で示した第２．第３の実施例のように、素
子領域の周囲に窒化膜を残した１まの構造、第９図（ａ
）ベース端子取出し穴の部分のベース濃度ケ高くした構
造（第９図（ｂ））ｋ得ることができるのはいうまでも
ない。

以上述べたＩ２Ｌ　素子は、製造工程上、および、素子
性能上において、第１．第２．第３の実施例で述べた利
点ケ有することは、いうまでもない。

昔だ、本実施例で示したように、本発明のＩ２Ｌ素子は
、通常のｎｐｎトランジスタとほぼ同一の工程で製造０
］能であり、アナログとディジタルの両回路が共存する
ような集積回路に容易に適用で（２４） きる利点がある。

実施例　５ 次に、本発明の第５の実施例（５，＠１０図？蚕照して
述べる。＠４１Ｏ図は、本発明によるもう一つのＩ２Ｌ
　素子の製造工程ケ示した図である。本実施例のＩ２Ｌ
　　素子のｎｐｎトランジスタの構造と製造工程は、第
１．第３の実施例と同一であるが、Ｉ２Ｌ　糸子のイン
ジェクタ部分の構造と製造工程が異なる。

第１Ｏ図（ａ）、　（ｂ）は、第８図（ａ）、（ｂ）と
同一の工程での断面構造と平面パターン？示す図である
。本実施例では、第４の実施例のＩ２Ｌ　素子と異なυ
、あらかじめインジェクタ領域とｎｐｎ＋−ランジスタ
のベース領域の間の部分（１）ｎｌ））ランジスタのベ
ース領域となる部分）？窒化膜８０５で決定する。つま
シ、第１０図（ａ）、、　（ｂ）で示したように将来イ
ンジェクタとなるべ＠部分１２０１の窒化膜全除去し、
多結晶シリコン層８０４ケ露出させる。

さらに、インジェクタとｎｐｎトランジスタのベースと
の間の部分には窒化膜１２０２’に残してお（２５） く。この後の工程では、第１０図（ｊ）に至る工程と第
５図（Ｃ）から第５図（Ｊ）の工程までは基本的に同一
である。従って、その詳細の記述は省略する。同一部位
は同一符号ケ付した。

本実施例では、この後にインジェクタとｎｐｎトランジ
スタのベースとの距１１１１１に決定するためにホト・
レジスト膜１２０５　ｉ、第１Ｏ図［有］）のようＶＣ
酸化膜１２０４の上にパターン形成する。この酸化膜１
２０４は、第１０図（ａ）でパターン形成した窒化膜１
２０２の下にある多結晶シリコンの出１分１２０３が、
第１θ図（ｉ）の工程のときに酸化されたものである。

次に、このホト・レジスト膜１２０５にマスクとして、
素子領域用５分の酸化膜８０２、素子周辺の酸化膜８０
９、および、酸化膜１２０４のうち表面に頭出している
部分？、除去し、第１Ｏ図（りの構造ケ得る。

次に、頭出した半導体表面ケ薄く再酸化して、ボロン・
イオンケ注入するか、そのままボロン・イオンケ注入す
る。このようにすると、第１０図（２６） ｈ）のように、酸化膜１２０４が残っている部分は半導
体内へのイオン注入が行われず、酸化膜８０２窒化膜８
０３が残っている部分は浅いｐ影領域８１２となり、薄
い酸化膜が残っている部分が表面が露出した半導体部分
には探いｐ形頭載ができる。

次に、酸化膜１２０４や半導体表面上の薄い酸化膜？除
去し、第１θ図（ｎ）の構造奮侍る。この後、窒化膜８
０３ケ除去する。

この後の工程は、第４の実施例の第８図（Ｃ）がら（ｔ
ｌ）ｔでの工程と同一であシ、最終的に第１０図（０）
に示したＩ２Ｌ　素子？得る。

また、■２Ｌ　素子のインジェクタ金形成する別の方法
として、第１Ｏ図０）の工程の後、窒化膜８０３をマス
クとして、酸化膜８０２，８０９゜１２０４全除去し、
グ１１図（ａ）に示した構造？得る。この後、半導体表
面を薄く再酸化して、ホト・レシス）Ｉｌｌ（１２ｏ　
（ｉｉパターン形成し、ボロン・イオン？注入し、上記
再酸化膜全除去して第１１図（ｂ）の構造を得る。ある
いは、第１１図（ａ）の（２７） 工程の後にホト・レジスト膜１２０６’ｉパターン形成
して、ボロン・イオン？注入し、第１１図（１））の構
造？得る。

この後の工程は、第８図（Ｃ）医師の工程と同一で最終
的には第１０図（０）の構造が得られる。

なお、本実施例においても、第１．第４の実施例と同様
に、第６１凶、第７図で示した、第２．第３の実施例の
ように、系子領域の周囲に窒化膜ケ残しだままの構造で
ある第１２図、ベース端子取出し穴の部分のベース碌度
ケ高くした構造である第１３図ケ得ることができるのは
いうまでもない。

実施例　６ 第５の実施例のＩ２Ｌ　素子は、第４の実施例と比較し
た場合にほぼ同一の構造が得られるが、この実施例では
、インジェクタとｎｐｎｌ−ランジスタのベースとの間
の酸化膜上に容易に配線を通すことができるという利点
もある。

この構造について、第６の実施例として、第１４図に示
す。第１４図（ａ）は、第１θ図（ｊ）の工程後、イン
ジェクタとｎｐｎ）ランジスタのベース（２８） の距離ケ決めるために、酸化膜がホト・レジスト膜ｆｔ
１３０１のように残し、ボロン・イオンを注入して素子
部分の半導体表面？露出した図である。

この後に、第１４図（ｂ）のように、■２Ｌ　素子のコ
レクタ端子用の多結晶シリコンケバターン形成すると同
時に、インジェクタとｎｐｎ　トランジスタのベースの
間にも配線用の多結晶シリコン１３０２？パターン形成
する。この後、第８図（Ｃ）医師のエタ 程と同一工程？経て、第１苓図（２）の構造全得るとと
ができる。

このように、本実施例では射４の実施例と異なシ、アら
かじめインジェクタとなる領域１２０１’全決めておく
ので、インジェクタとｎｐｎトランジスタのベースの間
に配線を容易に形成することが可能となる利点がある。

なお、第１２図〜第１４図において第１１図と同一＆ｌ
ｉ位は同一符号で示した。

以上述べたＩ２Ｌ　菓子は、製造工程上、および、菓子
性能上において、彫１．第２．第３の実施例で述べた利
点を有することは、いうまでもない。

また、本実施例で示したように、本発明のＩ２Ｌ素子は
、通常のｎｐｎトランジスタとほぼ同一の工程で製造可
能であシ、アナログとディジタルの両回路が共存するよ
うな集積回路に容易に適用できる利点がある。

実施例　７ 次に、第１５図ケ診照して、本発明の第７の実施例につ
いて述べる。第８図、第１０図、第１４図で述べた第４
．第５．第６の実施例では、Ｉ２Ｌ素子のインジェクタ
は、片側にだけｎｐｎ）ランジスタケ有していたが、第
１ｔＩ図に示したように、インジェクタの両ｌｌ１ｌｌ
にｎｐｎトランジスタケ配置することも可能である。こ
の場合は、インジェクタ全両側のｎｐｎ）ランジスタで
共用するので、集権密度が向上するという利点？有して
いる。

次に幅１７図を参照して、本発明の第８の実施例につい
て述べる。第８図、第１θ図、第１斗図で述べた第４．
第５．第６の実施例では、ｎｐｎトランジスタのベース
端子取出し穴は、ｎｐｎトランジスタのコレクタの両側
に開けていたが、第１７図に示したように、片側にだけ
開けることが可能である。この場合は、第４．第５．第
６の実施例のトランジスタよりは、ベース抵抗が増加す
るが、トランジスタの面積音低減し、集積密度全土げる
ことが可能になるという利点がある。

〔発明の効果〕

以上、これまでの実施例で製造工程ケ順ＶＣ説明したよ
うに、本発明に必安なマスクの数は、第５図ケ例にとる
と、第５図（ａ）　ｔでの工程のマスク数は従来トラン
ジスタと同一であシ、それ以降は、（１）　　素子領域
と素子分醸領域？分けるだめのマスク。（第５図（ａ）
） （２）素子分Ｉｉｌ＋￥領域の酸化膜？除去するための
マスク。（第５図（ｄ）） （３）ｎｌ）ｎトランジスタのベース領域ケイオン注入
法で形成するためのマスク。（第５図（１））（４）ｎ
ｐ！ランジスタのエミッタ領域、及び、エミッタ端子音
形成するための多結晶シリコンｋ　パターン形成するた
めのマスク。（第５図（ｎ））（５）ベース端子取出し
穴を開けるだめのマスク。

（３１） （第５図（ｒ）） （６）　　金病市’、４ｊ：４’ｉ形成するだめのマス
ク。（第５図（Ｓ）） という、６枚のマスクだけでトランジスタを形成できる
。このうち、（２）のマスクは、マスクとしての稽密な
梢興は必要ない。

本発明は、このように少ないマスク数で、多結晶シリコ
ン層と全編による２層配線で、グラフトベースを有した
非ウォールド・エミッタ構造のトランジスタ全形成でき
るという大きな利点がある。

従来のトランジスタで、本発明のような構造、あるいは
性能上の利点ケ得るためには、本発明よりも多数のマス
フケ必要とし、しかも非常に複紺な厳しい条件の製造工
程が必要ＶＣなる。

また、本発明によれば多数のコレクタ金必要とするＩ２
Ｌ　Ｘ子などにおいても、ベースに近いコレクタＣ１と
遠いコレクタＣ２における電流増幅率＋ＩＩＦＥ）およ
び動作遅延時間（ｔｐｄ）のばらつきはほとんどなきも
のになし得る。

具体例を示せは次の通シである。

（３２） 第１８図は第５の実施例たる第１０図（０）の構造に対
応する褥価回路である。この場合のｈＦＥ特性を第１９
図、ｔｐｄＯ和性倉第２０図に示す。第１１９図におい
て縦軸は電流増幅率、横軸はコレクタ電流（Ｉｃ）の対
数目盛である。第２０図において縦軸は遅延時間の対数
目盛、横軸にインジェクタ電流（Ｉ）の対数目盛である
。第１９図、第２０図にみられる椋にコレクタによる特
性のバラツキはみられない。更にコレクタ電流数として
も同様の結果であった。

このように、数々の実施例ケ示して述べてきたように、
本発明によれば、製造工程上で非常に大きなオリ点が得
られるとともに、局集積密度で尚性能、不良の少ない高
信頼度のｎｐｎトランジスタ、および、Ｉ２Ｌ　素子が
得られ、とくに、ＩＬＬ　素子においては、回ｌｌ！８
設計上、レイアウト設計上においても、非常に有利な点
を有している。

【図面の簡単な説明】

第１図は従来例たるＩ２Ｌ　素子の構造断面図、第２図
はその等価回路を示す図、第３図（ａ）は、第（３３） １図のトランジスタの平面パターン形成す図、第３図（
ｂ）は同図（ａ）のＡ−Ａ’面の構造断面図？示す、第
４図（ａ）、　（ｅ）および第４図（ｂ）は各々本発明
の一実施例であるｎｐｎ　トランジスタの構造断面図お
よび平曲パターン形成す図、第５図（ａ）、　（Ｃ）〜
（ｇ）、　（ｉ）〜（０）、　（ｐ）および８５図（ｂ
）、　（ｈ）、　（０）は各々本発明の弔ｌの実施例の
製造工程順の構造断面図および平面パターン？示す図、
＃ｇ６図＋（ａ）、　（ｃ）、　（ｄ）および第６図（
ｂ）は各々不発明の第２の実施例の製造工程１ｍの構造
断面図および平面パターン形成す図、第７図は、本発明
の第３の実施例の製造工程順の構造断面図、第８図（ａ
）、　（ｂ）、　（ｃ）、　（ｅ）、　（ｆ）、　（ｇ
）、　（ｈ）および第８図（ｄ）は各々本発明の第４の
実施例の製造工程順の構造断面図および平面パターンを
示す図、＄９図は本発明の別な実施例金示す図、第１θ
図（ａ）、　（ｃ）〜（ｇ）、　（ｉ）〜（０）および
第１θ図（ｂ）、（ｈ）は各々本発明の第５の実施例の
製造工程順の構造断面図および平面パターン形成す図、
第１１図〜第１７図は本発明の別な実施し１」？示す構
造断面図、第１８図は本発明の半導体装置の例？示す等
価回路（３４） ケ示す図、第１９図および第２０図は各々Ｉ２Ｌ素子の
電流増幅率特性？示す図および遅延時間特性？示す図で
ある。 ３０１・・・ｎ形半導体基板、３０２・・・素子分離用
厚い酸化膜、３０３・・・ｎ形半導体領域（トランジス
タのベース領域）、３０４・・・ｎ形半導体領域（トラ
ンジスタのエミッタ、又はコレクタ領域）、３０５・・
・多結晶シリコン層、３０６・・・酸化膜、３０７・・
・金属電極、３０８・・・ｎ形半導体領域（Ｉ２Ｌ　素
子のインジェクタ）、７０１・・・ｎ形半導体基板、７
０２・・・素子分離用厚い酸化膜、７０３・・・ｎ形半
導体領域（ベース領域）、７０４・・・ｎ形半導体領域
（エミッタ領域）、７０５・・・ｎ形不純物を含む、多
結晶シリコン、７０６・・・酸化膜、７０７・・・金属
電極、７０８・・・エミッタ端子用多結晶シリコンの側
壁部、７０９・・・トランジスタのベースと素子分離用
の厚い酸化膜の境界部、７１０・・・素子分離用の厚い
酸化膜と接するトランジスタのベース日ｉ分、７１１・
・・多結晶シリコンとトランジスタのベースとの間の薄
い酸化膜、８０１・・・ｎ（３５） 形半導体基板、８０２・・・薄い酸化膜、８０３川窒化
膜、８０４・・・多結晶シリコン、８ｏ５・・・窒化膜
、８０６・・・多結晶シリコンが酸化された酸化膜、８
０７・・・ホトレジスト膜、８０８・・・素子分離用の
厚い酸化膜、８０９・・・トランジスタ周辺の酸化膜、
８１０・・・再酸化膜、８１１・・・ｎ形半導体領域（
トランジスタのベース）、８１２・・・ｎ形半導体領域
（トランジスタの周辺ベース部分）、８１３・・・多結
晶シリコン、８１４・・・多結晶シリコンがトランジス
タの周辺全横切る部分、８１５・・・ｎ形半導体領域（
トランジスタのエミッタ）、８１６・・・酸化１１ｋ、
８１７・・・ホトレジスト膜、８１８・・・ベース端子
取出し穴、８１９・・・金属配線、８２０・・・高不純
物濃ｉｐ形半導体領域、１１０１・・・酸化膜、１１０
２・・・ホトレジスト膜、１１０３・・・ｐ形半導体基
板（Ｉ２Ｌ　　素子のインジェクタｌ、１１０４・・・
インジェクタ端子取出し穴、１２０１・・・将来インジ
ェクタとなる部分、１２０２・・・窒化膜、１２０３・
・・多結晶シリコン、１２０４・・・酸化膜、１２０５
・・・ホトレジスト膜、１２０６・・・ホトレジ（３６
） スト膜、１３０１・・・ホトレジスト膜、１３０２・・
・多結晶シリコン。 代理人　弁理士　高橋明夫 （３７） 第１図 第２図 第　３　図 （α）（ｂ） ハ　　　　　　　　３０５ °“−一 第　４　図 第５　口 ３θ１ １　　　　　　つ　　　　を萱コ ３θｌ δθ４ ３ρ３ 聾　　ケ　　園 ｏｔ ０１ ３θｌ ）　虻　起 ７　　タ　起 第６図 第　７　図 市　１０　　図 属　　・・　　園 、２ｏ３　　　　δ０４　　　δθ３ ￥ｉ　　１４−　口 雪 ） 頴　ｌり謂 閉　１６１￥］ ｖＪｔ７図 ８０１　　　　　Ｆｉｌｓ　　８／／　　８１２ァａｌ
　４ｏｑ 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内 ０発　明　者　岡部隆博 国分寺市東恋ケ窪−丁目２８０番 地株式会社日立製作所中央研究 所内 手続補正書（方式） 事件の表示 昭和５８年特許願第　２２７４３　　号発明の名称 半導体装置およびその製造方法 補正をする者 事件との関係　　　特　許　出願　　人名　　称　　　
！５１０１株式会神　　日　　立製作所代　　　理　　
　人 補 補正の対象 明細書の図面の簡単な説明の欄 補正の内容

Claims (1)

1. 【特許請求の範囲】 りの第１の不純物領域の取り出し端子が酸化膜で覆われ
   た多結晶シリコン層で取出され、上記多結晶シリコン層
   が上記厚い酸化物とベース層の境界上を横切る部分には
   、上記多結晶シリコン層と下側のベースＩ會の間に上記
   厚い酸化物からベース層の内側に一定距離伸びた絶縁膜
   ？有し、上記絶縁膜の下側のベース層は真性ベース層よ
   りも浅いベース層であシ、前記第１の不純物領域は多結
   晶シリコン層の幅と上記絶縁膜間の距離によって決定さ
   れており、ベース端子の取出し穴は上記多結晶シリコン
   層に対し一定距離をおいて形成されておシ、ベース端子
   取出し用金属が上記酸化膜で覆われた多結晶シリコン層
   とオーバラップして設けられたことを特徴とする半導体
   装置。 ２、特許Ｍ求範囲＠１項記載の半導体装置において、ベ
   ース端子取出し用穴の部分のベースＴ曽の不純物置朋が
   、他のベース層の部分よシ高濃度であること全特徴とす
   る半導体装置。 ３、特許請求範囲第１項ｇｂ載の半導体装置において、
   第１２４成形のトランジスタにおけるエミッタとコレク
   タを各々逆にコレクタ、エミッタとして用いる第１導電
   形のトランジスタと、上記第ｌ＝％゛屯形のトランジス
   タのベース層、エミッタ盾ヲそれぞれ、第２２０ｊ４屯
   形のトランジスタのコレクタ、ベースとし、上記第１導
   電形のトランジスタのベース層の近傍に第２導電形のト
   ランジスタのベース層？介して第２導電形のトランジス
   タのエミツタ層を形成したことを特徴とする半導体装置
   。 ４、特許請求範囲第３項記載の半導体装置において、第
   ２導′亀形トランジスタのエミッタとコレクタが対向す
   る先端部分では、エミッタ、コレクタの不純物層が浅く
   形成されており、ベース１＠上には酸化膜と窒化膜が形
   成されていること全特徴とする半導体装置。 ５．特許請求範囲第３項又は第４項記載の半導体装置に
   おいて、第１導電形のトランジスタのベース端子取出し
   用穴と第２導成形のトランジスタのエミッタ端子取出し
   用穴の部分のそれぞれベース層、およびエミツタ層の不
   純物濃度が、第１導電形のトランジスタの他のベース層
   部分よシ尚峡度であることを特徴とする半導体装置。 ６、　　（ａ）　　半導体基体上に第１の導電形の半導
   体層全形成する工程。 （ｂ）　　該半導体層上に少なくとも第１．第２の絶縁
   膜、多結晶シリコン層および耐酸化性の第３の絶縁膜？
   形成する工程。 （ｅ）　　前記第３の絶縁膜をトランジスタのベース領
   域の周辺となる部分だけを少なくとも残して除去する工
   程。 （ｄ）　　前記多結晶シリコン層を選択酸化し酸化膜を
   形成する工程。 （ｅ）　　前記第３の絶縁１原を除去し、前記多結晶シ
   リコン層の酸化されなかった部分の外側にある酸化膜？
   除去する工程。 （ｆ）　　前記第２および第１の絶縁Ｈ鶴ケ前記多結晶
   シリコン層の酸化されなかったにい分およびその内側頭
   載ｌ／ｃ′Ｒ応する大きさに加工し東に前記多結晶シリ
   コン層の内側の酸化膜？除去する工程。 （ｇ）　　少なくとも素子分離のための厚い酸化膜の形
   成および多結晶シリコン層紫酸化膜に形成する工程。 （ｈ）　　前記ベース領域となる半導体基体全島田せし
   める工程。 （ｉ）　　ベース領域となる第２の導電形の不純物領域
   を形成する工程。 （ｊ）　　所定領域に多結晶シリコン層？形成するエイ
   呈。 （ｋ）　　これまでに準イｎされた半導体基板上ケ第４
   の絶縁膜で橡う工程。 （＋）　　前記所定領域に設けた多結晶シリコン層に対
   応して前記半導体基板に第１の導電形の不純物頭載を形
   成する工程。 （ホ）ベース端子数シ出し用の開孔全形成する工程。 （ｎ）　　ベース収り出し相端子全形成する工程を有る
   こと全特徴とする半導体装置の製造方法。 ７、　特許請求の範囲第６項記載の半導体装置の製造方
   法において、 前記（Ｃ）の工程は後に厚いば化膜となる部分とトラン
   ジスタが形成される部分の境界に前記第３の絶縁膜が設
   けられて成り、 ｒ＃Ｊ記（ｉ）の工程は、紐出した半導体表面ケ上記第
   １の絶縁膜によって選択的に酸化する工程、上記選択酸
   化された酸化膜全第２導電形トランジスタのベースとな
   る部分だけの酸化膜４残し、・　　　　　−゛　　　　
   　　第１ 導電形トランジスタのベース層、第２２Ｎ、室形トラン
   ジスタのエミツタ層を同時に形成する工程なること全特
   徴とする半導体装置の製造方法。 ８、　特許請求の範囲第６項記載の半導体装置の製造方
   法において、 前記（Ｃ）の工程は後に厚い酸化膜となる部分とトラン
   ジスタが形成される部分との境界上および第２の導電形
   のトランジスタのベースとなるべき部分の周囲に前記第
   ３の絶縁膜が設けられて成り、 前記（りの工程は、弔２導電形トランジスタのベースと
   なるべき部分に絶縁膜４残し、上記絶縁膜？マスクとし
   て酸化された多結晶シリコンの酸化膜をパターン形成す
   ると同時に半導体表面を紐出させ、更に第１導電形トラ
   ンジスタのベース、第２導電彫トランジスタのエミッタ
   となる部分ケ同時に形成する工程なることｔ％徴とする
   半導体装置の製造方法。