JPS59146358A - エラ−訂正方式 - Google Patents
エラ−訂正方式Info
- Publication number
- JPS59146358A JPS59146358A JP58018812A JP1881283A JPS59146358A JP S59146358 A JPS59146358 A JP S59146358A JP 58018812 A JP58018812 A JP 58018812A JP 1881283 A JP1881283 A JP 1881283A JP S59146358 A JPS59146358 A JP S59146358A
- Authority
- JP
- Japan
- Prior art keywords
- error
- syndrome
- error correction
- buffer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、固定セクタディスク制御装置におけるエラー
訂正方式に関する。
訂正方式に関する。
小形のＳ １０システムでは、固定セクタディスクが制
御の容易性、小形化のためよ（採用される。
御の容易性、小形化のためよ（採用される。
第１図は固定セクタディスクのトラックフォーマットを
示す。トラックは複数のセクタよりなり、普通１セクタ
は２５６バイトから２４０４８バイト程度の大きさをも
つ。セクタ内には制御情報（Ｑのフィールドとデータの
）のフィールドとがあり、各フィールド毎にエラー訂正
コード（ＦＣＣ）が付加される。
示す。トラックは複数のセクタよりなり、普通１セクタ
は２５６バイトから２４０４８バイト程度の大きさをも
つ。セクタ内には制御情報（Ｑのフィールドとデータの
）のフィールドとがあり、各フィールド毎にエラー訂正
コード（ＦＣＣ）が付加される。
このような固定セクタディスクの制御装置におけるエラ
ー訂正方式は、リードと同時にエラー検出を行い、エラ
ーが検出されると直ちにそのエラーの訂正処理を実行し
、その終了後にエラー発生セクタの次のセクタからリー
ドを続行するというものであった。しかし、１番目のセ
クタでエラーが発生すると、そのエラー訂正処理の終了
時刻には次のｉ＋１番目のセクタはヘッドを通過してし
まっているため、ｉ ＋ １番目のセクタのリードはデ
ィスクが１周するまで待たされることになり。
ー訂正方式は、リードと同時にエラー検出を行い、エラ
ーが検出されると直ちにそのエラーの訂正処理を実行し
、その終了後にエラー発生セクタの次のセクタからリー
ドを続行するというものであった。しかし、１番目のセ
クタでエラーが発生すると、そのエラー訂正処理の終了
時刻には次のｉ＋１番目のセクタはヘッドを通過してし
まっているため、ｉ ＋ １番目のセクタのリードはデ
ィスクが１周するまで待たされることになり。
エラーが発生した場合にアクセス時間が著しく増大して
しまう欠点があった。
しまう欠点があった。
また、アクセス時間の短縮、βオーク５ノラ・ンの防゛
止、ディスクフォーマット変換等を目的として、複数ト
ラック分のバッファを備えた固定セクタディスク制御装
置もある。しカル、この装置においても前述のバッファ
無し装置と同様に、あるセクタでエラーが発生すると後
続のセクタのリードを中断し、エラー訂正処理の終了後
に後続セクタのリードを再開する方式となっているため
、エラーが発生すると回転待ちが起こり、１トラツク分
のデータをバッファに取り込む時間が長（なり、結局、
アクセス時間が増大してしまう。
止、ディスクフォーマット変換等を目的として、複数ト
ラック分のバッファを備えた固定セクタディスク制御装
置もある。しカル、この装置においても前述のバッファ
無し装置と同様に、あるセクタでエラーが発生すると後
続のセクタのリードを中断し、エラー訂正処理の終了後
に後続セクタのリードを再開する方式となっているため
、エラーが発生すると回転待ちが起こり、１トラツク分
のデータをバッファに取り込む時間が長（なり、結局、
アクセス時間が増大してしまう。
本発明の目的は、固定セクタディスク制御装置において
、エラー発生時におけるアクセス時間を従来より短縮可
能な新しいエラー訂正方式を提供することにある。
、エラー発生時におけるアクセス時間を従来より短縮可
能な新しいエラー訂正方式を提供することにある。
本発明にあっては、あるトラックのリード時、各セクタ
の各フィールドのデータをバッファに順次格納するとと
もに、各フィールドのデータとエラー訂正コードをリー
ドモードに設定したエラー訂正回路に入力してシンドロ
ームを発生させ、そのシンドロームをフィールドと対応
付けてバッファに順次格納する。１トラツクの全セクタ
のリードを終了後、バッファからエラーのシンドローム
を捜し、検出するとそのシンドロームをシフトモードに
設定したエラー訂正回路に戻し、エラー訂正位置と訂正
パターンを求める。
の各フィールドのデータをバッファに順次格納するとと
もに、各フィールドのデータとエラー訂正コードをリー
ドモードに設定したエラー訂正回路に入力してシンドロ
ームを発生させ、そのシンドロームをフィールドと対応
付けてバッファに順次格納する。１トラツクの全セクタ
のリードを終了後、バッファからエラーのシンドローム
を捜し、検出するとそのシンドロームをシフトモードに
設定したエラー訂正回路に戻し、エラー訂正位置と訂正
パターンを求める。
以下、本発明の一実施例について説明する。
第２図は、本発明に係るバッファ付き固定セクタディス
ク制御装置の要部の概略構成を示す。
ク制御装置の要部の概略構成を示す。
１０はディスクユニット（図示せず）とのインタフェー
スを図るディスクインタフェース制御回路である。］１
は公知のエラー訂正回路（ＥＣＣ回路）であり、エラー
訂正コードを生成するライトモード、シンドロームを生
成するリードモード、エラー訂正位置と訂正パターンを
求めるシフトモードとを持つ。１２はシリアル／パラレ
ル変換レジスタ（Ｓ、／Ｐレジスク）であり、１３はバ
ッファである。１４はレジスタであり、このレジスタを
介してバッファＪ３と制御処理部１５との間のデータ転
送が行われる。制御部１５は上記１０〜１４の各部をは
じめとし、装置全体の制御環ｅ司る部分であり、本実施
例では後述のようにエラーのシンドロームを検出するた
めの判別回ｊ８１６を有する。
スを図るディスクインタフェース制御回路である。］１
は公知のエラー訂正回路（ＥＣＣ回路）であり、エラー
訂正コードを生成するライトモード、シンドロームを生
成するリードモード、エラー訂正位置と訂正パターンを
求めるシフトモードとを持つ。１２はシリアル／パラレ
ル変換レジスタ（Ｓ、／Ｐレジスク）であり、１３はバ
ッファである。１４はレジスタであり、このレジスタを
介してバッファＪ３と制御処理部１５との間のデータ転
送が行われる。制御部１５は上記１０〜１４の各部をは
じめとし、装置全体の制御環ｅ司る部分であり、本実施
例では後述のようにエラーのシンドロームを検出するた
めの判別回ｊ８１６を有する。
あるディスクユニットのあるトラックをリードする場合
、そのトラック上の各セクタの各フィールドのデータと
エラー訂正コードがディスクインタフェース制御回路１
０ヲ通じてシリアルに入力される。各フィールドのデー
タはＳ／Ｐレジスタ１２でバイトに組み立てられた後、
バッファ１３に順次格納される。また各フィールドのデ
ータとエラー訂正コードはエラー訂正回路１１に入力さ
れるが、リード動作中は制御部１５によりエラー訂正回
路１１はリードモードに設定されているため、各フィー
ルドに対するシンドロームがエラー訂正回路１１より出
力される。このシンドロームは該当のフィールドと対応
付けてバッファ１３に格納される。以上の動作は、１つ
のトラックの全セクタのリードを終・了するまで中断な
く美行される。
、そのトラック上の各セクタの各フィールドのデータと
エラー訂正コードがディスクインタフェース制御回路１
０ヲ通じてシリアルに入力される。各フィールドのデー
タはＳ／Ｐレジスタ１２でバイトに組み立てられた後、
バッファ１３に順次格納される。また各フィールドのデ
ータとエラー訂正コードはエラー訂正回路１１に入力さ
れるが、リード動作中は制御部１５によりエラー訂正回
路１１はリードモードに設定されているため、各フィー
ルドに対するシンドロームがエラー訂正回路１１より出
力される。このシンドロームは該当のフィールドと対応
付けてバッファ１３に格納される。以上の動作は、１つ
のトラックの全セクタのリードを終・了するまで中断な
く美行される。
第３図に、バラノア１３内のトラックフォーマットを示
す。Ｃは制御情報フィールドのデータ、Ｄはデータフィ
ールドのデータ、ＳＹＭは各フィールドに対するシンド
ロームである。
す。Ｃは制御情報フィールドのデータ、Ｄはデータフィ
ールドのデータ、ＳＹＭは各フィールドに対するシンド
ロームである。
ｌトラック分のデータとシンドロームがバッファ１３に
格納し終わると、制御処理部１５はエラー訂正回路１１
をシフトモードに切り替えた後、バッファ１３をアクセ
スして各フィールドのシンドロームをレジスタ１４に順
次読み出す。制御処理部１５内の判別回路１６は、レジ
スタ１４に読み出されたシンドロームの全ビットΩ論理
和をとる。公知のように、データにエラーがなげればシ
ンドロームは全ビット” ｏ”であり、エラーがあると
１ピット以上がパ１”となるビットパターンである。し
たがって判別回路１６は、論理和値が′１″となるシン
ドロ−ムをエラーのシンドロームとして判定する。この
ようにしてエラーのシンドロームが検出されると、制御
処理部１５はそのエラーのシンドロームをエラー削正回
路１１に戻す。この時、エラー訂正回路１１はシフトモ
ードであるから、エラー訂正位置と訂正パターン（エラ
ー訂正情報）を発生する。
格納し終わると、制御処理部１５はエラー訂正回路１１
をシフトモードに切り替えた後、バッファ１３をアクセ
スして各フィールドのシンドロームをレジスタ１４に順
次読み出す。制御処理部１５内の判別回路１６は、レジ
スタ１４に読み出されたシンドロームの全ビットΩ論理
和をとる。公知のように、データにエラーがなげればシ
ンドロームは全ビット” ｏ”であり、エラーがあると
１ピット以上がパ１”となるビットパターンである。し
たがって判別回路１６は、論理和値が′１″となるシン
ドロ−ムをエラーのシンドロームとして判定する。この
ようにしてエラーのシンドロームが検出されると、制御
処理部１５はそのエラーのシンドロームをエラー削正回
路１１に戻す。この時、エラー訂正回路１１はシフトモ
ードであるから、エラー訂正位置と訂正パターン（エラ
ー訂正情報）を発生する。
制御処理部１５は、エラー訂正情報がエラー訂正可能な
エラーを示しているならば、該当フィールドのデータを
バッファ１３よりレジスタ１４に読み出し、そのエラー
をエラー訂正情報にし５たがって訂正し、訂正後のデー
タをレジスタ］４を経由してバッファ１３内の該当フィ
ールドの位置に書き込む。
エラーを示しているならば、該当フィールドのデータを
バッファ１３よりレジスタ１４に読み出し、そのエラー
をエラー訂正情報にし５たがって訂正し、訂正後のデー
タをレジスタ］４を経由してバッファ１３内の該当フィ
ールドの位置に書き込む。
このようなエラー訂正処理は、ディスクの回転待ち時間
（１０ｍｓ〜３０ｍ５のオーダ）に比較し、はるかに短
時間で高速に実行できる。したがって、Ｊラー発生時の
アクセス時間を従来よりも大幅に短縮できろ。
（１０ｍｓ〜３０ｍ５のオーダ）に比較し、はるかに短
時間で高速に実行できる。したがって、Ｊラー発生時の
アクセス時間を従来よりも大幅に短縮できろ。
尚、訂正不能のエラーの場合、制御処理部１５の制御で
該当フィールドを含むセクタのみ再リードし、従来と同
様のエラー訂正動作を行うので従来と同様の回転待ちが
発生する。しかし、このような訂正不能のエラーが発生
するのは極めて稀であり、その影響は実用上は無視でき
る。
該当フィールドを含むセクタのみ再リードし、従来と同
様のエラー訂正動作を行うので従来と同様の回転待ちが
発生する。しかし、このような訂正不能のエラーが発生
するのは極めて稀であり、その影響は実用上は無視でき
る。
前記実施例では、エラーのシンドロームを検出するため
に判別回路１６（論理和回路）を設けたが、これを省く
ことも可能である。即ち、エラー訂正回路１１は一般に
、シンドロームの全ビットの論理和に相当する集約ピン
トと呼ばれるビットを持っている。この集約ピットをシ
ンドロームと一緒にバッファ１３に格納するようにし、
制御処理部１５においてバッファ１３かも読み出したシ
ンドロームの集約ビットの値から、エラーのシンドロー
ムか否かを判別するようにしてもよい。
に判別回路１６（論理和回路）を設けたが、これを省く
ことも可能である。即ち、エラー訂正回路１１は一般に
、シンドロームの全ビットの論理和に相当する集約ピン
トと呼ばれるビットを持っている。この集約ピットをシ
ンドロームと一緒にバッファ１３に格納するようにし、
制御処理部１５においてバッファ１３かも読み出したシ
ンドロームの集約ビットの値から、エラーのシンドロー
ムか否かを判別するようにしてもよい。
尚、ディスクへのライト動作は従来と同様であるので、
そのための構成と説明は省略した。
そのための構成と説明は省略した。
以上に詳述した如（、本発明によればリード動作におい
てエラーによる回転待ちは殆ど発生しなくなるため、ア
クセス時間を従来よりも大幅に短縮でき、その効果は極
めて太きい。
てエラーによる回転待ちは殆ど発生しなくなるため、ア
クセス時間を従来よりも大幅に短縮でき、その効果は極
めて太きい。
第１図は固定セクタディスクのトラックフォーマットの
説明図、第２図は本発明の一実施例を示す概略ブロック
図、第３図はバッファのトラックフォーマットの説明図
である。 １１・・・エラー訂正回路、１２・・・シリアル／パラ
レル変換レジスタ、１３・・・バッファ、１５・・・制
御部、 １６・・・判別回路。
説明図、第２図は本発明の一実施例を示す概略ブロック
図、第３図はバッファのトラックフォーマットの説明図
である。 １１・・・エラー訂正回路、１２・・・シリアル／パラ
レル変換レジスタ、１３・・・バッファ、１５・・・制
御部、 １６・・・判別回路。
Claims (1)
- （１）固定セクタディスク制御装置において、ディスク
上の任意のトラックのリード時、トラック上の全セクタ
の各フィールドのデータをバッファに順次格納するとと
もに、各フィールドのデータとエラー訂正コードとをリ
ードモードに設定したエラー訂正回路に入力してシンド
ロームを発生させ、ソノシンドロームをフィールドと対
応付けて該バッファに順次格納し、トラックの全セクタ
のリードを終了した後、該バッファからエラーのシンド
ロームを捜し、検出するとそのシンドロームをシフトモ
ードに設定した該エラー訂正回路に入力することにより
、該当フィールドに対するエラー訂正位置と訂正パター
ンを求めることを特徴とするエラー訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018812A JPS59146358A (ja) | 1983-02-09 | 1983-02-09 | エラ−訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018812A JPS59146358A (ja) | 1983-02-09 | 1983-02-09 | エラ−訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59146358A true JPS59146358A (ja) | 1984-08-22 |
Family
ID=11981992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018812A Pending JPS59146358A (ja) | 1983-02-09 | 1983-02-09 | エラ−訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105633A (ja) * | 1990-07-09 | 1995-04-21 | Seagate Technol Internatl | ディスク・ドライブ・アレイのデータ再生チャネル |
-
1983
- 1983-02-09 JP JP58018812A patent/JPS59146358A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105633A (ja) * | 1990-07-09 | 1995-04-21 | Seagate Technol Internatl | ディスク・ドライブ・アレイのデータ再生チャネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3527873B2 (ja) | 誤り訂正装置 | |
| JP2003516598A (ja) | 誤り訂正装置 | |
| JP2000004170A (ja) | 訂正検査方法及び訂正検査装置 | |
| US4745604A (en) | Method and apparatus for transferring data between a host processor and a data storage device | |
| US6216201B1 (en) | Data processing apparatus using paged buffer memory for efficiently processing data of a compact digital disk | |
| JP3260421B2 (ja) | Ｃｄ−ｒｏｍ再生装置 | |
| JPH08106733A (ja) | 情報記憶媒体利用システム | |
| JPH0444688A (ja) | 光ディスク駆動装置 | |
| JP2001351318A (ja) | バッファメモリアドレス変換装置、セクタアドレス情報信頼性判定装置、欠陥セクタ判定装置、ｅｃｃブロック同期検出装置、光ディスク再生装置、媒体及び情報集合体 | |
| JPS59146358A (ja) | エラ−訂正方式 | |
| JPH05218883A (ja) | 復号回路 | |
| JPH01171044A (ja) | メモリのブロック位置付け方法 | |
| JPH0535416A (ja) | フアイル制御装置 | |
| JPH01307063A (ja) | 光デイスク記録再生装置 | |
| JPS6032165A (ja) | ディスク読出制御方法 | |
| JPH03160670A (ja) | データ読取装置 | |
| JPH04205133A (ja) | ディスク制御装置 | |
| JPH08124319A (ja) | 記録再生装置 | |
| JPS5928246A (ja) | 光デイスク処理装置 | |
| JP3237916B2 (ja) | ディスク制御装置とそれを備えたディスク装置 | |
| JPS6282422A (ja) | 磁気デイスク制御装置 | |
| JPH03152643A (ja) | ダブルビットエラー制御回路 | |
| JPH0799608B2 (ja) | 磁気ディスク装置のトラックエミレ−ション方式 | |
| JPS5965357A (ja) | パリテイビツト作成制御方式 | |
| JPS61283074A (ja) | 光学式情報装置 |