JPS5911133B2 - function generator - Google Patents

function generator

Info

Publication number
JPS5911133B2
JPS5911133B2 JP53107105A JP10710578A JPS5911133B2 JP S5911133 B2 JPS5911133 B2 JP S5911133B2 JP 53107105 A JP53107105 A JP 53107105A JP 10710578 A JP10710578 A JP 10710578A JP S5911133 B2 JPS5911133 B2 JP S5911133B2
Authority
JP
Japan
Prior art keywords
output
type flip
binary counter
binary
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53107105A
Other languages
Japanese (ja)
Other versions
JPS5534722A (en
Inventor
博一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP53107105A priority Critical patent/JPS5911133B2/en
Publication of JPS5534722A publication Critical patent/JPS5534722A/en
Publication of JPS5911133B2 publication Critical patent/JPS5911133B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/0321Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は任意に周波数設定が行なえる関数発生器に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a function generator whose frequency can be set arbitrarily.

従来、この種のものとして正弦波、三角波、矩形波、そ
の他各種の関数発生器があるか、いずれも周波数設定は
ダイヤル目盛を用いたアナログ方式のものであり、設定
周波数と、実際の発生周波数の間にはずれが発生したり
、また3桁以上に周波数設定分解能を高める事が困難で
ある等の欠点を有していた。
Conventionally, there are sine wave, triangular wave, square wave, and various other function generators of this kind, but all of them are analog type using a dial scale for frequency setting, and the set frequency and the actual generated frequency are different. This method has disadvantages such as deviations between the two, and difficulty in increasing the frequency setting resolution to more than three digits.

本発明は上記欠点を除去すべく、周波数設定をバイナリ
コードで行なうと共にディジタル回路を採用して、設定
された周波数と全く同一の任意の関数を発生させること
ができる関数発生器を提供しようとするものである。
In order to eliminate the above-mentioned drawbacks, the present invention attempts to provide a function generator that can generate an arbitrary function that is exactly the same as the set frequency by setting the frequency using a binary code and using a digital circuit. It is something.

以下、本発明の一実施例を図に従つて説明する。An embodiment of the present invention will be described below with reference to the drawings.

即ち第1図において、1は可変周波数パルス発生器で、
CP4とCP2の2相クロックを発生するクロツクジヱ
ネレータ6と4ビットのバイナリカウンタ(M53、2
93)2個と、8個のD形フリップフロップと、1個の
ORゲートより構成される。今、ROM3のメモリ容量
を8ビットの256バイトすると、バイナリカウンタ2
は8ビットとなり、同時に最小周波数を1H2とすると
、可変周波数パルス発生器1の中の各D形フリップフロ
ップQ出力の必要周波数はDF8が256×2°H23
DF7が256×21H2同様にDF4が256×27
H2となり、基準発振器5の周波数は256×29H2
となる。なお、可変周波数パルス発生器1の各部におけ
る周波数はCP=256×29Hz CPを=256×28H2 CP2二256×28H2 A1二256×27Hz Bを=256×26Hz C1=256×25Hz Dを=256×24H2 Al二256×23H2 B2二256×22H2 となる。
That is, in FIG. 1, 1 is a variable frequency pulse generator;
A clock generator 6 that generates two-phase clocks CP4 and CP2 and a 4-bit binary counter (M53, 2
93), eight D-type flip-flops, and one OR gate. Now, if the memory capacity of ROM3 is 256 bytes of 8 bits, the binary counter 2
is 8 bits, and at the same time, if the minimum frequency is 1H2, the required frequency of each D-type flip-flop Q output in the variable frequency pulse generator 1 is DF8 is 256 x 2°H23.
DF7 is 256×21 Similar to H2, DF4 is 256×27
H2, and the frequency of the reference oscillator 5 is 256×29H2
becomes. The frequencies in each part of the variable frequency pulse generator 1 are CP=256×29Hz CP=256×28H2 CP22256×28H2 A12256×27Hz B=256×26Hz C1=256×25Hz D=256× 24H2 Al2256×23H2 B22256×22H2.

次に、可変周波数パルス発生器の動作を第2図に示すタ
イミングチヤートに従つて説明する。
Next, the operation of the variable frequency pulse generator will be explained according to the timing chart shown in FIG.

すなわち、基準発振器5の出力CPはマークスペース比
1:1のパルスであり、CPを基準にして、第2図に示
すようなりロツクパルスCP,とCP2を作る。A,,
Bl,Cl・・・・・・は、バイナリカウンタ(M53
293)の出力であり、周波数はそれぞれ%に分周され
ている。D形フリツプフロツプDFl〜DF8はAl,
Bl,Cl,・・・・・・の立上りで、バイナリ入力F
7〜FOを読込み、CP2の゛0゛レベルでりセツトさ
れる。その結果を論理式で表わせば次のようになる。例
えば、126Hzの正弦波を発生させる場合はとなり、
そしてこれを上記(1)式に代入すると となつて、 0Rグート出力Σは となる。
That is, the output CP of the reference oscillator 5 is a pulse with a mark-space ratio of 1:1, and with CP as a reference, lock pulses CP and CP2 are generated as shown in FIG. A,,
Bl, Cl... are binary counters (M53
293), and each frequency is divided into %. D-type flip-flops DFl to DF8 are made of Al,
At the rising edge of Bl, Cl,..., the binary input F
7-FO is read and reset to the ``0'' level of CP2. The result can be expressed as a logical formula as follows. For example, to generate a 126Hz sine wave,
Then, by substituting this into the above equation (1), the 0R goot output Σ becomes.

また、バイナリカウンタ2のビツト数はROM3のメモ
リ容量によつて決定される。
Further, the number of bits of the binary counter 2 is determined by the memory capacity of the ROM 3.

例えば、第3図に示すように正弦波を想定し、1周期を
一等分してROMのアドレスX=1,2・・・・・・,
256Xに割り当て、そのデータをSln−・2πとし
て書込むものとすれば、バイナリカウンタ2は8ビツト
で、ROM3のアドレスをすべてスキヤンすることがで
きる。
For example, assuming a sine wave as shown in Figure 3, one period is divided into equal parts and the ROM address X = 1, 2...
256X and write the data as Sln-.2π, the binary counter 2 is 8 bits and can scan all addresses in the ROM 3.

また、Sin−X・2πの値は正、負0 ゝ 2
56の値をとるので、負は2の補数表示となり、データ
長を8ビツトすればデータ値は±127以下となる。
Also, the value of Sin-X・2π is positive and negative 0 ゝ 2
Since the value is 56, negative values are expressed in two's complement, and if the data length is 8 bits, the data value will be ±127 or less.

X D(X)=〔127s1n− ・2π〕 但し、〔〕は小数点以下四拾五人を示す。X D(X)=[127s1n- ・2π] However, [ ] indicates 415 decimal places.

なお、下記表はROM3に書き込むデータ値のコード表
を示すものであつて、上記D−Aコンバータ4は下記表
に示すROMのデータ出力をアナログ値に変換し、第3
図に示すような階段近似の正弦波を発生する。
The table below shows a code table of data values to be written into the ROM 3, and the D-A converter 4 converts the data output of the ROM shown in the table below into an analog value, and
Generates a sine wave with a staircase approximation as shown in the figure.

本発明の一実施例として正弦波関数について説明したが
他の任意の関数発生器も構成することができるのは言う
までもなく、また周波数の可変範囲として1〜255H
zまでとして説明したが、可変周波数パルス発生器1の
バイナリカウンタ(M53293)を増加し、基準発振
器の周波数を変えることにより可変範囲を拡大すること
もできるものである。
Although a sine wave function has been described as an embodiment of the present invention, it goes without saying that any other function generator can be constructed, and the frequency can be varied in the range of 1 to 255H.
Although the variable frequency range has been described as up to z, the variable range can also be expanded by increasing the binary counter (M53293) of the variable frequency pulse generator 1 and changing the frequency of the reference oscillator.

以上のように、この発明によればバイナリ入力によつて
周波数精度の高い安定した関数発生器を提供できるもの
で、計算機のプロセスI/φとして非常に効果を発揮す
るものである。
As described above, according to the present invention, it is possible to provide a stable function generator with high frequency accuracy using binary input, and it is very effective as a process I/φ of a computer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す構成図、第2図はその
タイミングチヤート、第3図は正弦波関数の場合の出力
波形図である。 図において、1は可変周波数パルス発生器、2はバイナ
リカウンタ、3はROMl4はD−Aコンバータ、5は
基準発振器、6はクロツクジヱネレータである。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a timing chart thereof, and FIG. 3 is an output waveform diagram in the case of a sine wave function. In the figure, 1 is a variable frequency pulse generator, 2 is a binary counter, 3 is a ROM 14 is a DA converter, 5 is a reference oscillator, and 6 is a clock generator.

Claims (1)

【特許請求の範囲】[Claims] 1 クロックジェネレータ、バイナリカウンタ、D形フ
リップフロップおよびORゲートで構成して上記バイナ
リカウンタの出力を上記D形フリップフロップのT入力
端子にまた外部からのバイナリ入力指令信号を上記D形
フリップフロップのD入力端子にそれぞれ与え各々の上
記D形フリップフロップの@Q@出力を上記ORゲート
に供給させて上記バイナリ入力指令信号によつて基準周
波数を制御する可変周波数パルス発生器と、この可変周
波数パルス発生器の出力をカウントするバイナリカウン
タと、このバイナリカウンタの値をアドレスとして任意
の関数の1周期分の値をデータとして書き込まれたRO
Mと、このROMのディジタル出力をアナログ値に変換
するD−Aコンバータとを備えてなる関数発生器。
1 Consisting of a clock generator, a binary counter, a D-type flip-flop, and an OR gate, the output of the binary counter is sent to the T input terminal of the D-type flip-flop, and the binary input command signal from the outside is sent to the D input terminal of the D-type flip-flop. a variable frequency pulse generator that controls a reference frequency by the binary input command signal by supplying the @Q@ output of each of the D-type flip-flops to the input terminals to the OR gate; and the variable frequency pulse generator. A binary counter that counts the output of the device, and an RO in which the value of one cycle of an arbitrary function is written as data using the value of this binary counter as an address.
A function generator comprising: M and a D-A converter that converts the digital output of this ROM into an analog value.
JP53107105A 1978-08-31 1978-08-31 function generator Expired JPS5911133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53107105A JPS5911133B2 (en) 1978-08-31 1978-08-31 function generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53107105A JPS5911133B2 (en) 1978-08-31 1978-08-31 function generator

Publications (2)

Publication Number Publication Date
JPS5534722A JPS5534722A (en) 1980-03-11
JPS5911133B2 true JPS5911133B2 (en) 1984-03-13

Family

ID=14450579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53107105A Expired JPS5911133B2 (en) 1978-08-31 1978-08-31 function generator

Country Status (1)

Country Link
JP (1) JPS5911133B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138900U (en) * 1981-02-20 1982-08-30
JPS57170395A (en) * 1981-03-31 1982-10-20 Toyoda Automatic Loom Works Method of automatically operating forklift truck with automatic cargo work mechanism
DE3132559A1 (en) * 1981-08-18 1983-03-17 Gebhardt Fördertechnik GmbH, 6920 Sinsheim METHOD FOR CONTROLLING A PALLET DISTRIBUTION SYSTEM
JPH0741963B2 (en) * 1988-12-09 1995-05-10 小松フォークリフト株式会社 Inventory management method for cargo handling vehicles
JPH06100117A (en) * 1992-09-25 1994-04-12 Nippon Filing Co Ltd Carry-in and carry-out control device of floating shelf

Also Published As

Publication number Publication date
JPS5534722A (en) 1980-03-11

Similar Documents

Publication Publication Date Title
KR920010962B1 (en) Address generator
US4815018A (en) Spurless fractional divider direct digital frequency synthesizer and method
JPH03253108A (en) Direct digital synthesizer and signal generation
US4241408A (en) High resolution fractional divider
JPS5911133B2 (en) function generator
US4503549A (en) Interpolating function generator for transmitter square root extraction
US3746891A (en) Digitally controlled sine wave generator
JP3649874B2 (en) Frequency divider circuit
JP3536426B2 (en) Waveform generator
JPS6328368B2 (en)
JPS6156651B2 (en)
JP2561394Y2 (en) Digital synthesizer
JPS6010922A (en) Binary counter
EP0017479A1 (en) Memory refresh control apparatus
JP2705936B2 (en) DTMF signal generator for telephone
US3657635A (en) Digital phase shift frequency synthesizer
SU1478203A1 (en) Piecewise-linear function generator
JPS6233394Y2 (en)
SU1185563A1 (en) Sweep-frequency harmonic oscillator
JPH0412488B2 (en)
JPH03155219A (en) Pulse output generating method
JPH0611622Y2 (en) Sine wave oscillator
KR930003014B1 (en) Static voltage inverter base signal generating circuit
SU570203A1 (en) Device for varying pulse repetition frequency
JPH06224748A (en) Variable frequency divider circuit