JPS59111088A - Electronic clock - Google Patents

Electronic clock

Info

Publication number
JPS59111088A
JPS59111088A JP57221571A JP22157182A JPS59111088A JP S59111088 A JPS59111088 A JP S59111088A JP 57221571 A JP57221571 A JP 57221571A JP 22157182 A JP22157182 A JP 22157182A JP S59111088 A JPS59111088 A JP S59111088A
Authority
JP
Japan
Prior art keywords
time
circuit
display
input
alarm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57221571A
Other languages
Japanese (ja)
Inventor
Takao Yamaguchi
孝夫 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP57221571A priority Critical patent/JPS59111088A/en
Publication of JPS59111088A publication Critical patent/JPS59111088A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は電子時計の改良に関するものである0従来の電
子時計では1つの入力操作によって同時に2つ以上の機
能を行なうことはなかった0近年電子時計は、多機能化
が進んでおり、これによって操作方法が複雑にもなり、
入力スイツチ等の個数が増えることもある。このことは
、前記電子時計の使用者を煩労させることにもなり、ま
た、デザイン上の制約を受け、高級感が損なわれること
などがあって好ましいとは言えなかった。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvement of electronic watches. In conventional electronic watches, one input operation did not perform two or more functions at the same time. In recent years, electronic watches have become multi-functional. This has led to increasingly complex operation methods.
The number of input switches etc. may increase. This is not preferable because it causes trouble for the user of the electronic timepiece, and also because it is subject to design constraints and the sense of luxury is impaired.

そこで本発明は、入カスイノチ等の個数を多くせず、デ
ザイン的にも優れており、また操作方法も簡単で、コス
トも安くて、複数の機能を有する電子時計を提供できる
ようにすることを目的とした0 以下、本発明の詳細な説明する。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an electronic timepiece that does not require a large number of inserts, has an excellent design, is easy to operate, is inexpensive, and has multiple functions. Aimed at 0 Hereinafter, the present invention will be described in detail.

第1図は・本発明の一実施例図で、電子式ストップウォ
ッチを示している。該スト、プウォノチには、標準計時
1、スプリット計時2、ラップ計時3の3種類の計測を
同時に行なえる機能がある。
FIG. 1 is a diagram showing one embodiment of the present invention, and shows an electronic stopwatch. The striker has a function that allows three types of measurements to be performed simultaneously: standard timing 1, split timing 2, and lap timing 3.

ここで、スプリント計時とは計測を開始した最初からの
累積計測時間のことを呼び、ラップ計測とは区間計測時
間のことを呼んでいる。
Here, sprint timing refers to the cumulative measured time from the beginning of measurement, and lap timing refers to the section measured time.

いま、■スイッチ4を入力操作すると標準計時1が作動
開始する。前記標準計時1が作動していル間ニ、■スイ
ッチ5を入力操作すると、スプリント計時2とランプ計
時3の2種類が同時に表示される。これらのことを第2
図に示すブロック図を用いて説明すると、まず、■入力
4かあると、制御回路乙によって計数回路9が計数を開
始して・表示回路10を通じて、表示装置11により、
前記標準計時が表示される0その後の最初の■入力があ
ると、制御回路乙によって計数回路9のその瞬間の計数
値かラッチAにラッチされる0前記計数値は表示回路1
0を通して表示装置11によって表示される0これがス
プリット計時2となる。
Now, when the ■ switch 4 is operated, the standard timer 1 starts operating. While the standard timer 1 is operating, when the switch 5 is operated, two types of timer, sprint timer 2 and lamp timer 3, are displayed at the same time. These are the second
To explain using the block diagram shown in the figure, first, when input 4 is received, the counting circuit 9 starts counting by the control circuit B, and the display device 11 through the display circuit 10
The standard time is displayed. 0 When there is the first input after that, the instantaneous count value of the counting circuit 9 is latched to the latch A by the control circuit B. The count value is displayed in the display circuit 1.
The 0 displayed by the display device 11 through 0 becomes the split clock 2.

演算回路14で(まラッチAとランチBの値の引算を行
なうが、前記最初の■入力では、う′ノチBには計数値
がラッチされていないため、演算回路14を通して、さ
らに表示回路10を通して表示装置11により、スプリ
ット計時と同値の表示が行なわれるが、これが最初のラ
ンプ計時である0さらに、再び■人力をすると、計数回
路9のその瞬間の計数値かラッチAに入るとともに、そ
れまでランチAにあった値はラッチBに移る0前記ラツ
チAの計数値は表示回路10を通して、表示装置11に
2回目のスプリット計時として表示される。ラッチAと
ラッチBの計数値を演算回路14によって引算を行ない
、その結果を表示回路10を通して表示装置11に2回
目のラップ計時として表示される。以後同様にして、3
回目、4回目・・・と■入力するたびにスプリット計時
とラップ計時の2種類の計時が行なわれる。この間、標
準計時は計数回路9から表示回路10を通して表示装置
11に表示され続けている・ 第6図は本発明の別の実施例図であり、減算と加算の2
種類のタイマー機能を同時に表示する電子時計である。
The arithmetic circuit 14 subtracts the values of the latch A and the launch B, but in the first input, the count value is not latched in the latch B. Through 10, the display device 11 displays the same value as the split timer, but this is the first lamp timer, 0.Furthermore, when manual operation is performed again, the instantaneous count value of the counting circuit 9 enters the latch A, and The value that had been in latch A until then is transferred to latch B. The count value of latch A is displayed on the display device 11 through the display circuit 10 as the second split timing. The count values of latch A and latch B are calculated. Subtraction is performed by the circuit 14, and the result is displayed on the display device 11 through the display circuit 10 as the second lap time.
Two types of time measurement are performed: split time measurement and lap time measurement, each time you input the second time, fourth time, and so on. During this time, the standard time continues to be displayed on the display device 11 from the counter circuit 9 through the display circuit 10. Fig. 6 is a diagram showing another embodiment of the present invention, in which two subtractions and additions are performed.
This is an electronic clock that displays various timer functions at the same time.

まず■入力18によって、所望の時間に減算タイマー1
6をセットしておき、その後■入力17により作動開始
すると、減算タイマー16及び加算タイマー15がそれ
ぞれ減算及び加算され始める。セントした時間になると
、アラームが鳴鐘する等により報知する。このようにし
て、減算と加算の2種類のタイマーを1つの入力操作に
よって行なえ、またタイマーの残り時間と経過時間を同
時に知ることができる。これをブロック図で表わしたも
のが第4図である。■入力によって制御回路19を通し
て、記憶回路25に所望のタイマ一時間をセントしてお
き、その後■入力によって作動を始めると、計数回路2
2は刻々計数即ち加算して、その値を表示回路26を通
して表示装置24により表示する。前記計数即ちカ目算
していく値と前記記憶i置25の値とを引算する演算回
路26によって刻々減算する値もまた表示回路23を通
して表示装置24により表示する・このとき、演算回路
26において、前記計数即ち加算していく値と記憶回路
25の値が一致したとき、報知回路27を作動して報知
装置2′8によって報知を行なう。
First, by input 18, subtract timer 1 at the desired time.
6 is set, and then when the operation is started by input 17, the subtraction timer 16 and addition timer 15 start subtracting and adding, respectively. When the set time arrives, notification is given by an alarm or the like. In this way, two types of timers, subtraction and addition, can be performed by one input operation, and the remaining time and elapsed time of the timer can be known at the same time. FIG. 4 shows this in block diagram form. ■According to the input, a desired timer of one hour is stored in the memory circuit 25 through the control circuit 19, and then ■When the operation is started by the input, the counting circuit 2
2 is counted or added every moment, and the value is displayed on the display device 24 through the display circuit 26. The value that is subtracted moment by moment by the arithmetic circuit 26 that subtracts the value of the counting, that is, the value of the memory 25, is also displayed on the display device 24 through the display circuit 23. At this time, the arithmetic circuit 26 When the counted value, that is, the value to be added, matches the value in the storage circuit 25, the notification circuit 27 is activated and notification is performed by the notification device 2'8.

第5図は、さらに本発明の別の実施例であり、アラーム
付電子時計を示している。第5図(a)は、該アラーム
付電子時計の基本時計モードの図であり、第5図(b)
は、アラーム時刻修正モードの図である。この2者は■
入力62によって交互に切替えることができる。前記基
本時計モードでは基本時計29とカレンダー60が表示
される。前記アラーム時刻修正モードではアラーム鳴鐘
時刻29′とアラームが鳴鐘するまでの残り時間30′
が表示されている。前記アラーム時刻修正モードでの入
力によって、アラーム鳴鐘時刻29′を修正すると、そ
れにともなって、残り時間表示60′も変化する。今、
第5図に示す例の場合、基本時計29は午後10時15
分であり、アラーム鳴鐘時刻29′は午前6時30分で
あるので、残り時間表示30′は8時間15分となって
いる。これをブロック図で示したものが第6図である。
FIG. 5 shows yet another embodiment of the present invention, which is an electronic timepiece with an alarm. FIG. 5(a) is a diagram of the basic clock mode of the electronic watch with alarm, and FIG. 5(b) is a diagram of the basic clock mode of the electronic watch with alarm.
is a diagram of an alarm time correction mode. These two people are ■
It can be switched alternately by input 62. In the basic clock mode, a basic clock 29 and a calendar 60 are displayed. In the alarm time adjustment mode, the alarm ringing time 29' and the remaining time until the alarm rings 30'
is displayed. When the alarm ringing time 29' is corrected by the input in the alarm time correction mode, the remaining time display 60' changes accordingly. now,
In the example shown in FIG. 5, the basic clock 29 is 10:15 p.m.
Since the alarm ringing time 29' is 6:30 a.m., the remaining time display 30' is 8 hours and 15 minutes. FIG. 6 shows this in block diagram form.

モード切替の■入力32があると、制御回路33を通し
て表示回路37が表示内容を第5図(a)及び(b)に
示すように切替える。アラーム時刻修正モードになると
、■入力によってアラーム時刻29′をセットすること
ができ、この値は記憶回路39に入るOまた、この値と
基本時計29の差を演算回路40を通して残り時間3 
D’として表示回路37を通して表示装置38により表
示される。このようにアラーム鳴鐘時刻とともに、現在
の時刻からアラーム鳴鐘時刻までの時間を同時に知るこ
とができる0 以上述べた本発明の実施例は、プログラム方式の工Cと
して、あるいはランダムロジック方式の工C等として容
易に構成できた。これらのプログラムまたは回路は一意
的には決定できないが、いずれにしても、以上の説明を
もとにして容易に構成することができる。
When there is a mode switching input 32, the display circuit 37 switches the display contents through the control circuit 33 as shown in FIGS. 5(a) and 5(b). When the alarm time adjustment mode is entered, the alarm time 29' can be set by input. This value is entered into the memory circuit 39. Also, the difference between this value and the basic clock 29 is passed through the calculation circuit 40 to calculate the remaining time 3.
It is displayed by the display device 38 through the display circuit 37 as D'. In this way, the time from the current time to the alarm sounding time can be known at the same time as the alarm sounding time. It could be easily configured as C. Although these programs or circuits cannot be uniquely determined, they can be easily configured based on the above explanation.

以上のようにして、電子時計において、1つの入力操作
によって、該入力操作時点の計時結果又は演算結果を異
なる2つ以上の表示として同時に表示するので、操作方
法が簡単で、多機能のメリットが活かされ、また各々の
図面からも知れるように構成も簡単なのでコストも安く
、入カスイノチ゛等の個数も少なくて優れたデザインに
して作成することができるので本発明は有意義であると
言える。
As described above, in the electronic watch, by one input operation, the time measurement results or calculation results at the time of the input operation are simultaneously displayed as two or more different displays, so the operation method is simple and the advantages of multi-function are achieved. Furthermore, as can be seen from the respective drawings, the structure is simple, the cost is low, and the number of inserted inserts is small, making it possible to create an excellent design, so the present invention can be said to be significant.

【図面の簡単な説明】[Brief explanation of drawings]

第1図一本発明による電子時計の実施例図画2来−第1
図の電子時計のブロック図第3図一本発明による電子時
計の別の実施側口第4図−第3図の電子時計のブロック
図第5図一本発明による電子時計のもう1つ別の実施例
図 第6図−第5図の電子時計のブロック図ここで、 1・・・・・・標準計時 2・ スプリット計時 3・・・・ラップ計時 4.17.31・・・・・■入カスイノチ5.18.3
2・・・・・■入カスイノチロ、19.33・・・・・
・制御回路 7.20.34・・・・・・発振回路 8.21.35・・・・分周回路 9.22.36・・・・・・計数回路 10.23.37・・・・・・表示回路11.24.3
8・・・・・・表示装置12・・・・・ラッチA 1′5・・−・・・ラッチ追 14.26.40・・・・・演算回路 15・・・・・・加算タイマー表示 16・・・・・・減算タイマー表示 25.39・・・・・記憶回路 27・・・・・・報知回路 28・・・・・・報知装置 29・・・・・基本時計表示 29′・・・・アラーム鳴鐘時刻表示 30・・・・・カレンダー表示 30’・・・・・・残り時間表示 以  上 出願人  株式会社諏訪精工舎 穿1図 1図 (α)         ([)) 第 5図
Fig. 1 - Embodiment drawing 2 of the electronic watch according to the present invention - 1st
A block diagram of the electronic timepiece shown in FIG. 3 FIG. 3 - Another implementation of the electronic timepiece according to the present invention FIG. Embodiment Figure 6 - Block diagram of the electronic clock in Figure 5 Here, 1...Standard timing 2 Split timing 3 Lap timing 4.17.31...■ Irukasuinochi 5.18.3
2...■ Enter Kasuino Chiro, 19.33...
・Control circuit 7.20.34... Oscillation circuit 8.21.35... Frequency dividing circuit 9.22.36... Counting circuit 10.23.37... ...Display circuit 11.24.3
8...Display device 12...Latch A 1'5...Latch addition 14.26.40...Arithmetic circuit 15...Addition timer display 16... Subtraction timer display 25.39... Memory circuit 27... Notification circuit 28... Notification device 29... Basic clock display 29'. ...Alarm ringing time display 30...Calendar display 30'...Remaining time display or more Applicant Suwa Seikosha Co., Ltd. Figure 1 Figure 1 (α) ([)) No. 5 figure

Claims (1)

【特許請求の範囲】[Claims] 基準となる計時機能の作動時に、1つの入力操作により
、該入力操作によって制御された該入力操作時点の計時
内容と該計時内容からの演算結果を異なる2つ以上の表
示として同時に行なうことを特徴とする電子時計。
A feature is that when a reference timekeeping function is activated, by one input operation, the timekeeping contents at the time of the input operation controlled by the input operation and the calculation result from the timekeeping contents are displayed simultaneously as two or more different displays. Electronic clock.
JP57221571A 1982-12-17 1982-12-17 Electronic clock Pending JPS59111088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57221571A JPS59111088A (en) 1982-12-17 1982-12-17 Electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57221571A JPS59111088A (en) 1982-12-17 1982-12-17 Electronic clock

Publications (1)

Publication Number Publication Date
JPS59111088A true JPS59111088A (en) 1984-06-27

Family

ID=16768815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57221571A Pending JPS59111088A (en) 1982-12-17 1982-12-17 Electronic clock

Country Status (1)

Country Link
JP (1) JPS59111088A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221091A (en) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd timer device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221091A (en) * 1985-07-19 1987-01-29 Matsushita Electric Ind Co Ltd timer device

Similar Documents

Publication Publication Date Title
US3992871A (en) Chronograph wristwatch
US4216649A (en) Function selection circuit for multi-function timepiece
JPS5824758B2 (en) Denshikōgaku Hiyōjidokei
JPS6015901B2 (en) time measuring device
JPH0314150B2 (en)
US4172360A (en) Digital alarm timepiece
EP0409568A2 (en) Electronic timepiece
US4117657A (en) Electronic timepiece calendar circuit
JPS641680Y2 (en)
JPS5932758B2 (en) electronic clock
JPS6238670B2 (en)
JPS58113884A (en) Electronic clock with timer
JP2666948B2 (en) Electronic clock with measuring function
JPS5832354B2 (en) Electronic wristwatch with counting function
JPS6111673Y2 (en)
JP3745052B2 (en) Pointer-type electronic watch
JPS6055787B2 (en) multifunctional electronic clock
JPS6133149B2 (en)
JPH052877Y2 (en)
JPS6026990B2 (en) electronic clock
JPS625677Y2 (en)
JPS6133154B2 (en)
JPH0557696U (en) Zero-zero switch mechanism
JPS59151083A (en) Wrist watch with timer function
JPH0592791U (en) Function selection mechanism of multifunctional clock