JPS5897194A - Data processing method for bubble memory - Google Patents

Data processing method for bubble memory

Info

Publication number
JPS5897194A
JPS5897194A JP56195070A JP19507081A JPS5897194A JP S5897194 A JPS5897194 A JP S5897194A JP 56195070 A JP56195070 A JP 56195070A JP 19507081 A JP19507081 A JP 19507081A JP S5897194 A JPS5897194 A JP S5897194A
Authority
JP
Japan
Prior art keywords
error
memory device
data
bubble memory
bubble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56195070A
Other languages
Japanese (ja)
Inventor
Akira Naito
内藤 昭
Munetatsu Imatsuke
今付 宗立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56195070A priority Critical patent/JPS5897194A/en
Publication of JPS5897194A publication Critical patent/JPS5897194A/en
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To quicken the data transfer and to read the content of error, by providing an error memory in a bubble memory device and performing data transfer the same as normal operation at error. CONSTITUTION:Data are transferred among a CPU23, an indirect peripheral circuit 21, a direct peripheral circit 20, and a bubble memory device 19, and if an error takes place, whether or not the data is transferred at the circuit 21, is determined and the content of error is transferred to an error memory 22. Thus, even at the generation of error, the data transfer operation is not interrupted and the data transfer can be done quickly. The content of error can be detected by reading the content of the memory 22.

Description

【発明の詳細な説明】 この発明は、バブルメモリデバイスを使用したバブルメ
モリのデータ処理法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bubble memory data processing method using a bubble memory device.

従来ツバプルメモリデバイスのデータ処理法として第1
図に示すバブルメモリ装置の処理方法が知られている。
The first data processing method for conventional Tsubapuru memory devices.
A method of processing the bubble memory device shown in the figure is known.

バブルメモリデバイスに命令を与えた場合は、内部では
、第1図のような流れで処理していた。なお、ここでに
、以下の説明において1バブルメモリ装置」とはバブル
メモリデバイスを使用した記憶装置であるとして述べる
ことにする。したがって「バブルメモリデバイス」は「
バブルメモリ装置」内に含まれている記憶素子を意味し
ているものとする。
When a command is given to a bubble memory device, the internal processing is as shown in Figure 1. Note that in the following description, the term "1 bubble memory device" will be described as a storage device using a bubble memory device. Therefore, "bubble memory device" is "
"bubble memory device" refers to a storage element contained within a "bubble memory device".

さて、第1図は従来のコントローラのデータ処理の概略
であり、まずバブルメモリ装置にコマンドが与えられた
ときバブルメモリ装置内のコントローラはコマンドを解
析し、バブルメモリデバイスとの間でデータを転送する
Now, Figure 1 shows an outline of data processing in a conventional controller. First, when a command is given to a bubble memory device, the controller in the bubble memory device analyzes the command and transfers data to and from the bubble memory device. do.

この場合、fcとえば続出し時について考えると。In this case, consider fc, for example, when continuous output occurs.

バブルメモリデバイス内からデータを引き出す(ス?7
7’l)動作上行い、そのデータをステップ2でるる演
算で処理し、その結果が正しいかどうかをステツf3で
チックし、正しい場合はステラグ4で外部に転送′L、
正しくない場合に紘ステップ5でリトライ(再度読出し
)を行うかどうかのコマンドを解釈し、リド2イを行う
場合は再度ステツflにもどるという動作を行っていた
Extracting data from within a bubble memory device (S?7
7'l) Process the data with the operation in step 2, check whether the result is correct with step f3, and if it is correct, transfer it to the outside with sterag4'L,
If it is not correct, a command to determine whether to retry (read again) is to be performed in step 5 is interpreted, and if read 2 is to be performed, the process returns to step fl again.

従来のバブルメモリ装置では、データが破壊された場合
リド2イ後、データを転送されなかったり、インデック
スが見つからない場合にはデータがとシ出せなくて、バ
ブルメモリデバイス内のデータはすべて無駄となってい
た。
With conventional bubble memory devices, if data is destroyed, if the data is not transferred or the index is not found after redo, the data cannot be retrieved and all data in the bubble memory device is wasted. It had become.

また、一度エラーが生ずると、システムが一時ストップ
してデータ転送が遅れ、しかも正常に動作しないなどの
支障が生じていた。特に大量のデータを連続して読み出
すときなど顕著であった。
Furthermore, once an error occurs, the system temporarily stops, data transfer is delayed, and the system does not operate normally. This was especially noticeable when reading large amounts of data continuously.

この発明は、上記従来の欠点を除去するためになされた
もので、バブルメモリ装置内にエラー用のメモリを設け
るト−すによシ、データ転送を連続して行え、しかもエ
ラーをしたときは工2−内容を知らせ、データ転送を速
やかにできるバブルメモリのデータ処理法を提供するこ
とを目的とする。
This invention was made to eliminate the above-mentioned drawbacks of the conventional technology, and by providing an error memory in the bubble memory device, data transfer can be performed continuously, and when an error occurs, Technique 2 - The purpose is to provide a bubble memory data processing method that can inform the contents and quickly transfer data.

以下、この発明のバブルメモリのデータ処理法実施例の
処理法を説明するためのフローチャートである。この第
2図においてステツノ11−1611図のステップ1〜
6と則し構成である。ステラfll−16にさらにステ
ップ17を付〃口することに′よ夕、r−夕転送を行う
かどうかをン7トウエアのコマンドおよびハードウェア
のスイッチにより設定可能とし、しかもデータを外部に
転送しない時は、エラーを生じたアドレス、エラー内容
をステラ7’18でエラーメモリにストアすることによ
シ、データ転送時に生じるエラー内容およびデータ内容
を正常動作のときと同じようにし。
The following is a flowchart for explaining a processing method according to an embodiment of the bubble memory data processing method of the present invention. In this figure 2, steps 1 to 11-1611 of
The configuration is based on 6. In addition, step 17 is added to the Stella FLL-16, so that it is possible to set whether or not data transfer is to be performed using software commands and hardware switches, and data is not transferred to the outside. In this case, the address where the error occurred and the error contents are stored in the error memory by the Stella 7'18, so that the error contents and data contents that occur during data transfer are made the same as during normal operation.

一時的なストップを防ぐようにしている。しかもそのエ
ラー内容と不揮発性のバブルメモリデバイス内にストア
し電興オン時にはイニシャライズ機能としてエラーマツ
ff:1IIt成して、T−夕の補正も可能とする。
We are trying to prevent temporary stops. Moreover, the error contents are stored in a non-volatile bubble memory device, and when the power is turned on, an error pin ff:1IIt is created as an initialization function, thereby making it possible to correct T-event.

以上で概略について述べたが実際にどのようにして実現
するかを示す。第3崗扛この発明のバブルメモリのデー
タ処理法に適用されるバブルメモリ装置のブロック融で
ある。この#!3崗において、19は不揮発性であるパ
、プルメモリデバイスであり通常のデータはここに収め
ることにする。これを動作させるために必要な波形を作
る直接周辺回#1I20と会費なアドレスデータ数、ペ
ージ数などt−1−isし、バブルメモリデバイス19
内の所定の位置にデータの出入れの制−を行う間接周辺
回路21とからバブルメモリ装置が構成されている。
The outline has been described above, but we will show how to actually achieve it. The third example is a block diagram of a bubble memory device applied to the bubble memory data processing method of the present invention. this#! In 3G, 19 is a non-volatile pull memory device, and normal data is stored here. Direct peripheral circuit #1I20 to create the waveform necessary to operate this, number of address data, number of pages, etc. t-1-is, bubble memory device 19
A bubble memory device is constituted by an indirect peripheral circuit 21 that controls the input and output of data at predetermined positions within the bubble memory device.

通常のデータ転送はバブルメモリ装置全動作させるため
のホストCPU23と上述した間接周辺回路21、直接
周辺回路20.バブルメモリデバイス19との間でデー
タ転送をするだけであった。
Normal data transfer is performed between the host CPU 23, the above-mentioned indirect peripheral circuit 21, direct peripheral circuit 20. All that was required was data transfer to and from the bubble memory device 19.

しかし、この発明のように、第2図におけるステツ7’
17,181!−実現するために一#L<RAMなどに
よるエラーメモリ22が設けられている。
However, as in this invention, the step 7' in FIG.
17,181! - To realize this, an error memory 22 such as 1#L<RAM is provided.

ます、エラ一時にデータを転送するか否かの情報音間接
周辺7囲路11内に設ける。これはン7トウエアのコマ
ンドかハードウェアでは簡単なスイッチで設定する。デ
ータ転送を行わすエラー7ラグが立っている場合はエラ
ーメモリ22の工2−メモリにエラーしたアドレスおよ
びエラー内Stストアする。これ七すべてのデータ転送
が終了しり時ニアドレスおよびエラー内容をホストCP
U23に示すことにする。しかも転送が終了して待ち状
態にあるときに直接周辺回路20を介してバブルメモリ
デバイス19内にストアする。
Information on whether or not to transfer data at the same time is provided in the peripheral 7 enclosure 11. This can be set using software commands or simple hardware switches. If there is an error 7 lag for data transfer, the address of the error and St stored in the error are stored in the memory 22 of the error memory 22. When all data transfer is complete, send the near address and error details to the host CP.
This is shown in U23. Moreover, when the transfer is completed and the data is in a waiting state, it is directly stored in the bubble memory device 19 via the peripheral circuit 20.

このストアする領域はデータ領域以外の領域を設ける。This storage area is provided as an area other than the data area.

バブルメモリデバイス19は不揮発性であるため電源を
切っても保持される。電源入力時に扛アらかじめバブル
メモリデバイス19にストアしたエラー内容をイニシャ
ル時に読み出し、工2−メモリ22の中にマツプを構成
しデータ転送時に参照して補正する。
Bubble memory device 19 is nonvolatile and is retained even when the power is turned off. When the power is turned on, the error contents stored in the bubble memory device 19 in advance are read out at the initial time, a map is created in the memory 22, and it is referred to and corrected during data transfer.

なお、上記実施例ではエラーメモリ22としてRAMt
−使用したが、別にバブルメモリデバイスを使用しても
よい。また、バブルメモリデバイスは別のデバイスにス
トアすることにしてもよい。
In the above embodiment, RAMt is used as the error memory 22.
- Although used, a bubble memory device may also be used separately. Alternatively, the bubble memory device may be stored in another device.

以上のように、この発明のバブルメモリのデータ処理法
によれば、バブルメモリ装置内にエラーメモリヲ設け、
エラ一時にも通常動作と岡じょうに転送するようにした
ので、データ転送も速く。
As described above, according to the bubble memory data processing method of the present invention, an error memory is provided in the bubble memory device,
Even when an error occurs, the data is transferred to normal operation, so data transfer is fast.

しかもエラー内容も外部から読みとることが可能でおる
ため、中断なく転送が行われ、従来の機能がエラ一時で
もそこなわれないという効果がある。
Furthermore, since the error contents can be read from the outside, transfer is performed without interruption, and conventional functions are not impaired even if the error occurs temporarily.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のバブルメモリのデータ処理法を示すフロ
ーチャート、m2図はこの発明のバブルメモリのデータ
処理法の一実施例の動作の流れを示すフローチャート%
l!3図はこの発明のバブルメモリのデータ処理法に適
用されるバブルメモリ装置の!ロン2図でおる。 19・・・バブルメモリデバイス、20・・・直接周辺
同略、22・・・エラーメモリ、23・・・ホス)CP
U0代理人   葛  野  信  − 第1図 第2図
Fig. 1 is a flowchart showing a conventional bubble memory data processing method, and Fig. m2 is a flowchart showing an operation flow of an embodiment of the bubble memory data processing method of the present invention.
l! Figure 3 shows a bubble memory device applied to the bubble memory data processing method of the present invention! It's Ron 2 figure. 19...Bubble memory device, 20...Direct peripheral, 22...Error memory, 23...Hos) CP
U0 agent Shin Kuzuno - Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] パズルメモリデバイスを使用したバブルメモリ装置にコ
マンドが与えられたとき上記バブルメモリデバイスに入
出力するデータの転送を行うか否かの情報を上記バブル
メモリデバイスにデータの入出力制御1iIt行う間接
周辺回路内に設け、上記バブルメモリデバイスに入出力
するデータにエラーが生じて転送を行わない場合に工2
−したデータ(7,17ドレスとエラーV3谷tエラー
メモリにストアし、エラーを生じていないデータの転送
終了時に上にエラーメモリにストアされたアドレスとエ
ラー内容を上aピパプルメモリ装置を制御するホストC
PUに示すことを特徴とするバブルメモリのデータ処理
法。
When a command is given to a bubble memory device using a puzzle memory device, an indirect peripheral circuit that performs data input/output control to the bubble memory device by providing information on whether or not to transfer data to and from the bubble memory device. is installed in the bubble memory device to prevent data transfer from occurring due to an error in the input/output data to the bubble memory device.
- data (7, 17 address and error V3 valley t is stored in the error memory, and when the transfer of data that does not cause an error is completed, the address and error contents stored in the error memory are stored in the upper address and the error contents are stored in the upper address and the error contents are stored in the upper address and error memory device). C
A bubble memory data processing method characterized by being shown in PU.
JP56195070A 1981-12-03 1981-12-03 Data processing method for bubble memory Granted JPS5897194A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56195070A JPS5897194A (en) 1981-12-03 1981-12-03 Data processing method for bubble memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56195070A JPS5897194A (en) 1981-12-03 1981-12-03 Data processing method for bubble memory

Publications (1)

Publication Number Publication Date
JPS5897194A true JPS5897194A (en) 1983-06-09

Family

ID=16335050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195070A Granted JPS5897194A (en) 1981-12-03 1981-12-03 Data processing method for bubble memory

Country Status (1)

Country Link
JP (1) JPS5897194A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117472A (en) * 1983-11-29 1985-06-24 Fujitsu Ltd Magnetic bubble memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117472A (en) * 1983-11-29 1985-06-24 Fujitsu Ltd Magnetic bubble memory device

Similar Documents

Publication Publication Date Title
US6226740B1 (en) Information processing apparatus and method that uses first and second power supplies for reducing booting time
US20020107678A1 (en) Virtual computer verification platform
JPS5897194A (en) Data processing method for bubble memory
JPH11265283A (en) Correction method for firmware in storage device, and storage device
JPS6011950A (en) Memory system of double structure
JPS59158425A (en) Control system of input and output device
JPH0554009A (en) Program load system
JP3098363B2 (en) Storage device
JPS6175464A (en) Copying control system of dual shared memory
JPS61127026A (en) Optical disk controller
JP2524620B2 (en) Input / output control method
JPH07248927A (en) Input/output emulation circuit and data checking circuit
JP3033586B2 (en) Information processing system
JP2001100923A (en) Raid control method and raid
JP2003330871A (en) Data transfer device
JPH0670768B2 (en) Power-on control method
JP3157794B2 (en) Peripheral control processor
JPS6282422A (en) Magnetic disc controller
JPS5987556A (en) Parity check device
JPS60112148A (en) Memory device
JPS5822465A (en) Magnetic disk device system
JPS58169614A (en) Bus control system
JPS629457A (en) Multi-mode processing system
JPH08129513A (en) Recovery system for data transfer
JPH0520247A (en) Channel system