JPS5893291A - 集積回路用ダイオ−ド - Google Patents
集積回路用ダイオ−ドInfo
- Publication number
- JPS5893291A JPS5893291A JP19205181A JP19205181A JPS5893291A JP S5893291 A JPS5893291 A JP S5893291A JP 19205181 A JP19205181 A JP 19205181A JP 19205181 A JP19205181 A JP 19205181A JP S5893291 A JPS5893291 A JP S5893291A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- diode
- conductivity type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は寄生効果の少なく冒耐圧のバイポーラ集積回路
用ダイオードに関する。 バイポーラ集積回路はその構造上、回路の構成部品とシ
リコン基板との間に種々の寄生素子が構成されるために
、さまざまな寄生効果が存在することが知らねている。 集積回路の構成部品の一つである高耐圧クイオードにお
いても同様である。 例えは、第１図に示しｋＰ形シリコン基板１の上＋ にＮ埋込層２とＰ分離領域３によって基板１および図示
さねｔ、
用ダイオードに関する。 バイポーラ集積回路はその構造上、回路の構成部品とシ
リコン基板との間に種々の寄生素子が構成されるために
、さまざまな寄生効果が存在することが知らねている。 集積回路の構成部品の一つである高耐圧クイオードにお
いても同様である。 例えは、第１図に示しｋＰ形シリコン基板１の上＋ にＮ埋込層２とＰ分離領域３によって基板１および図示
さねｔ、
【い隣接する他の構成部品と分離さねたＮ層４
内に拡散法によりＰ７ノード領域５とＮ＋カッ〜ド領域
６を・鰻けることによってっ（らゎた高耐圧ダイオード
素子は、第２図に示１ような等価回路で表わさね、ダイ
オードを順方向動作させた場合、７ノー１’ ｉｌｆ極
７がらカソード電極８へ流わる順電流■、かＰアノード
領域５．８層４およびＰ形基板１で形成さゎｔ寄生ＰＮ
Ｐ ）ランジスタのベース電流となり、寄生トランジス
タ゛がオン状態尾なって基板１へ向けてＩｓ−ｈｐＢ（
８１×ＩＰなる寄生効果電流が流４る。ここでｈｐＢ（
Ｓ）は寄生ＰＮＰ ）ランジスタ直流電流増幅率であり
、通常１〜１ｏ程度の値を有ゴるのでこの寄生効果電流
は回路設計上無視できない。 このような寄生トランジスタの電流増幅率な下げて寄生
効果を減するために共通の部分に第１図と同一の符号ン
付した第３図に示ゴように、Ｐアノード領域５と望−カ
ソード電極６とを囲むＰ領域９を７ノード領１或５と同
時に拡散法により形成し、このＰ領域９をカソード電極
８に接続づる構造が公知でちる。この結果Ｐ工４ｙタ領
域５、Ｎべ一７、領域４、Ｐコレクタ領域９よりなる横
形ＰＮＰトランジスタのベース領域４とコレ〃り領域９
が直結さハ、エミッタ領域５に接続さねた電極７を７ノ
ードどじ、ベース領域９に接続さねた電極８をカソード
とする１）ＮＰ ｌランジスタ形のダイオードが形成さ
ねる。 このようなダイオ−ド素子は第４図に示ゴ１うな等価回
路で表わされる。アノード電極７とカソード電極８の間
を順バイアスした場合、ダイオードの順電流工、は横形
ＰＮＰ ）ランジスタにおけるベース電流ＩＢ′どコレ
クタ電流■。′の和となり、ＩＰ ＝ （１＋ｈＰｎｇ
Ｊ ） ×ＩＢ／で表わさ４る。ここでｈ ＦＥ Ｄｏ
は横形ＰＮＰ ）ランジスタの直流電流増幅率で Ｉ ’ ＝ Ｉ ／ １ ＋ｈ、ｇ（ｕ）Ｐ となり、第１、第２図の場合と同様に形成されるＰエミ
ッタ領域５．８層４およびＰ形基板１からなる寄生ＰＮ
Ｐ トランジスタのコレクタ電流１．／はＩｓ’ ＝ｈ
ｐＪｓｌ×ｌａ’ −ＩＦ×（ｈＦＲ（８１／ １＋ｈ
、Ｅ（Ｍｌ）となって第１． ｔｊ８２図の場合の１
／ １＋ｈ、。（Ｈ）に減少する。 しかしこの構造においては、７ノード電極７がらシリコ
ン表面を被積した酸化膜１ｏの上に設けられる配線導体
７】は２層９を越えなければならない。 従って、ダイオードの逆バイアス時に配線導体７１の下
のＮ形エビタキ７ヤル層４の酸化膜１ｏの直下にできる
Ｐ形反転層１１によりアノード側の２層５とカソード電
極８に接続された２層９が短絡されるので、ダイオード
の逆耐圧が低下し、昼耐圧のダイオードが得られない。 本発明はこのようか集積回路内に形成されるトランジス
タ形のダイオードのチャイル効果による耐圧低下を防止
できる構造を提供することを目的とする。 この目的は一導電形の半導体基板上に設けられた逆導電
形９層が隣接する領域と一導電形の層により分離された
領域を有し、その領域内にその領域の表面に露出する二
つの一導電形領域と一つの逆導電影領域とが設けられ、
二つの一導電形領域のうちの一方は他方と逆導電影領域
との間から延びてその他方の領域を囲むが少なくとも一
つの開いた部分を有する閉じてない領域であり、その一
方の一導電形領域と逆導電影領域とを接続する導体がダ
イ万一ドの一方の電極に、他方の一導電形領域に接続さ
れ一方の一導電形領域の開いた部分の上を越えて延びる
導体がダイオードの他方の電極にされることによって達
成される。 以下図を引用して本発明の実施倒産ついて説明する。第
５図および第６図において、第１図、第３図と共通の部
分には同一の符号が付されている。 Ｐ形シリコン基板１の上にエピタキシャル法で設けられ
た８層４の内部に拡散法によりＰ領域５、Ｎ＋領域６の
ほかＫＰ領域９が形成されている。Ｐ領域９はＰ領域５
とＮ＋領域６の間に介在し、Ｎ＋領域６は囲まないでＰ
領域５を囲み、がっＮ＋領域６と反対の側が開いている
。Ｐ領域９とＮ＋領域６は電極８により接続されている
。この結果第３図の場合と同様に、Ｐエミッタ領域５、
Ｎベース領域４、Ｐコレクタ領域９よりなる横形ＰＮＰ
）ランジスタが形成され、エミッタ領域５に接続さｔ
Ｕｔ極７をアノードとし、電極８をカソードとするＰＮ
Ｐ）ランジスタ形の寄生効果の少ないダイオードが形成
される。この場合、Ｐコレクタ領域９はエミッタ領域６
を等間隔で３方で囲むので、全領域が一様にコレクタと
して働き、より有効なトランジスタ効果が得られる。ま
た電極７はＰ領域９の開いた部分の上に延びているので
、Ｐ領域５とＰ領域９との間にＰ形反転層の生ずるおそ
れがなく耐圧の低下がない。 本発明の原理による寄生効果の低減は、第７図に示すよ
うにＮ形エピタキシャル層４内に拡散法によりＰ領域１
５を設け、その中にさらに拡散法によってＮ領域１６を
形成し、Ｎ層４内に設けたＮ十領域１７とＰ領域１５と
を接続する電極１８を７ノードとし、Ｎ領域１６に接続
づる電極１９をカソードにしたＮＰＮ ）ランジスタ形
のダイオードにおいても得らセる。イなわち、この場合
は２層１、Ｎ層４、Ｐ領域１５、Ｎ領域１６から形成さ
れる寄生サイリスクの第２層４と第３層１５が短絡さね
るので、寄生サイリスクのザイリスタ動作が阻止される
。しかし第７図の構造では７ノード端子１８とカソード
端子１９が逆バイアスさ第１た場合の耐圧は、Ｐ領域１
５とＮ領域１６の間のＰＮ接合で決まるが、Ｐ領域１５
はエピタキシャル層４内に拡散によって形成されている
ので、高い耐圧を得ることができない。こねに対し本発
明による第５図の構造では逆耐圧はＮ形エピタキシャル
ｉ輌４とＰ領域５の間のＰＮ接合で決まり、Ｎ層４の抵
抗を高くすることにより高い逆耐圧を得ろことができる
。 以上述べたように本発明はバイポーラ集積回路用のダイ
オ−ドをコレクタ領域かエミッタ領域を□ 囲む横形トランジスタのベース、エミッタ接合を利用し
てダイオードを構成することにより寄生効果電流を低減
せしめ、さらにコレクタ領域の一方を開いておいてアノ
ードに接続される導体をその上側で引き出１ことにより
反転層による耐圧低下を防いで高耐圧化可能にしたもの
で、１．００Ｖ〜２００Ｖクラスの電圧で直接システム
制御を行うような高耐圧大容量集積回路において極めて
有効に適用できる。
内に拡散法によりＰ７ノード領域５とＮ＋カッ〜ド領域
６を・鰻けることによってっ（らゎた高耐圧ダイオード
素子は、第２図に示１ような等価回路で表わさね、ダイ
オードを順方向動作させた場合、７ノー１’ ｉｌｆ極
７がらカソード電極８へ流わる順電流■、かＰアノード
領域５．８層４およびＰ形基板１で形成さゎｔ寄生ＰＮ
Ｐ ）ランジスタのベース電流となり、寄生トランジス
タ゛がオン状態尾なって基板１へ向けてＩｓ−ｈｐＢ（
８１×ＩＰなる寄生効果電流が流４る。ここでｈｐＢ（
Ｓ）は寄生ＰＮＰ ）ランジスタ直流電流増幅率であり
、通常１〜１ｏ程度の値を有ゴるのでこの寄生効果電流
は回路設計上無視できない。 このような寄生トランジスタの電流増幅率な下げて寄生
効果を減するために共通の部分に第１図と同一の符号ン
付した第３図に示ゴように、Ｐアノード領域５と望−カ
ソード電極６とを囲むＰ領域９を７ノード領１或５と同
時に拡散法により形成し、このＰ領域９をカソード電極
８に接続づる構造が公知でちる。この結果Ｐ工４ｙタ領
域５、Ｎべ一７、領域４、Ｐコレクタ領域９よりなる横
形ＰＮＰトランジスタのベース領域４とコレ〃り領域９
が直結さハ、エミッタ領域５に接続さねた電極７を７ノ
ードどじ、ベース領域９に接続さねた電極８をカソード
とする１）ＮＰ ｌランジスタ形のダイオードが形成さ
ねる。 このようなダイオ−ド素子は第４図に示ゴ１うな等価回
路で表わされる。アノード電極７とカソード電極８の間
を順バイアスした場合、ダイオードの順電流工、は横形
ＰＮＰ ）ランジスタにおけるベース電流ＩＢ′どコレ
クタ電流■。′の和となり、ＩＰ ＝ （１＋ｈＰｎｇ
Ｊ ） ×ＩＢ／で表わさ４る。ここでｈ ＦＥ Ｄｏ
は横形ＰＮＰ ）ランジスタの直流電流増幅率で Ｉ ’ ＝ Ｉ ／ １ ＋ｈ、ｇ（ｕ）Ｐ となり、第１、第２図の場合と同様に形成されるＰエミ
ッタ領域５．８層４およびＰ形基板１からなる寄生ＰＮ
Ｐ トランジスタのコレクタ電流１．／はＩｓ’ ＝ｈ
ｐＪｓｌ×ｌａ’ −ＩＦ×（ｈＦＲ（８１／ １＋ｈ
、Ｅ（Ｍｌ）となって第１． ｔｊ８２図の場合の１
／ １＋ｈ、。（Ｈ）に減少する。 しかしこの構造においては、７ノード電極７がらシリコ
ン表面を被積した酸化膜１ｏの上に設けられる配線導体
７】は２層９を越えなければならない。 従って、ダイオードの逆バイアス時に配線導体７１の下
のＮ形エビタキ７ヤル層４の酸化膜１ｏの直下にできる
Ｐ形反転層１１によりアノード側の２層５とカソード電
極８に接続された２層９が短絡されるので、ダイオード
の逆耐圧が低下し、昼耐圧のダイオードが得られない。 本発明はこのようか集積回路内に形成されるトランジス
タ形のダイオードのチャイル効果による耐圧低下を防止
できる構造を提供することを目的とする。 この目的は一導電形の半導体基板上に設けられた逆導電
形９層が隣接する領域と一導電形の層により分離された
領域を有し、その領域内にその領域の表面に露出する二
つの一導電形領域と一つの逆導電影領域とが設けられ、
二つの一導電形領域のうちの一方は他方と逆導電影領域
との間から延びてその他方の領域を囲むが少なくとも一
つの開いた部分を有する閉じてない領域であり、その一
方の一導電形領域と逆導電影領域とを接続する導体がダ
イ万一ドの一方の電極に、他方の一導電形領域に接続さ
れ一方の一導電形領域の開いた部分の上を越えて延びる
導体がダイオードの他方の電極にされることによって達
成される。 以下図を引用して本発明の実施倒産ついて説明する。第
５図および第６図において、第１図、第３図と共通の部
分には同一の符号が付されている。 Ｐ形シリコン基板１の上にエピタキシャル法で設けられ
た８層４の内部に拡散法によりＰ領域５、Ｎ＋領域６の
ほかＫＰ領域９が形成されている。Ｐ領域９はＰ領域５
とＮ＋領域６の間に介在し、Ｎ＋領域６は囲まないでＰ
領域５を囲み、がっＮ＋領域６と反対の側が開いている
。Ｐ領域９とＮ＋領域６は電極８により接続されている
。この結果第３図の場合と同様に、Ｐエミッタ領域５、
Ｎベース領域４、Ｐコレクタ領域９よりなる横形ＰＮＰ
）ランジスタが形成され、エミッタ領域５に接続さｔ
Ｕｔ極７をアノードとし、電極８をカソードとするＰＮ
Ｐ）ランジスタ形の寄生効果の少ないダイオードが形成
される。この場合、Ｐコレクタ領域９はエミッタ領域６
を等間隔で３方で囲むので、全領域が一様にコレクタと
して働き、より有効なトランジスタ効果が得られる。ま
た電極７はＰ領域９の開いた部分の上に延びているので
、Ｐ領域５とＰ領域９との間にＰ形反転層の生ずるおそ
れがなく耐圧の低下がない。 本発明の原理による寄生効果の低減は、第７図に示すよ
うにＮ形エピタキシャル層４内に拡散法によりＰ領域１
５を設け、その中にさらに拡散法によってＮ領域１６を
形成し、Ｎ層４内に設けたＮ十領域１７とＰ領域１５と
を接続する電極１８を７ノードとし、Ｎ領域１６に接続
づる電極１９をカソードにしたＮＰＮ ）ランジスタ形
のダイオードにおいても得らセる。イなわち、この場合
は２層１、Ｎ層４、Ｐ領域１５、Ｎ領域１６から形成さ
れる寄生サイリスクの第２層４と第３層１５が短絡さね
るので、寄生サイリスクのザイリスタ動作が阻止される
。しかし第７図の構造では７ノード端子１８とカソード
端子１９が逆バイアスさ第１た場合の耐圧は、Ｐ領域１
５とＮ領域１６の間のＰＮ接合で決まるが、Ｐ領域１５
はエピタキシャル層４内に拡散によって形成されている
ので、高い耐圧を得ることができない。こねに対し本発
明による第５図の構造では逆耐圧はＮ形エピタキシャル
ｉ輌４とＰ領域５の間のＰＮ接合で決まり、Ｎ層４の抵
抗を高くすることにより高い逆耐圧を得ろことができる
。 以上述べたように本発明はバイポーラ集積回路用のダイ
オ−ドをコレクタ領域かエミッタ領域を□ 囲む横形トランジスタのベース、エミッタ接合を利用し
てダイオードを構成することにより寄生効果電流を低減
せしめ、さらにコレクタ領域の一方を開いておいてアノ
ードに接続される導体をその上側で引き出１ことにより
反転層による耐圧低下を防いで高耐圧化可能にしたもの
で、１．００Ｖ〜２００Ｖクラスの電圧で直接システム
制御を行うような高耐圧大容量集積回路において極めて
有効に適用できる。
第１図は集積回路用ダイオードの従来例の断面図、第２
図はその等価回路図、第３図は別の例の断面図、第４図
はその等価回路図、第５図は本発明の一実施例の断面図
、第６図はその平面図、第７図は本発明の詳細な説明す
るために別の横形トランジスタ形ダイオードを示す断面
図である。 １・・・Ｐ形基板、２・・・Ｐ形分離領域、４・・・Ｎ
形エピタキシャル層（ベース領域）、５・・・Ｐエミッ
タ領Ｑ、７・・・アノード電極、８・・カソード電極、
９第１図 牙３図 第２図 才４図
図はその等価回路図、第３図は別の例の断面図、第４図
はその等価回路図、第５図は本発明の一実施例の断面図
、第６図はその平面図、第７図は本発明の詳細な説明す
るために別の横形トランジスタ形ダイオードを示す断面
図である。 １・・・Ｐ形基板、２・・・Ｐ形分離領域、４・・・Ｎ
形エピタキシャル層（ベース領域）、５・・・Ｐエミッ
タ領Ｑ、７・・・アノード電極、８・・カソード電極、
９第１図 牙３図 第２図 才４図
Claims (1)
- １）導電形の半導体基板上に設けられた逆導電形の層が
隣接する領域と一導電形のｒＷＩＶｃより分離された領
域を有し、該領域内に該領域の表面に露出する二つの一
導電形領域と一つの逆導電影領域とが設けられ、該二つ
の一導電形領域の一方は他方と逆導電影領域との間から
延びて該他方の領域を囲むが少な（とも一つの開いた部
分を有する領域であり、該一方の一導電形領域と前記逆
導電影領域とを接続する導体が一方の電極に、前記他方
の一導電形頚域忙接続され一方の領域の前記の開いた部
分の上を越えて延びる導体が他方の電極とされたことを
特徴とする集積回路用ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19205181A JPS5893291A (ja) | 1981-11-30 | 1981-11-30 | 集積回路用ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19205181A JPS5893291A (ja) | 1981-11-30 | 1981-11-30 | 集積回路用ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893291A true JPS5893291A (ja) | 1983-06-02 |
| JPH026226B2 JPH026226B2 (ja) | 1990-02-08 |
Family
ID=16284793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19205181A Granted JPS5893291A (ja) | 1981-11-30 | 1981-11-30 | 集積回路用ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893291A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548958A (en) * | 1978-10-02 | 1980-04-08 | Nec Corp | Semiconductor device |
| JPS55158663A (en) * | 1979-05-29 | 1980-12-10 | Sanyo Electric Co Ltd | Transistor |
-
1981
- 1981-11-30 JP JP19205181A patent/JPS5893291A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548958A (en) * | 1978-10-02 | 1980-04-08 | Nec Corp | Semiconductor device |
| JPS55158663A (en) * | 1979-05-29 | 1980-12-10 | Sanyo Electric Co Ltd | Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH026226B2 (ja) | 1990-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4117507A (en) | Diode formed in integrated-circuit structure | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPH0347593B2 (ja) | ||
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| US3590345A (en) | Double wall pn junction isolation for monolithic integrated circuit components | |
| US7420260B2 (en) | Power semiconductor device for suppressing substrate recirculation current and method of fabricating power semiconductor device | |
| JP3302275B2 (ja) | 半導体デバイス | |
| JPH06104459A (ja) | 半導体装置 | |
| US4814852A (en) | Controlled voltage drop diode | |
| JPS5893291A (ja) | 集積回路用ダイオ−ド | |
| JP2683302B2 (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH0241171B2 (ja) | ||
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS6364058B2 (ja) | ||
| JPH09116021A (ja) | 半導体集積回路とその製造方法 | |
| JPH01291457A (ja) | 半導体集積回路 | |
| JPS5885558A (ja) | セミカスタム半導体装置 | |
| JPS6231502B2 (ja) | ||
| JPS6224659A (ja) | 複合型接合コンデンサ | |
| JPS59168663A (ja) | 半導体集積回路 |