JPS5891597A - ダイナミツクリセツト機能を有する不揮発性フリツプフロツプ - Google Patents

ダイナミツクリセツト機能を有する不揮発性フリツプフロツプ

Info

Publication number
JPS5891597A
JPS5891597A JP57202846A JP20284682A JPS5891597A JP S5891597 A JPS5891597 A JP S5891597A JP 57202846 A JP57202846 A JP 57202846A JP 20284682 A JP20284682 A JP 20284682A JP S5891597 A JPS5891597 A JP S5891597A
Authority
JP
Japan
Prior art keywords
voltage
volatile
volatile storage
storage element
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57202846A
Other languages
English (en)
Inventor
ジヤン−ミシエル・ブリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EFCIS
PURU RECHIYUUDO E RA FUABURIKASHION DO SHIRUKIYUI ANTEGURU SUPESHIO SOC
Original Assignee
EFCIS
PURU RECHIYUUDO E RA FUABURIKASHION DO SHIRUKIYUI ANTEGURU SUPESHIO SOC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EFCIS, PURU RECHIYUUDO E RA FUABURIKASHION DO SHIRUKIYUI ANTEGURU SUPESHIO SOC filed Critical EFCIS
Publication of JPS5891597A publication Critical patent/JPS5891597A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356008Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本−1は保護回路を有する集積回路、詳しくはある時点
で蓄積内容を蓄積エレメントに不揮発的に蓄積すること
ができ、蓄積され良デーメに従って復帰することができ
るフリップフロップに関するO 本発明によれば、電源がし中断された場合ツリツデフロ
ッ7’に蓄積されてい大情報を記憶し、電源が復帰され
る間自動的に7リツf7aツlをリセットすることがで
きる。
本発IMti特にMo8!11のデ・臂イス、即ち、亭
導体(S)上の絶縁1(例えば酸化物0)0上に形成さ
れ良導電r−ト(例えば金属M)を有するデ/fイスに
関する。
本発#4による保護回路の目的は次の機能を達成するこ
とである。
一動作の安全性、特に ・不揮発性蓄積Mエレメントへフリッf 7 aツブの
状態を書き込むこと。これは、いかなる動作状襲におい
ても可能である。
φ電源が不揮発性蓄積エレメントの状態から復帰する時
プリップフロップを°正確且つ自動的リセ、クトするこ
と。
・り令ット段階中以外蓄積エレメントによりツリツデフ
ロツlが影響を受けないこと。
−使用の簡単さ ・保護機能に必要な特定の制御数の減少。
・蓄積及びリセット段階の速畜、特に出来るだけ短かい
ことが必要な記憶O速さ・ これらの必要性を満足させるなめ本発明Fi、不揮発性
蓄積機能を有する保護回路が連結され、蓄積及びリセッ
トの制御を電圧の修正のみで行うことのできる7リツデ
フ四ツグを提供することにある。
★ 間に接続され九相補端子Q及びQを有する従来型のMO
8フリツデフ冒ツlを有する不揮発性蓄積フリップフロ
ップを提供する。各々の蓄積分岐回路は、電気的にプロ
グラムし得るしきい値電圧を有する鐘1トランゾスメ1
mの不揮発性蓄積エレメントとコンデンサとの直列接続
關路を有する。各々のコンデン+の端子は電源電圧に4
g!続されている。
m1分岐回路の蓄積ニレメン)0主端子の1方と制御端
子とは夫々端子Q及びQK*続されてお)5第2分岐回
路の蓄積エレメントに関してはこの逆である。電源電圧
の値に対応して、次の機能、即ち、不揮発性蓄積回路か
ら独立したフνツデフロツlの通常の動作、フリッfy
vsツlの状態の1憶、蓄積、7リフ1フ0ツfOリセ
ツト機能が得られる。
上記従来型の7リツデフロツデは例えば相補型MO8)
ランシスI又はエンハンスメントおよびディプレージ目
ン型MO8)ランシス!で構成されている。蓄積エレメ
ントはMNO8(金属−窒化物一酸化物一牛導体)トラ
ンジスタであシ、その基板はソースと接続されてiる。
これらの蓄積エレメントは又浮動r−)型でもよ−、°
本発11による不揮発性フリッf7*yf、@ち、蓄積
に無関係な轟オ動作、記憶、蓄積及びり七ットを可能に
する光め、アリツブフロラfe)従来の動作を許容する
鮪ルベルと、蓄積ニレメン)OLきい値を変更し得る第
2レベル間で電源電圧は変化し得る。tた、電源電圧は
除*され1く、それが不揮発性璽し大時定数に関し電榔
電FEの変化は遅く、中ヤdクメンスは開放スイッチの
ように作動する0次にリセット期間中、電源電圧は急速
にその第ルベルで復帰され、中ヤΔV/ンヌは閉鎖スイ
ッチのように一時的に作動する。
本*@0利点によると、蓄積エレメントは、アリツブフ
ロラlの内容が記憶される時にのみ動作ナイフ#に&る
ことに8!■されたい、フリッf70ツfO状態が費る
毎にこれらのエレメントの状態は変化しない、特K M
NOII It )ランゾヌタが蓄積エレメントとして
用いられる時この特徴は重要である。何故ならそのよう
なMNOII )ランジスタの動作サイクル1i10’
乃至10@サイクルの範囲の値に制限されているからで
ある。
本発明は前記利点を、又1つだけの制御サイクルによシ
特に簡単に迅速に、更に電源電圧の変イしに対し記憶が
おこなわれるという利点を有しているO これらの目的、特徴及び利点を、本発明の他の特徴や利
点と共に、#l付図WK関する次の好適臭体例の説明中
でよシ詳細に説明する。
フリツf7闘ツデを示す図KFi入力/出力導体と、接
続点Q及びQと接続されたアリツブフロラlの周辺とが
図示されなかつ九、それらは従来0方法でおこなわれる
第1図は本発明による回路な一般的に図式的に示す、こ
の回路は相補端子又は接続点q及びQ〜含む従来型の双
安tF:lりf70ツlを有してお9%これらO端子の
各々F12つの論理状態の一方又は他方をII)得るが
、しかし決して同じ状態はsameい。このフリッlフ
ロップは例えば5−ル)0電@ VCCと例えばアース
のような基準電圧Ml’llK接続されている。従って
2つの論理状態Q及びQは電源電圧vCC又はアース電
圧に対応する。
通常のフリツノフロップの動作においては電圧VCCは
通常約51ルトである。
7リツf7−ツデlは揮発性である。aち、電igtv
ccが除去されると、アリツブフロラ7”0111の状
IIlが失われる型式の4のである。電源を除去する@
に記憶され大最後の情報を保護するため、フリツf70
ツl出力の一方と電圧700間に接続されている。蓄積
エレメント2及び4は2つの電気的に!ログ″)ムし得
るしきい値電圧を有するMOS )ランゾスタであり、
2個の主端子と1個の制御端子を有する。この制御端子
はツリッグフロツデの相補端子の一方に接続され、壜た
こO相補端子の他方に主端子の一方が接続されている。
保護動作、即ち蓄積エレメント2及び4を適切な状態に
するためK、電源が除去される直前に電圧vCCを増加
させる。電源電圧を自発的にしゃ断する場合、これは実
行し易い、電源電圧が偶然し中断される場合には、電源
電圧の低下が発見されるやいなや短期間そのような高電
圧を供給する九めの回路が公知であシ、高電圧源は例え
ば7” t4イスの通常の動作中コンデンサに供給され
ているのである。従って高電圧が現れると、高電圧はフ
リツ7” 7 oツブの接続点Q及びQfMlに印加さ
れ、制御端子と蓄積エレメント2及び40各々に対する
主端子の1方との間で逆に作動する。蓄積エレメン) 
Of aダラ−rfルし11−値電圧がアリツブフロラ
lの通常の動作電圧よりも高い場合、これは−IIII
K通常のデバイスに見られる場合だが、この場合には相
補状■でO蓄積エレメント2及び4をセットすることが
可*!になる。蓄積エレメント2及び4に蓄積され光状
箇によって、電源が復旧される時フリツf7aツデをリ
セットする九めに用いられる方法については、説明を簡
略化する光め重置11の好適臭体例OIK嘴とともに以
下で詳細に説明する。
「電気的にデ謬ダラムし得るしきい値電圧埴■トツンゾ
スメJllO蓄積エレメントは、例えばMNOll (
金属−窒化物一酸化物一牛導体)−にルか、或いは最近
ではフートツタス(Fi@t・りトランジスタのような
浮動r−)トランジスタである。実IIKは蓄積エレメ
ント2及び4は、双安定フリツf7■ツf1を構成する
エレメントと両立するようKll造畜れ得るエレメント
の中から選択される。
例えばフロドックス型の浮動r−1トランジスタを用い
る場合、よシ容易KM立し得る技術は現在ではエンへン
ヌメント/ディlレージロンIINチャネルMoSトラ
ンジスタを有する壇のMO8技衝技術る。その代りK 
MNOa蓄積エレメントは現在ではcMosフリツf7
0ツデの製造と両立する。この具体例については一例と
して以下で説明し、本発明による不揮発性蓄積フリツf
70ツfO動作モードの眸細についてはこの具体例と関
連して説明する。
第2図に図示され九具体例では7vyf70ツf1#i
相補型MO8トランジスタ(0M0番)を有する。
それは4個のトランジスタテ1乃至〒4を含んでおり、
トランジスタ〒1及び〒3はNチャネル型であシ、トラ
ンジスタ〒鵞及び〒4はPチャネル■である。トランジ
スタTI及び〒2はアースと電源電圧vCC間に直列接
続され、トランジスタ〒3及びT4も同様に接続されて
いる。トランジスタ!!及び!雪のダートはトランジス
タ〒3及び〒40ドレイン/ノーヌ接続点と接続されて
おり、トランジスタ〒3及び〒40+’−)はトランジ
スタi2及びTlのソース/ドレイン接続点と接続され
ている。トランジスタ〒3及び〒4のr−トO接続部に
対応する端子はQで示され、トランジスタ〒1及びT2
(Dr−)の接続点はQで示されている・ ζ07リツデフロツデの動作についてはそれ自付加され
ている。IIIIAQK接続された第71分岐Fiコン
テンナ3と直列接続されたMNOSエレメントiMlを
含んでおり、その他端は電源電圧vCCに接続喋れてい
る。同様に接続点qと電憚電圧VCC間で接続され九第
2分岐Fimowエレメント’rM2と;ンデンナSと
を含む、 MNOI蓄積エレメントTM1のr−)は接
続点qと接fi−gれており、エレメント丁M2のf−
)は接続点Qと接続されている。トランジスタTMI及
び7M2の各々のソースと基板は夫夫接続点Q及び接続
点QK相互接続されている。
第2図には又トランジスタTMl及び’l’M2の基板
端子及びドレイン端子間に現われる浮遊〆イオーPが図
示されている。
第3図はダイナミック状態で作動する時の第2図の回路
の等価電気回路を示す、様々なエレメントに等価の中ヤ
ノ母シタンスに対応する複数のコンデンサと抵抗器が端
子vCCと基準端子M間に示され、ている。コンデンサ
3及び5は値C1例えば数10μF乃至数pFの間に含
まれる値を有する。
MNO8エレメントはこれらのデバイスが導電状態に調
整されている時は低く(数中ロオーム)これらのデバイ
スがブロック状11にセットされている時は高い(数百
メガオーム)等価の抵抗器1.及びR?M2を有する。
又電荷エレメントとして考えられ得る7リツグフロツデ
のトランジスタT2及び〒4は、夫々端子ca”vc 
is続され九トランシスJT2或いは端子QK接続され
光トランジスタT4に関し。
C0★及び町、★或いはC&。及びR4によ〉示されえ
等価のインピーダンスを有する。事実1図示され大対称
的な回路の場合、実質的KR0■RLQ★及びCニー1
−C工大が得られる。Nチャネルトランジス/T1及び
T3は値C,を有する等価の;ンデンサとして図示され
ている。
電源端子VCCK印加され大電圧の変化を示す第4図に
@L該デdイスの動作にりいて説明する。
通常の動作の段階Iでは電源電圧VCCは例えばS−ル
トの7リツデフ■ツfO通常の動作電圧である。この構
成ではニレメン) ’rill及び7M2C)ダートと
ソース−基板間で印加され大電圧は約5#ルトであ)%
それはこれらのエレメントのしきい1・ 値状層を変えるには不充分である。従って7リツ屑4 170ツデの動作上O蓄積分岐の唯一の影響はWaSエ
レメントの存在による接続点Q汽び♂δ付加的容量性負
荷にある0本発明011111な特徴によると注目すべ
きことに、これらのエレメントのグ四グラムを生起しな
いアリツブフロラlの状態の変化の間MNO8エレメン
トに印加されえ5Mシルト電圧はこれらのエレメントの
老化を生起しない。
これらの状態では双安定アリツブフロラfは無限数の状
態の変化を提示し得る。
記憶の段階厘では端子vCCでの電圧は、 MNosエ
レメントのしきい値電圧に作用するため、基準電圧であ
るII4いレベルに壇で1例えばlSIルトtで瞬間的
に上る。この状態では18#ルトの正又は負の電圧がM
!IJO1lエレメントT目及び’rM2のr−トとソ
ース−ta覆板間印加される6’lK%  7リツf 
y aツブの最後の状態でqが高レベル、Qが低レベル
にあると仮定すると、ニレメン) TMIはそのr ト
上KO&ルトの電圧をそのソース及び基板上に18−ル
トの電圧を印加され、他方ニレメン)7M2tiそのe
−)上で18−ルトの電圧をそのソース及び基板上でO
−ルトの電圧を印加されている。従ってニレメン) ’
rM1はその低いしきい値電圧に、ニレメン) TM2
は高いしきい値電圧Kfログラムされそいる。従ってO
K等しvhr−トーソース電圧に対しニレメン) TM
Iはディlレージ冒ンされ九状@KToD、即ちドレイ
ンとソース間で導電されておシ(低いインピーダンス)
、他方エレメント’f’M2はエンハンスメン1]IK
6L即ちドレインとソース間でし中断されている(高い
インピーダンス)、ζO&!憶段階はコンデンサ3及び
5の存在による静電流の流れなしに生じる。従って回路
の消耗は非常に低い。
もちろんIsvから18VへO電源電圧の変化は速いが
、しかしコンデン!3及びsO中を循環する動電流を考
慮する場合充分ではない。
この配憶段階後、デノ考イスの通常の動作が復帰され、
MNOIエレメントの記憶された状態によシ、記憶の時
に存在するその状態にフリップフロップをリセットする
ことが可能になる。しかし通常、記憶段階の次には、そ
の間にt皓、電圧vCC及び制御信号CBが零のレベル
にあるか或いは浮動している蓄積段階■が来る。再びメ
イナ電ツク状態のごく僅かな影響を4えるため18Vか
ら0又は5Vへの電圧の変化がおこなわれる。
第4図の段階■に示されているようにフリップフロップ
をリセットするため、電源電圧vCCか賓然再印加され
る。
この状態における等価電気回路図では−1,■数キロオ
ーム、Rtm2り数百メダオーム、0.01pFの範囲
でCLQIIC5Q*、数中ロオームの範囲でRL−R
LQ*テあり、c、はo、1pyo範囲である。
B1!の高い値から判断して接続点QO側のコンデンサ
5は作動していないと考えられ得る。従つて電源電圧の
変化avcc K対し、その結果生じる変化av♂及び
−vQは次0jlljl’t’Toる。
dy*−47cc−隻i5−+  avcc’    
 c+cヨ+C1 c 、 cN及びC4の前記夫々の値では、即ちC)C
,)CLでは、V−はvCCのようにかなシ変化し、他
方V、祉わずかしか変化しない、従って7リツデフロ’
lfは、v”、yvccKrLnt、、他方vQは基準
電圧kとど壕る状11に位置し、これは初期記憶論理状
11に対応する。
この結果を得ゐためKは回路は実際メイナイツタ状態に
なければならず、即ち電−電圧VCCの立上)時間は大
きな容量性効果を得るのに充分短くなければならない、
換言すればこの立よp時間は時定数−LCw及び1ti
u (CTCヨ)よりもかな)短くな叶れば電らな−、
前記数値ではこれらの時定数はマイターセカンドの範囲
にあるということが注目されゐ。
技術的〈は、第2図に図示され九回路はdルク又は絶縁
基板上でcvos技術を用いて作製され得る。絶縁基板
の場合トランジスタは当然互いに絶縁されている。バル
ク技術の場合NチャネルトランジスタTl及びT3とM
NOS NチャネルエレメントTMI及びTM2とはp
gアイ2ンドに打込まれている。これらのアイランドは
アースか、或いは図示されたようKこれらのアイランド
に含壕れゐNチャネルトランジスタのンースかに接続さ
れている。浮遊ダイオードアイランy基板は所定の接合
命ヤ/fVタンスを有してお)、その破壊電圧は回路に
印加された電圧よ如も高く、その浮遊電流はごく僅かで
ある。
した、#記従来型のフリップフロップは対称的な蓋であ
り、例え蓄積ニレメン) ’rM1及び直の2つのしき
い値開の距離が減少し1.これらのf/4イスが老化し
九としても、満足し得るように作動するためには出来ゐ
だけ対称的でなければならなかさ った。又蓄積分岐の不在中に所与の状態に自動的に’J
−にットされる非対称アリツブフロップを提供し、この
ツリツプフレツデと連結された蓄積エレメントがその低
いインピーダンス状態にある時、そのような非対称フリ
ッグフ箇ツブに、このアリツブフロップを他O状態&l
−にットし得る1個の点対 蓄積分岐を連結させることが可能である。そのような非
対称ツリッグツ胃りデの制御モーP#i前記モーyと同
じである。この構造の利点は用いられ友シリコンの表面
が減損するヒとであるが、欠点は非対称的フリツプフ田
ツデ社対称的ツリッデフロツプよ〕も感度が低いとiう
ことであ)、これ拡特に、そのようなフリップフロップ
は満足すべ龜動作を提供するためMNO8ニレメンFの
オツ状態とオン状態間のよ〉大暑な相異を必要とすると
いうことを意味する。
第S図及び第61ilは夫々そのような非対称回路のダ
イナ2ツク状態での具体例と等価電気回路図を示す、コ
yデンt3と蓄積エレメ/ ) TMlとを漫乱 含む蓄積分岐が抑制された。蓄積ニレメン) ’rM2
が高いインピーダンスを有する時、自動的リセッはその
ような状態が記憶された時接続点qでの〇上で復帰され
ゐことを可能にする。この結果を得るため1CはCM及
びCXzj)も高くなるように選択されねばならず、こ
れらの値はcl、★及びC工よりも高い、しかし更Ks
 RL@”はiL、。より4低く、C□はC8−よpも
高く、c工★はcLQよ)も高くすることによ〉非対称
が作られねばならない・ そのような非対称と前記関係とを得る九め、トランジヌ
タIr:1及びi鵞の表面はトランジスタ〒3及びT4
の表面よりも高くしてよい。
第7図は本発明t) $J O^具体例示しておplこ
O具体例では従来の対称的フリップフロッグlaもは中
椙補11M01i)テyジスタを含んでいないが、L+
Lエンハンスメントデイデレーシ冒ン11M0Bトツy
ジスIO結合を含んでいる。このツリツブ70ツデは4
@のyチャネルトランジスタテ11乃至T14を含んで
いる。トランジス/’rll及びT12はトランジスタ
?13及びT14と同様直列Il!続されている。トラ
ンジスタill及び丁13はエンハンスメント型であ夛
、即ちそれらは通常オフ状態にあ夛、トランジスタテ1
2及びT14はディプレージ璽ン臘であシ、即ち通常は
オンである。トランジスタTI2及びT13のr−)は
互いに接続されてお択トランゾスタTll及び〒120
ドレイン/ソース接合に接続されている。トランジスタ
Tll及びT140r−トはトランジスタテ13友びT
14のドレイン/ソース接続と相互接続されている。
蓄積分V蓄積エレメントとは第2図に関する前記説明と
同様に接続されている。第7図に図示された双安定フリ
ップフロップはそれ自体全知である。それについては、
本発明がフリップフロップの特定の型の使用に限定され
ないという事実を強調するためにのみ説明された。従来
の7リツプフロツグがエンハンスメント/ディグレージ
冒ン型Nチャネルトランジスタの結合を用いる場合、現
在ではそのようなフリップフロップと結合させることが
技術的に簡単であ夛、浮動r−))ランジスタは蓄積エ
レメントTMI及び7M2を構成する。
前記変形は、特別に第2図に、よ〉一般的には館1図に
図示された基本回路になされ得ゐ変形の例にすぎない、
轟然本発明から外れることなく他の変形も可能であ如、
特に前記変形は結合され得る。
【図面の簡単な説明】
第1図は本発明によゐ不揮発性フリップフロップの一般
的な図式図、第意図は従来型のフリップフロップが相補
蓋M08トランジスタを含むことを特徴とする本発明に
よるデバイスの第10具体例を示す説明図、第3図はI
イナ電ツタ状態での第意図の回路の等価電気回路図、第
4図はその様々な動作段階中デバイスに印加された電源
電圧を示す説明図、第5図はフリップフロップが対称的
でな−ことを特徴とする本発明によるデバイスの第20
具体例を示す説明図、第6図はグイナにツク状態での第
5図の回路の等価電気回路図、第7図は従来のアリッグ
フ賞ツブがエンハンスメント/ディプレージ曹ン11M
01l)ランジスタを鳴むことを特徴とする本発明によ
るデバイスの第3の具体例を示す説明図である。 1・・・フリツデフaツデ、2.4−・・蓄積エレメン
ト、3.トーコンデン賃、〒1.〒2.T3.〒4−ト
ランジスタ。 代理人斧暑士今  村    元

Claims (5)

    【特許請求の範囲】
  1. (1)  電源電圧と基準電圧間に接続された相補接続
    点Q及び匂を有する従来IIMDsトランジスタフリッ
    lフ■ツlを具備しえ不揮発性蓄積7リツ17謬クデで
    あって、上記不揮発性蓄積7リツf70ツデは更に少〈
    と%lりの蓄積分岐回路を有してか)1分岐aiso各
    々が不揮脅性蓄積エレメント(電気的K f vsダツ
    為され得るしきい値電圧MDI )ランジスりと;ンデ
    ンナとの直列ms回路を有してお勤、各々o:1yfy
    すの端子は電源電圧に接続されておl、I11分岐回路
    の蓄積エレメントの主端子C)1方と制御端子とは夫々
    接続点q及び接続点QK接続され%第2分岐回路O蓄積
    エレメy)に関しては逆K11l続されており、更に7
    リツlツロツデの迷電O動作を可能にする第ルベルと、
    7リツ7’711ツft)状slt記憶するため蓄積エ
    レメントを調整し得る筒型レベル間での電源電圧を変え
    るための手段を含んでお)%鍵記手段は又電圧を零から
    第ルベルに央然変えることが可能であり、従って7リツ
    tフロク/を記憶された状態に自動的にリセットするこ
    とを特徴とするメイナ々ツクリ竜ツト機能を有する不揮
    発性蓄積7リクノフI3フグ。
  2. (2)従来蓋の7リツデツ四ツfは相補型トランジスタ
    を有することを特徴とする特許請求の範囲第1項に記載
    O不揮発性蓄積フ9ツデフ―ツデ。
  3. (3)  従来型のツリツfysツーはエンハンスメン
    1rイデレーシ璽ン型トランジスタを有することを特徴
    とする特許請求の範囲第1項に記職の不揮発性蓄積7リ
    ツf20ツl。
  4. (4)蓄積エレメントはMNO!l mlであ)、その
    基板はそのソースに接続されていることを時機とする特
    許請求の範囲第2項に記載の不揮発性蓄積ツリッデフ關
    ツl。
  5. (5)  蓄積エレメントは浮動r−)ml)!11!
    であることを特徴とする特許請求の範囲第3項に記載の
    不揮発性蓄積フリップフロップ。 ロツf#′i対称的であることを特徴とする特許請求0
    111!ll111[K記載(D不mjl性1積y u
     y f y wツブ。 ン/ソース接続によシ4110接続点に接続されたフリ
    ップフロップのエレメントは第1接続点に接続されえエ
    レメントよ)もより大きな表面を占めることを特徴とす
    る特許請求の範囲第1項に記載の不揮発性蓄積71)1
    7’フーツグ。
JP57202846A 1981-11-20 1982-11-18 ダイナミツクリセツト機能を有する不揮発性フリツプフロツプ Pending JPS5891597A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8121802 1981-11-20
FR8121802A FR2517143A1 (fr) 1981-11-20 1981-11-20 Bascule bistable a stockage non volatil et a repositionnement dynamique

Publications (1)

Publication Number Publication Date
JPS5891597A true JPS5891597A (ja) 1983-05-31

Family

ID=9264222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202846A Pending JPS5891597A (ja) 1981-11-20 1982-11-18 ダイナミツクリセツト機能を有する不揮発性フリツプフロツプ

Country Status (5)

Country Link
US (1) US4499560A (ja)
EP (1) EP0080395B1 (ja)
JP (1) JPS5891597A (ja)
DE (1) DE3264937D1 (ja)
FR (1) FR2517143A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070594A (ja) * 1983-09-28 1985-04-22 Nec Corp 不揮発性ランダムアクセス半導体メモリ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60151898A (ja) * 1984-01-18 1985-08-09 Nec Corp 不揮発性ランダムアクセスメモリセル
GB2171571B (en) * 1985-02-27 1989-06-14 Hughes Microelectronics Ltd Non-volatile memory with predictable failure modes and method of data storage and retrieval
JPS61283092A (ja) * 1985-06-06 1986-12-13 Mitsubishi Electric Corp リセツトあるいはセツト付記憶回路を有した半導体集積回路
US4706220A (en) * 1986-02-14 1987-11-10 Rockwell International Corporation Non-volatile RAM cell with dual high voltage precharge
US4809225A (en) * 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
US5434811A (en) * 1987-11-19 1995-07-18 National Semiconductor Corporation Non-destructive read ferroelectric based memory circuit
US4858185A (en) * 1988-01-28 1989-08-15 National Semiconductor Corporation Zero power, electrically alterable, nonvolatile latch
US4974204A (en) * 1989-08-28 1990-11-27 National Semiconductor Corporation Non-volatile programmable interconnection circuit
US5353248A (en) * 1992-04-14 1994-10-04 Altera Corporation EEPROM-backed FIFO memory
US5301147A (en) * 1993-01-08 1994-04-05 Aptix Corporation Static random access memory cell with single logic-high voltage level bit-line and address-line drivers
AU1913500A (en) 1998-11-25 2000-06-13 Nanopower, Inc. Improved flip-flops and other logic circuits and techniques for improving layouts of integrated circuits
JP4802415B2 (ja) * 2001-08-13 2011-10-26 日本テキサス・インスツルメンツ株式会社 強誘電体メモリ
US7050323B2 (en) * 2002-08-29 2006-05-23 Texas Instruments Incorporated Ferroelectric memory
US9378812B2 (en) * 2014-04-30 2016-06-28 Freescale Semiconductor, Inc. Non-volatile memory using bi-directional resistive elements
US9666276B2 (en) 2014-04-30 2017-05-30 Nxp Usa, Inc. Non-volatile memory using bi-directional resistive elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676717A (en) * 1970-11-02 1972-07-11 Ncr Co Nonvolatile flip-flop memory cell
GB1516134A (en) * 1975-05-20 1978-06-28 Plessey Co Ltd Electrical information store
US4128773A (en) * 1977-11-07 1978-12-05 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
US4207615A (en) * 1978-11-17 1980-06-10 Intel Corporation Non-volatile ram cell
US4403306A (en) * 1980-10-22 1983-09-06 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory operable as static RAM or EAROM
US4400799A (en) * 1981-09-08 1983-08-23 Intel Corporation Non-volatile memory cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070594A (ja) * 1983-09-28 1985-04-22 Nec Corp 不揮発性ランダムアクセス半導体メモリ
JPH0318274B2 (ja) * 1983-09-28 1991-03-12 Nippon Electric Co

Also Published As

Publication number Publication date
US4499560A (en) 1985-02-12
FR2517143A1 (fr) 1983-05-27
EP0080395B1 (fr) 1985-07-24
EP0080395A1 (fr) 1983-06-01
DE3264937D1 (en) 1985-08-29
FR2517143B1 (ja) 1983-12-30

Similar Documents

Publication Publication Date Title
JPS5891597A (ja) ダイナミツクリセツト機能を有する不揮発性フリツプフロツプ
EP0080394B1 (fr) Bascule bistable à stockage non volatil et à repositionnement statique
US5148391A (en) Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage
EP0598654B1 (fr) Procédé et circuit de claquage de fusible dans un circuit intégré
US9293179B2 (en) Multiple power domain circuit and related method
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
FR2493636A1 (fr) Circuit comparateur mos
JPH04362597A (ja) 電流センスアンプ回路
US4442481A (en) Low power decoder circuit
EP0121464B1 (fr) Cellule de mémoire RAM non volatile à transistors CMOS à grille flottante commune
US5349244A (en) Initialization circuit for memory registers
EP0032017A1 (en) Bootstrap circuit
FR2608826A1 (fr) Circuit integre comportant des elements d'aiguillage vers des elements de redondance dans une memoire
CA1045716A (en) Method for operating transistor storage flip-flop and evaluator circuit therefor
JP3698550B2 (ja) ブースト回路及びこれを用いた半導体装置
JPS5813997B2 (ja) メモリ・セル回路
JPS5941323B2 (ja) 検出回路
GB1530008A (en) Memory cell
US6549063B1 (en) Evaluation circuit for an anti-fuse
CN113364441B (zh) 一种高掉电por电压的por电路
US4589097A (en) Non-volatile memory circuit having a common write and erase terminal
FR2549999A1 (fr) Cellule de memoire du type ram comprenant un element de memoire non volatil electriquement programmable
JPH04212783A (ja) メモリバスのプリチャージ回路
JPS59147524A (ja) パルス発生回路
KR100231139B1 (ko) 리세트 신호 발생 회로