JPS5886770A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPS5886770A JPS5886770A JP18495781A JP18495781A JPS5886770A JP S5886770 A JPS5886770 A JP S5886770A JP 18495781 A JP18495781 A JP 18495781A JP 18495781 A JP18495781 A JP 18495781A JP S5886770 A JPS5886770 A JP S5886770A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- transfer
- electrode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は半導体集積回路の製造方法の改良に関する。
発明の技術的背景
従来、半導体集積回路例えば多層配線構造で２相駆動形
の電荷転送装置は、第１図（、）〜（、）に示す如く製
造されていた。
の電荷転送装置は、第１図（、）〜（、）に示す如く製
造されていた。
まず、例えばシリコンからなるｐ型半導体基板１上のフ
ィールド領域に相当する部分に、厚さ１５００χ程度の
絶縁膜例えば第１の熱酸化膜２を形成した後、写真蝕刻
法により形成したレジストパターンをマスクとして、前
記熱酸化膜２上から基板１にｐ型不純物例えばｙｊ／ロ
ンをイオン注入して基板１表面にｐ型不純物層３を形成
する。つづいて、ＣＶＤ法により前記熱酸化膜２上に、
厚さ１μｍ程度の厚い第１のＳｔＯ□膜を堆積させリン
処理を行い、ノ臂ターニングして５ｉｎ２ｐｚ＋ターン
４を形成する。ひきつづき、熱酸化処理を施して、露出
する前記基板１のダート領域相当部分に、厚さ１０００
χ程度の薄い熱酸化膜からなる第１のｆｆ−）酸化８５
を形成した後、・このｆ−）酸化膜５上から基板１に、
ｎ型不純物例えばリンをイオン注入して基板１表面にｎ
−型不純物層６を形成する。更に、前記５１０２膜ノリ
ーン４及び第１のデート酸化膜５−ヒに、厚さ０．５μ
ｍ程度の第１の多結晶シリコン膜（図示せず）を堆積し
、リンを拡散［、て該多結晶シリコン膜を低抵抗に１．
た後、写真蝕刻法によ抄形成したレジストノ母ターンを
マスクとしてプラズマエツチングを行ない、第１の多結
晶シリコン転送電極（第１の転送電極）８・・・を形成
する（第１図（、）図示）。なお、５ｔＯ２膜・母ター
ン４上の第１の転送電極８は、別の領域のフィールド酸
化膜４１１．上に延出している。
ィールド領域に相当する部分に、厚さ１５００χ程度の
絶縁膜例えば第１の熱酸化膜２を形成した後、写真蝕刻
法により形成したレジストパターンをマスクとして、前
記熱酸化膜２上から基板１にｐ型不純物例えばｙｊ／ロ
ンをイオン注入して基板１表面にｐ型不純物層３を形成
する。つづいて、ＣＶＤ法により前記熱酸化膜２上に、
厚さ１μｍ程度の厚い第１のＳｔＯ□膜を堆積させリン
処理を行い、ノ臂ターニングして５ｉｎ２ｐｚ＋ターン
４を形成する。ひきつづき、熱酸化処理を施して、露出
する前記基板１のダート領域相当部分に、厚さ１０００
χ程度の薄い熱酸化膜からなる第１のｆｆ−）酸化８５
を形成した後、・このｆ−）酸化膜５上から基板１に、
ｎ型不純物例えばリンをイオン注入して基板１表面にｎ
−型不純物層６を形成する。更に、前記５１０２膜ノリ
ーン４及び第１のデート酸化膜５−ヒに、厚さ０．５μ
ｍ程度の第１の多結晶シリコン膜（図示せず）を堆積し
、リンを拡散［、て該多結晶シリコン膜を低抵抗に１．
た後、写真蝕刻法によ抄形成したレジストノ母ターンを
マスクとしてプラズマエツチングを行ない、第１の多結
晶シリコン転送電極（第１の転送電極）８・・・を形成
する（第１図（、）図示）。なお、５ｔＯ２膜・母ター
ン４上の第１の転送電極８は、別の領域のフィールド酸
化膜４１１．上に延出している。
次いで、第１の転送電極８・・・誉マスクとり、て、後
記第２の多結晶シリコン転送電極の直下に対応するｎ−
型不純物層６内に所定濃度のゲロンをイオン注入し、ｎ
−型不純物層９・・・を形成する。
記第２の多結晶シリコン転送電極の直下に対応するｎ−
型不純物層６内に所定濃度のゲロンをイオン注入し、ｎ
−型不純物層９・・・を形成する。
つづいて、第１の転送電極８・・・をマスクとして、露
出する第１ｒ−ト酸化膜′５を弗化アンモン等でエツチ
ングした後、熱酸化処理を施してｎ＝型不純物層９・・
・上に第２のｆ−）酸化膜１０を成長させると共に、第
１の転送電極８・・・の周囲に該転送電極８・・・と後
記第２の多結晶シリコン転送電極との電気的分離を行う
だめの第２の熱酸化膜１１′を形成する（第１図（ｂ）
図示）。なお、ｎ−型不純物層９・・・上の第２のｆ−
）酸化膜１０と前記第１のｆ−）酸化膜５との厚みは、
第ｆ′の転送電極８・・・と第２の多結晶シリコン転送
電極下の界面電位の制御を、これら転送室一体直下の不
純物層の濃度変化のみＫよって行なうため、等しくする
。この後、全面に多結晶シリコン膜（図示せず）を堆積
し、写真蝕刻法によ怜パターニングして所定の第１の転
送電極８・・・間に、第２の多結晶シリコン転送電極（
第２の転送電極）１２・・・を、第２の熱酸化膜１１を
介Ｌ７て第１の転送電極８・・・に一部オーバラッグす
るように形成する（第１図（ｃ）図示）。
出する第１ｒ−ト酸化膜′５を弗化アンモン等でエツチ
ングした後、熱酸化処理を施してｎ＝型不純物層９・・
・上に第２のｆ−）酸化膜１０を成長させると共に、第
１の転送電極８・・・の周囲に該転送電極８・・・と後
記第２の多結晶シリコン転送電極との電気的分離を行う
だめの第２の熱酸化膜１１′を形成する（第１図（ｂ）
図示）。なお、ｎ−型不純物層９・・・上の第２のｆ−
）酸化膜１０と前記第１のｆ−）酸化膜５との厚みは、
第ｆ′の転送電極８・・・と第２の多結晶シリコン転送
電極下の界面電位の制御を、これら転送室一体直下の不
純物層の濃度変化のみＫよって行なうため、等しくする
。この後、全面に多結晶シリコン膜（図示せず）を堆積
し、写真蝕刻法によ怜パターニングして所定の第１の転
送電極８・・・間に、第２の多結晶シリコン転送電極（
第２の転送電極）１２・・・を、第２の熱酸化膜１１を
介Ｌ７て第１の転送電極８・・・に一部オーバラッグす
るように形成する（第１図（ｃ）図示）。
次いで、この第２の転送電極１２・・・をマスクとして
、裏山する熱酸化膜１１をエツチング除去１７、つづい
て、第１．第２の転送電極８・・・。
、裏山する熱酸化膜１１をエツチング除去１７、つづい
て、第１．第２の転送電極８・・・。
１２・・・をマスクとして露出する第２のｆ−）酸化膜
１０を弗化アンモン等により除去した後、リン拡散を行
ないｎ型のソース・ドレイ／領域１３．１４を形成する
とともに、第２の転送電極１２・・・にもリン拡散して
低抵抗木よる（第１図（ｄ）図示）。
１０を弗化アンモン等により除去した後、リン拡散を行
ないｎ型のソース・ドレイ／領域１３．１４を形成する
とともに、第２の転送電極１２・・・にもリン拡散して
低抵抗木よる（第１図（ｄ）図示）。
つづいて、全面にＣＶＤ法により厚さ１ａ程度の厚い第
２の゛ＳｔＯ□膜１５を単１５せ、このＳｉＯ２膜１５
にリン処理を施した後、写真蝕刻法により形成したレジ
ストノ９ターンを用いて前記ソース・Ｐレイン領域１３
．１４の一部が露出するように選択的にエツチングして
コンタクトホール１５．１５を設ける。この後、全面に
厚さ。
２の゛ＳｔＯ□膜１５を単１５せ、このＳｉＯ２膜１５
にリン処理を施した後、写真蝕刻法により形成したレジ
ストノ９ターンを用いて前記ソース・Ｐレイン領域１３
．１４の一部が露出するように選択的にエツチングして
コンタクトホール１５．１５を設ける。この後、全面に
厚さ。
１３．１４とコンタクトホール１５．１５を介して接続
するアルミ配線１６．１６を形成し７、アルミシンタを
行う。最後に、前記アルミ配線１６．１６を含む第２の
５１０２膜１５上に、厚み１μｍ程度のリン珪化ガラス
膜（ＰＳＧ膜）１７を堆積し、該ＰＳＧ膜１７に１写真
蝕刻法により形成したレジストノ母ターンを用いて？ン
デイングパ、ド用の穴あけを行なって所望の電荷転送装
置を製造する（第１図（、）図示）。
するアルミ配線１６．１６を形成し７、アルミシンタを
行う。最後に、前記アルミ配線１６．１６を含む第２の
５１０２膜１５上に、厚み１μｍ程度のリン珪化ガラス
膜（ＰＳＧ膜）１７を堆積し、該ＰＳＧ膜１７に１写真
蝕刻法により形成したレジストノ母ターンを用いて？ン
デイングパ、ド用の穴あけを行なって所望の電荷転送装
置を製造する（第１図（、）図示）。
背景技術の問題点
しかしながら、上記した方法にあっては、’ｎ＝型不純
物層９・・・上に形成する第２のｆ−）酸化膜１０の膜
厚を、第１の転送電極８・・・下の第１のＰ−）酸化膜
５の膜厚に等し。くする必要から、予めｎ−不純物層９
・・・上に形成した第１のダート酸化膜５を、第１の転
送電極８・・・をマスクとしてエツチング除去する。こ
のため、エツチング時に第２図に示す如く、第１の転送
電極８・・・の下端部に沿りてオーパーツ・ング部１８
が生じる。その結果、第１の転送電極８・・・の周囲に
第２の？−）酸化膜１０を介して第２の多結晶シリコン
膜を気相成長すると、前記オーパーツ・ング部１８にも
第２の多結晶シリコン膜が入り込み、この膜をレジスト
ノリーンを用ムてグラズマエ、チング等によシ第２の転
送電極１２・・・を形成する際、オーバーハング部１８
に第２の多結晶シリコン膜が残存し、第２の転送電極１
２・・・間で短絡を生ずるという問題があった。
物層９・・・上に形成する第２のｆ−）酸化膜１０の膜
厚を、第１の転送電極８・・・下の第１のＰ−）酸化膜
５の膜厚に等し。くする必要から、予めｎ−不純物層９
・・・上に形成した第１のダート酸化膜５を、第１の転
送電極８・・・をマスクとしてエツチング除去する。こ
のため、エツチング時に第２図に示す如く、第１の転送
電極８・・・の下端部に沿りてオーパーツ・ング部１８
が生じる。その結果、第１の転送電極８・・・の周囲に
第２の？−）酸化膜１０を介して第２の多結晶シリコン
膜を気相成長すると、前記オーパーツ・ング部１８にも
第２の多結晶シリコン膜が入り込み、この膜をレジスト
ノリーンを用ムてグラズマエ、チング等によシ第２の転
送電極１２・・・を形成する際、オーバーハング部１８
に第２の多結晶シリコン膜が残存し、第２の転送電極１
２・・・間で短絡を生ずるという問題があった。
発明の目的
本発明は上記事情に鑑みてなされたもので、第１．第２
の転送電極直下の絶縁膜の膜厚を等しく制御することは
勿論のこと、第２の転送電接間の短絡を防止り、７Ｖ半
導体集積回路の製造方法を提供することを目的とするも
のである。
の転送電極直下の絶縁膜の膜厚を等しく制御することは
勿論のこと、第２の転送電接間の短絡を防止り、７Ｖ半
導体集積回路の製造方法を提供することを目的とするも
のである。
発明の概要
まず、−導電型の半導体基板上の上面に耐酸化性絶縁膜
を有する絶縁膜上に１第１の多結晶シリコン膜を堆積し
、写真蝕刻法により・母ターニングして複数の第１の多
結晶シリコン転送電極を形成する。ここで、半導体基板
としては、ｐ型あるいはｎ型のシリコン基板等が挙げら
れる。
を有する絶縁膜上に１第１の多結晶シリコン膜を堆積し
、写真蝕刻法により・母ターニングして複数の第１の多
結晶シリコン転送電極を形成する。ここで、半導体基板
としては、ｐ型あるいはｎ型のシリコン基板等が挙げら
れる。
膜としては、例えば熱酸化された５１０２膜或いはＣＶ
Ｄ法により形成された８１０２膜等が挙げられる。
Ｄ法により形成された８１０２膜等が挙げられる。
なお、耐酸化性絶縁膜上から基板と逆導電型の不純物を
イオン注入して、基板表面に基板と逆導電型の不純一層
を形成してもよい。また、第１の多結晶シリコン電極を
マスクとして前記不純物層にイオン注入し、該不純物層
より低濃度の不純物層を形成してもよい。
イオン注入して、基板表面に基板と逆導電型の不純一層
を形成してもよい。また、第１の多結晶シリコン電極を
マスクとして前記不純物層にイオン注入し、該不純物層
より低濃度の不純物層を形成してもよい。
次に、第１の多結晶シリコン転送電極を熱酸化処理して
これら転送電極の周囲に熱酸化膜を形成する。つづいて
、第１の多結晶シリコン転送電極間の耐酸化性絶縁膜上
に、第２の多結晶シリコン膜を堆積し、これを写真蝕刻
法により・９ターニングして第２の多結晶シリコン転送
電極を、前記熱酸化膜を介して第１の多結晶シリコン転
送電極に一部オーパラッゾするように形成する。
これら転送電極の周囲に熱酸化膜を形成する。つづいて
、第１の多結晶シリコン転送電極間の耐酸化性絶縁膜上
に、第２の多結晶シリコン膜を堆積し、これを写真蝕刻
法により・９ターニングして第２の多結晶シリコン転送
電極を、前記熱酸化膜を介して第１の多結晶シリコン転
送電極に一部オーパラッゾするように形成する。
しかして、本発明によれば、絶縁膜上に第１の多結晶シ
リコン転送電極を形成し、熱酸化処理を施して第１の多
結晶シリコン転送電極の周囲にこの第１の多結晶シリコ
ン転送電極と第２の多結晶シリコン転送電極を電気的に
分離するための熱酸化膜を成長させる際、前記絶縁膜上
には耐酸化性絶縁膜が設けられているので、第２の多結
晶シリコン転送電極下の絶縁膜の膜厚が増大するのを防
止できる。つまり、第１．第２の多結晶シリコン転送電
極直下の夫々の絶縁膜の厚みは変化せず、それらを初期
膜厚に保持できる。したがって、２相駆動ＫＩｆｂ要な
第１゜第２の多結晶シリコン転送電極下の界面電位の制
御を、これら転送電極直下の不純物層の濃度を調節する
。だけでよく、制御性を向上で゛きる。
リコン転送電極を形成し、熱酸化処理を施して第１の多
結晶シリコン転送電極の周囲にこの第１の多結晶シリコ
ン転送電極と第２の多結晶シリコン転送電極を電気的に
分離するための熱酸化膜を成長させる際、前記絶縁膜上
には耐酸化性絶縁膜が設けられているので、第２の多結
晶シリコン転送電極下の絶縁膜の膜厚が増大するのを防
止できる。つまり、第１．第２の多結晶シリコン転送電
極直下の夫々の絶縁膜の厚みは変化せず、それらを初期
膜厚に保持できる。したがって、２相駆動ＫＩｆｂ要な
第１゜第２の多結晶シリコン転送電極下の界面電位の制
御を、これら転送電極直下の不純物層の濃度を調節する
。だけでよく、制御性を向上で゛きる。
また、従来の如く、第１の多結晶シリコン転送電極間か
ら露出する絶縁膜のエツチング工程がないため、第１の
多結晶シリコン転送電極の下端部に沿ってオーバハング
を生ずることがない。
ら露出する絶縁膜のエツチング工程がないため、第１の
多結晶シリコン転送電極の下端部に沿ってオーバハング
を生ずることがない。
したがって、この後の第２の多結晶シリコン膜堆積時に
１従来のように第１の多結晶シリコン転送電極のオーバ
ハング部に第２の多結晶シリコン膜が入りこむことがな
いため、第２の多結晶シリコン膜の７４’ターニングに
際して、オーバハング部でのエツチング残りは生じず、
これに起因する第２の多結晶シリコン転送電極間の短絡
を防止できる。
１従来のように第１の多結晶シリコン転送電極のオーバ
ハング部に第２の多結晶シリコン膜が入りこむことがな
いため、第２の多結晶シリコン膜の７４’ターニングに
際して、オーバハング部でのエツチング残りは生じず、
これに起因する第２の多結晶シリコン転送電極間の短絡
を防止できる。
発明の実施例
この実施例は、第３図（ａ）〜（、）に示すように２相
駆動形の電荷転送装置の製造に適用したものである。
駆動形の電荷転送装置の製造に適用したものである。
■まず５、シリコンからなるｐ型半導体基板２１上のフ
ィールド領域に相当する部分に、厚さｔｓｏｏｌ程度の
第１の熱酸化膜２２を形成した後、写真蝕刻法により形
成したレジスト・母ターンをマスクとして、前記熱酸化
膜２２上から基板２１にゾロンをイオン注入して基板２
１表面にｐ型不純物層２３を形成する。つづいて、ＣＶ
Ｄ法により前記熱酸化膜２２上に、厚さ１μｍ程度の厚
い第１のＳｔＯ□展を堆積させ、リン処理を施こし、ノ
臂ターニングして第１の５１０２膜ノＪ？ターン２４を
形成する。ひきつづき、熱酸化処理を施して露出する基
板１のｆ−）領域相当部分に、ｒ−）絶縁膜の一部を構
成するＪｖさ１０００久程奪の薄いシリコン酸化膜２５
を形成した後、このシリコン酸化膜２５上から基板２１
にリン′をイオン注入して基板２１の表面にｎ−型不純
物層２６を形成する。次いで、前記第１の５１０２膜ノ
母ターン２４及びシリコン酸化膜２５上に、厚さ２ｏｏ
１程度の５１３Ｎ４膜２８を成長する。
ィールド領域に相当する部分に、厚さｔｓｏｏｌ程度の
第１の熱酸化膜２２を形成した後、写真蝕刻法により形
成したレジスト・母ターンをマスクとして、前記熱酸化
膜２２上から基板２１にゾロンをイオン注入して基板２
１表面にｐ型不純物層２３を形成する。つづいて、ＣＶ
Ｄ法により前記熱酸化膜２２上に、厚さ１μｍ程度の厚
い第１のＳｔＯ□展を堆積させ、リン処理を施こし、ノ
臂ターニングして第１の５１０２膜ノＪ？ターン２４を
形成する。ひきつづき、熱酸化処理を施して露出する基
板１のｆ−）領域相当部分に、ｒ−）絶縁膜の一部を構
成するＪｖさ１０００久程奪の薄いシリコン酸化膜２５
を形成した後、このシリコン酸化膜２５上から基板２１
にリン′をイオン注入して基板２１の表面にｎ−型不純
物層２６を形成する。次いで、前記第１の５１０２膜ノ
母ターン２４及びシリコン酸化膜２５上に、厚さ２ｏｏ
１程度の５１３Ｎ４膜２８を成長する。
なお、シリコン酸化膜２５とＳ ｉ ５Ｎ４膜２８でデ
ート絶縁膜を構成する。更に１このＳｔ、Ｎ４膜２８上
に厚さ０５μｍ程度の第１の多結晶シリコン膜（図示せ
ず）を堆積し、リンを拡散して該多結晶シリコン膜を低
抵抗にした後、写真蝕刻法により形成したレジスト・臂
ターンをマスクとしてゾラズマエッチングを折々い、第
１の多結晶シリコン転送電極（第１の転送電極）２９・
・・を形成する（第３図（ａ）図示）。
ート絶縁膜を構成する。更に１このＳｔ、Ｎ４膜２８上
に厚さ０５μｍ程度の第１の多結晶シリコン膜（図示せ
ず）を堆積し、リンを拡散して該多結晶シリコン膜を低
抵抗にした後、写真蝕刻法により形成したレジスト・臂
ターンをマスクとしてゾラズマエッチングを折々い、第
１の多結晶シリコン転送電極（第１の転送電極）２９・
・・を形成する（第３図（ａ）図示）。
［ＪＤ次に、第１の転送電極２９・・・をマスクとして
、後記第２の多結晶シリコン転送電極の直下に対応す５
るｎ−型不純物層２６内に所定濃度のメロンをイオン注
入し、ｎ−型不純物層３０・・・を形成する。つづいて
、第１の転送電極２９・・・と第２の多結晶シリコン転
送電極間を電気的に分離するために、熱酸化処理を施【
７て第１の転送電極２９・・・の周囲に第２の熱酸化膜
３１を形成する（第３図（ｄ）図示）。この時、デート
絶縁膜を構成する上層の被膜はＳ ｉ 、Ｎ４膜２８か
らなるため、第１の転送電極２９・・・と第２の多結晶
シリコン転送電極直下のｎ−型及びｎ−型不純物層２６
・・・、３０・・・の膜厚は変化しない。この後、第２
６熱酸化膜３１を含むＳｉ、Ｎ４膜２ｇ上に、厚み０．
５μｍ程度の第２の多結晶シリコン膜（図示せず）を堆
積し７、写真蝕刻法により・母ターニングして所定の第
１の転送電極２９・・・間に熱酸化膜３１を介し２て、
第２の多結晶シリコン転送電極（第２の転送電極）３２
・・・を、第１の転送電極２９・・・に一部オーパラ、
！するように形成する（卯、３図（ｃ）図示）。
、後記第２の多結晶シリコン転送電極の直下に対応す５
るｎ−型不純物層２６内に所定濃度のメロンをイオン注
入し、ｎ−型不純物層３０・・・を形成する。つづいて
、第１の転送電極２９・・・と第２の多結晶シリコン転
送電極間を電気的に分離するために、熱酸化処理を施【
７て第１の転送電極２９・・・の周囲に第２の熱酸化膜
３１を形成する（第３図（ｄ）図示）。この時、デート
絶縁膜を構成する上層の被膜はＳ ｉ 、Ｎ４膜２８か
らなるため、第１の転送電極２９・・・と第２の多結晶
シリコン転送電極直下のｎ−型及びｎ−型不純物層２６
・・・、３０・・・の膜厚は変化しない。この後、第２
６熱酸化膜３１を含むＳｉ、Ｎ４膜２ｇ上に、厚み０．
５μｍ程度の第２の多結晶シリコン膜（図示せず）を堆
積し７、写真蝕刻法により・母ターニングして所定の第
１の転送電極２９・・・間に熱酸化膜３１を介し２て、
第２の多結晶シリコン転送電極（第２の転送電極）３２
・・・を、第１の転送電極２９・・・に一部オーパラ、
！するように形成する（卯、３図（ｃ）図示）。
（１１１］次に、第２の転送電極３２・・・上に５００
ｘ程度の熱酸化膜を成長し、第１．第２の転送電極２９
・・・、３２・・・をマスクとして、露出するＳ ｉ
、Ｎ４狭２８及び熱酸化膜３１を除去した後、リン拡散
を行ないｎ＋型のソース・ドレイン領域３３゜３４を形
成するとともに、第２の転送電極３２・・・にもリン拡
散して低抵抗にする（第３図（ｄ）図示）。
ｘ程度の熱酸化膜を成長し、第１．第２の転送電極２９
・・・、３２・・・をマスクとして、露出するＳ ｉ
、Ｎ４狭２８及び熱酸化膜３１を除去した後、リン拡散
を行ないｎ＋型のソース・ドレイン領域３３゜３４を形
成するとともに、第２の転送電極３２・・・にもリン拡
散して低抵抗にする（第３図（ｄ）図示）。
つづいて、全面にＣＶＤ法により厚さ１μｍ程度の厚い
第２の５ＩＯ２膜３５を堆積させ、このＳｉＯ□膜３５
にリン処理を施した後、写真蝕刻法により形成したレジ
ストノ４’ターンを用いて前記ソース・ドレイン領域３
３．３４の一部が露出するように選択的に工、チングし
てコンタクトホール３６゜３６を設ける。この後、全面
に厚さ１μｍ程度のアルミニウム膜を蒸着し、写真蝕刻
法によりノ々ターニングしてソース・ドレイン領域３３
．３４とコンタクトホール３６．３６を介して接続する
アルミ配ｙ４３ｙ、ｓｖを形成し、アルミシンタを行う
。
第２の５ＩＯ２膜３５を堆積させ、このＳｉＯ□膜３５
にリン処理を施した後、写真蝕刻法により形成したレジ
ストノ４’ターンを用いて前記ソース・ドレイン領域３
３．３４の一部が露出するように選択的に工、チングし
てコンタクトホール３６゜３６を設ける。この後、全面
に厚さ１μｍ程度のアルミニウム膜を蒸着し、写真蝕刻
法によりノ々ターニングしてソース・ドレイン領域３３
．３４とコンタクトホール３６．３６を介して接続する
アルミ配ｙ４３ｙ、ｓｖを形成し、アルミシンタを行う
。
最後に、前記アルミ配線３７．３１を含む第２のＳｉＯ
２膜３５上に、厚み１１ｉｒａ程度のＰＳＧ膜３８を堆
積し、該ＰＳＧ膜３８に写真蝕刻法により形成したレジ
ストパターンを用いてゲンデイングノ卆ツド用の穴あけ
を行なって所望の電荷転送装置を製造する。（第３図（
、）図示）。
２膜３５上に、厚み１１ｉｒａ程度のＰＳＧ膜３８を堆
積し、該ＰＳＧ膜３８に写真蝕刻法により形成したレジ
ストパターンを用いてゲンデイングノ卆ツド用の穴あけ
を行なって所望の電荷転送装置を製造する。（第３図（
、）図示）。
しかして、本発明によれば、シリコン酸化膜２５上に第
１の転送電極２９・・・を形成し、熱酸化処理を施して
第１の転送電極２９・・・の周囲にこの第１の転送電極
２９・・・と第２の転送電極３２・・・を電気的に分離
するだめの第２の熱酸化膜３１を成゛長させる際、前記
シリコン酸化膜２５上にはＳｔ、Ｎ４膜２８が設けられ
ているので、第１の転送電極２９・・・間のシリコン酸
・化膜２５の膜厚が増大するのを防止でき−る。′）ま
り、第１、第２の転送電極２９・・・、３２・・・直下
の夫々のシリコン酸化膜２５の厚みは変化せず、それら
を初期膜厚に保持できる。したがって、２相駆動に必要
な第１．第２の転送電＊２９・・・、３２・・・下の界
面電位の制御を、これら転送電極２９・・・、３２・・
・直下の不純物層の濃度を調節するだけでよく、制御性
を向上できる。
１の転送電極２９・・・を形成し、熱酸化処理を施して
第１の転送電極２９・・・の周囲にこの第１の転送電極
２９・・・と第２の転送電極３２・・・を電気的に分離
するだめの第２の熱酸化膜３１を成゛長させる際、前記
シリコン酸化膜２５上にはＳｔ、Ｎ４膜２８が設けられ
ているので、第１の転送電極２９・・・間のシリコン酸
・化膜２５の膜厚が増大するのを防止でき−る。′）ま
り、第１、第２の転送電極２９・・・、３２・・・直下
の夫々のシリコン酸化膜２５の厚みは変化せず、それら
を初期膜厚に保持できる。したがって、２相駆動に必要
な第１．第２の転送電＊２９・・・、３２・・・下の界
面電位の制御を、これら転送電極２９・・・、３２・・
・直下の不純物層の濃度を調節するだけでよく、制御性
を向上できる。
また、従来の如く、第１の転送電極間から霧出する絶縁
膜のエツチング工程がないため、第１の転送電極２９・
・・の下端部に沿ってオーパハング部を生ずることない
。したがって、この後の第２の多結晶シリコン膜堆積時
に、従来のように第１の転送電極のオーバハング部に第
２の多結晶シリコン膜が入りこむことがないため、第２
の多結晶シリコン膜のノ母ターニングに際して、オーバ
ハング部での工、チング残りは生じず、これに起因する
第２の転送電極３２・・・間の短絡を防止できる。
膜のエツチング工程がないため、第１の転送電極２９・
・・の下端部に沿ってオーパハング部を生ずることない
。したがって、この後の第２の多結晶シリコン膜堆積時
に、従来のように第１の転送電極のオーバハング部に第
２の多結晶シリコン膜が入りこむことがないため、第２
の多結晶シリコン膜のノ母ターニングに際して、オーバ
ハング部での工、チング残りは生じず、これに起因する
第２の転送電極３２・・・間の短絡を防止できる。
発明の効果
以上詳述した如く本発明によれば、第１．第２の転送電
極直下の絶縁膜の膜厚を等しく制御することは勿論のこ
と、第２の転送電極間の短絡を防止した高信頼性の半導
体集積回路の製造方法を提供できるものである。
極直下の絶縁膜の膜厚を等しく制御することは勿論のこ
と、第２の転送電極間の短絡を防止した高信頼性の半導
体集積回路の製造方法を提供できるものである。
第１図（１）〜（、）は、従来の２相駆動形の電荷転送
装置の製造方法を工程順に示す断面図、第２図は第１図
（＠）の部分拡大平面図、第３図（瓢）〜（、）は、本
発明の２相駆動形の電荷転送装置の製造方法を工程順に
示す断面２図である。 ２１・・・ｐ型半導体基板、２２・・・第１の熱酸化膜
、２３・・・ｐ型不純物層、２４・・・第１の５ＩＯ２
膜／母ターン、２５・・・シリコン酸化膜、２６・・・
ｎ−Ｗ不純物層、２８・・・Ｓｔ、Ｎ４膜（耐酸化性絶
縁膜）、２９・・・第１の多結晶シリコン転送電極、３
ｏ・・・ｎ−一型不純物層、３１・・・第２の熱酸化膜
、３２・・・第２の多結晶シリコン転送電極、３３・・
・ソース領域、３４・・・ドレイン領域、３６．３６・
・・コンタクトホール、３７．３”ｌ・・・アルミ配線
、３８・・・ＰＳＧ膜（保膿膜）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１閃 （ｅ） 第２図 第３図 第３図 （ｄ）
装置の製造方法を工程順に示す断面図、第２図は第１図
（＠）の部分拡大平面図、第３図（瓢）〜（、）は、本
発明の２相駆動形の電荷転送装置の製造方法を工程順に
示す断面２図である。 ２１・・・ｐ型半導体基板、２２・・・第１の熱酸化膜
、２３・・・ｐ型不純物層、２４・・・第１の５ＩＯ２
膜／母ターン、２５・・・シリコン酸化膜、２６・・・
ｎ−Ｗ不純物層、２８・・・Ｓｔ、Ｎ４膜（耐酸化性絶
縁膜）、２９・・・第１の多結晶シリコン転送電極、３
ｏ・・・ｎ−一型不純物層、３１・・・第２の熱酸化膜
、３２・・・第２の多結晶シリコン転送電極、３３・・
・ソース領域、３４・・・ドレイン領域、３６．３６・
・・コンタクトホール、３７．３”ｌ・・・アルミ配線
、３８・・・ＰＳＧ膜（保膿膜）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第１閃 （ｅ） 第２図 第３図 第３図 （ｄ）
Claims (1)
- 【特許請求の範囲】 １−導電型の半導体基板上に絶縁膜を介して設けた多結
晶シリコン多層配線構造の半導体集積回路の製造に際し
、上面に耐酸化性絶縁膜を有する絶縁膜上に複数の第１
の多結晶シリコン転送電極・・を形成し、熱酸化処理を
施してこれら転送電極の周囲に熱酸化膜を形成した後、
前記転送電極間の耐酸化性絶縁膜上に、第２の多結晶シ
リコン転送電極を前記酸化膜を介して第１の多結晶シリ
コン転送電極に一部オーパラソグするように形成するこ
とを特徴とする半導体集積回路の製造方法。 ２ 耐酸化性絶縁膜がＳｌ、Ｎ４膜であることを特徴と
する特許請求の範囲第１項記載の半導体集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18495781A JPS5886770A (ja) | 1981-11-18 | 1981-11-18 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18495781A JPS5886770A (ja) | 1981-11-18 | 1981-11-18 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886770A true JPS5886770A (ja) | 1983-05-24 |
Family
ID=16162301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18495781A Pending JPS5886770A (ja) | 1981-11-18 | 1981-11-18 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886770A (ja) |
-
1981
- 1981-11-18 JP JP18495781A patent/JPS5886770A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373192A (en) | Electromigration resistance metal interconnect | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| US6261882B1 (en) | Method for fabricating a semiconductor device | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JPH08148649A (ja) | 半導体装置の製造方法 | |
| JP2762473B2 (ja) | 半導体装置の製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61182267A (ja) | 半導体装置の製造方法 | |
| JPS5886770A (ja) | 半導体集積回路の製造方法 | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| JPH03263330A (ja) | 半導体装置 | |
| JPH05326841A (ja) | 半導体装置の製造方法 | |
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| JP2550302B2 (ja) | 半導体装置の製造方法 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JP2654175B2 (ja) | 半導体装置の製造方法 | |
| JPH0834245B2 (ja) | 半導体装置の製造方法 | |
| JPH05136353A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60160142A (ja) | 半導体装置の製造方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPS63207154A (ja) | 半導体装置の製造方法 | |
| JPH02165666A (ja) | 半導体装置の製造方法 | |
| JPH0558673B2 (ja) | ||
| JPH01241845A (ja) | 半導体装置の製造方法 |