JPS5882377A - Print control circuit - Google Patents

Print control circuit

Info

Publication number
JPS5882377A
JPS5882377A JP56180507A JP18050781A JPS5882377A JP S5882377 A JPS5882377 A JP S5882377A JP 56180507 A JP56180507 A JP 56180507A JP 18050781 A JP18050781 A JP 18050781A JP S5882377 A JPS5882377 A JP S5882377A
Authority
JP
Japan
Prior art keywords
line
character pattern
character
print
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56180507A
Other languages
Japanese (ja)
Inventor
Takeo Arakawa
荒川 武雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56180507A priority Critical patent/JPS5882377A/en
Publication of JPS5882377A publication Critical patent/JPS5882377A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/10Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers

Abstract

PURPOSE:To draw a lateral ruled line in the center of print line pitch of optional size by providing one lateral ruled-line character pattern matrix. CONSTITUTION:The size of print line pitch is denoted as P and the height of a lateral ruled-line pattern matrix (MX) is denoted as (q). A character code in lateral ruled-line character pattern which has a storage address (x) in a character pattern memory 4 is outputted from a line buffer 1 to some prescribed position, and the storage address (x) is supplied to a dot transfer circuit 5. A decoding cirlcuit 10 outputs the value of the 2nd counter 12 through a selector 13, and the dot transfer circuit 5 is supplied with an address (p/2+q/2) (=A) in the 1st scan and A-1, A-2 thereafter. The dot transfer circuit 5 sends dot sequences x+A, x+A-1, and x+A-2 in the character pattern stored in the character pattern memory 4 to a printer 6 successively. At this time, when a ruled line is designed to a position at a half height (q) of the Mx, the ruled line is drawn in the center of said (p).

Description

【発明の詳細な説明】 本発明はドツトマトリックス方式のプリンタにおいて任
意の大きさの印字行ピッチの中央に横ケイ線を引くこと
の出来る印字制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a print control circuit that can draw a horizontal line at the center of a print line pitch of any size in a dot matrix printer.

従来、この種の印字を行うには、縦方向に位置の異なる
複数個の横ケイ線文字パターンマトリックスを持って各
々に文字コードを与えておき、印字行ピッチか変る毎に
文字コードを選択使用するといった方法によって実現さ
れて来た。
Conventionally, in order to perform this type of printing, multiple horizontal line character pattern matrices with different positions in the vertical direction were provided, character codes were assigned to each matrix, and character codes were selected and used each time the print line pitch changed. This has been achieved by the following methods.

この様々方法によれは、横ケイ線文字パターンマトリッ
クスの格納される文字パターンメモリの容量が大きくカ
リ、各々の横ケイ線文字パターンマトリックスに文字コ
ードを付与する必要があシ、印字行ピッチか変る毎に文
字コードを選択して使用しなけれはならない、といった
欠点かあった。
With these various methods, the capacity of the character pattern memory in which the horizontal line character pattern matrix is stored is large, it is necessary to assign a character code to each horizontal line character pattern matrix, and the printing line pitch may change. The drawback was that a character code had to be selected and used each time.

本発明の目的は1つの文字コードに対応した1つの横ケ
イ線文字バクーンマトリックスを持つだけで任意の大き
さの印字行ピッチの中央に横ケイ線を引くことの出来る
印字制御N路を提供することにある。
An object of the present invention is to provide a print control N path that can draw a horizontal line at the center of a print line pitch of any size by simply having one horizontal line character Bakun matrix corresponding to one character code. There is a particular thing.

本発明は、印字行ピッチの大きさと所望の印字文字コー
ドが格納されている行バッファを、プリンタからの1走
査開始毎に発生する走査パルスを待って前記行バッファ
を走査し、印字文字コードに対応した文字パターンマ)
 IJソックス格納されている文字パターンメモリ内の
格納アドレスと、走査回数を計数するカウンタの値とか
ら所望のドツト列を文字パターンメモリから取出し、そ
のドツト列に従って印字が行われる様なドツトマトリッ
ク方式のプリンタの印字制御回路において、文字コート
デコード回路、印字行ピッチの大きさ及び文字パターン
マトリックスの高さを1/2に出来る割算回路、l/2
にされた各々の111を加算する加算器、前記加算器の
出力がセットされた後に走査パルスにより I 1#減
じられるようなカウンタ回路及び文字コードデコード回
路により制御される選択器を付加した印字制御回路であ
る。
The present invention scans the line buffer in which the size of the print line pitch and the desired print character code is stored, waiting for a scan pulse generated every time one scan starts from the printer, and converts the line buffer into the print character code. (corresponding character pattern)
A dot matrix method in which a desired dot string is retrieved from the character pattern memory based on the storage address in the character pattern memory stored in the IJ socks and the value of a counter that counts the number of scans, and printing is performed according to that dot string. In the print control circuit of a printer, a character code decoding circuit, a division circuit that can reduce the print line pitch size and the height of the character pattern matrix to 1/2, and l/2
Printing control with an adder that adds 111 for each of the input values, a counter circuit such that the output of the adder is set and then subtracted by a scanning pulse, and a selector controlled by a character code decoding circuit. It is a circuit.

以下に本発明の一実施例につき第1図および第2図を用
いて説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

第1図において、行バッファ1には予め印字行ピッチの
大きさを示す値pと、その印字行に印字される所望の文
字コードが格納されている。
In FIG. 1, a line buffer 1 stores in advance a value p indicating the size of the print line pitch and a desired character code to be printed on the print line.

プリンタ6から1走査を開始するたびに発生する走査パ
ルスが走査制御回路2に与えられると、走査制御回路2
は行バッファ1の走査を開始するがその第1走査におい
て、前記印字行ピッチの大きさを示すpを第1走査カウ
ンタ11に、第1割算回路7で1/2にされたp/2と
前記qが第2割算回路8で1/2にされたq/2との和
を増る加算器9の出力(p/2+q/2 )を第2走査
カウンタ12に各々セットした後に文字コードの走査を
行わせしめる。
When a scan pulse generated every time one scan is started from the printer 6 is given to the scan control circuit 2, the scan control circuit 2
starts scanning the line buffer 1, and in the first scan, p indicating the size of the print line pitch is stored in the first scanning counter 11, and p/2, which is halved by the first dividing circuit 7, is input to the first scanning counter 11. After setting the output (p/2+q/2) of the adder 9, which increases the sum of q and q/2 obtained by dividing the above q into 1/2 by the second dividing circuit 8, into the second scanning counter 12, the character Causes the code to be scanned.

アドレス発生回路3は行バッファ1の走査によシ得られ
た文字コードからその文字コードに対応した文字パター
ンマトリックスの文字パターンメモリ4における格納ア
ドレスをドツト転送回w15に与える。ドツト転送回路
5、は前記格納アドレスと選択器13から与えられる第
1走査カウン11又は第2走査カウンタ12の値とから
所望のドツト列情報を文字パターンメモリ4よl出して
プリンタ6に送る。第l走査におけるドツト列情報の転
送が完了すると走査制御回路2は前記走査パルスが来る
毎に第1走査カウンタ11及び第2走査カウンタ12の
値をw11減じた後に行バッファ1の走査を開始させて
、第1走査カウンタ11の値が111になるまでドツト
列情報の転送を繰返すことにより、印字行ピッチの大き
さがpなる行への印字が完了する。
The address generation circuit 3 supplies the storage address in the character pattern memory 4 of the character pattern matrix corresponding to the character code from the character code obtained by scanning the row buffer 1 to the dot transfer circuit w15. The dot transfer circuit 5 outputs desired dot string information from the character pattern memory 4 from the storage address and the value of the first scan counter 11 or second scan counter 12 given from the selector 13 and sends it to the printer 6. When the transfer of the dot row information in the first scan is completed, the scan control circuit 2 starts scanning the row buffer 1 after decrementing the values of the first scan counter 11 and the second scan counter 12 by w11 every time the scan pulse arrives. By repeating the transfer of the dot row information until the value of the first scanning counter 11 reaches 111, printing on the line whose print line pitch is p is completed.

以上の如き動作によシ印字を行わせしめるような印字制
御回路のもとで、ある所定の位置に横ケイ線文字パター
ンでかつ、文字パターンメモリ4の格納アドレスかXで
あるような文字コードが行バッファlから出現した場合
について説明する。
Under a printing control circuit that causes printing to be performed by the above-described operation, a character code such as a horizontal cross line character pattern and a storage address of the character pattern memory 4 or X is placed at a certain predetermined position. The case where it appears from row buffer l will be explained.

前記の説明より、ドツト転送回路5には格納アドレスX
か与えられる。文字コードデコード回路10は文字コー
ドが横ケイ線文字パターンであることによシ選択器13
を制御して第2カウンタ12の値を選択出力させる様に
動作するので、ドツト転送回路5には第1走査において
は(1)/2+q/2)、以後順次(p/2 +(1/
2)−1、(p 5− /2+q/2 )−2、・・と与えられて行く。
From the above explanation, the dot transfer circuit 5 has the storage address
or given. The character code decoding circuit 10 selects a selector 13 because the character code is a horizontal line character pattern.
Since the dot transfer circuit 5 operates to selectively output the value of the second counter 12 by controlling
2) −1, (p 5− /2+q/2 )−2, etc. are given.

以上の入力情報を与えられたドツト転送回路5は文字パ
ターンメモリ4に格納されている第2図に示す文字パタ
ーンマトリックスの内のx+(p/2+(1/2 )、
X+(1)/2+(1/2)−1゜x−1−(p/2+
q/2)−2、・・・・・・のドツト列を各走査に従っ
て順次プリンタ6に送って行く。この時、第2図の如く
にマ) IJックス高qの1/2の位置に横ケイ線をテ
ザインしておけは印字行ピッチの大きさpの中央に槓ケ
イ線が引かれることがわかる。
Given the above input information, the dot transfer circuit 5 selects x+(p/2+(1/2),
X+(1)/2+(1/2)-1°x-1-(p/2+
q/2)-2, . . . dot rows are sequentially sent to the printer 6 according to each scan. At this time, if you draw a horizontal line at the position of 1/2 of the IJ x height q as shown in Figure 2, you can see that the line will be drawn at the center of the print line pitch size p. .

以上から印字行ピッチの大きさpは任意であり、かつ横
ケイ線パターンマトリックスのマトリックス高qをある
印字制御回路の取得る最大の印字行ピッチにしておくこ
とによシ、1つの横ケイ線パターンマトリックスを持つ
だけで任意の大きさの印字行ピッチの中央に横ケイ線が
引かれることがわかる。
From the above, the size p of the print line pitch is arbitrary, and by setting the matrix height q of the horizontal line pattern matrix to the maximum print line pitch that a certain print control circuit can obtain, one horizontal line pitch can be printed. It can be seen that by simply having a pattern matrix, a horizontal line can be drawn at the center of a print line pitch of any size.

文字コードが横ケイ線文字パターンでない場合には文字
コードテコード回路10は選択器13に6− 第1走食カウンタ11の値を選択出力させるか、この時
の印字制御は周知のことであるので説明は省略する。
If the character code is not a horizontal line character pattern, the character code code circuit 10 causes the selector 13 to select and output the value of the 6-first scanning counter 11, or the printing control at this time is well known. Therefore, the explanation will be omitted.

尚、第1走食カウンタ11.第2走査カウンタ12、第
1及び第2割算回路7及び8.加算器9゜文字コードデ
コード回路10及び選択器13id力ウンタ回路、デコ
ーダ回路、マルチプレクサ回路などの一般的な論理素子
によシ構成出来る。
Note that the first running food counter 11. second scanning counter 12, first and second divider circuits 7 and 8. The adder 9, the character code decoding circuit 10, and the selector 13 can be configured using general logic elements such as a counter circuit, a decoder circuit, and a multiplexer circuit.

以上の説明から、本発明によれば1つの横ケイ線文字パ
ターンマトリックスを持つだけで任意の大きさの印字行
ピッチの中央に横ケイ線を引くことが出来るため、文字
パターンメモリの容量が最小で済み、印字行ピッチの大
きさを意識するとと力く横ケイ線を引くことが出来ると
いった効果がある。
From the above explanation, according to the present invention, it is possible to draw a horizontal line at the center of a printing line pitch of any size by just having one horizontal line character pattern matrix, so the capacity of the character pattern memory is minimized. This has the effect of being able to draw horizontal lines with great force if you are conscious of the size of the print line pitch.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
あるドツト列を持ったマトリックスの高さがqである文
字パターンマトリックスの例を示す図である。 1・・ 行バッファ、2・・・・・走査制御回路、3・
・・・・・アドレス発生回路、4・・・・・文字パター
ンメモリ、5・・・ドツト転送回路、6・・・・・・プ
リンタ、7 ・・・第1割算回路、8・・・・・第2割
初=回路、9・・・・・・加算器、10.・・ 文字コ
ードデコード回路、11・・・・・・第1走査カウンタ
、12・・・第2走査カウンタ、13・・・・・・選択
器。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing an example of a character pattern matrix in which the height of the matrix having a certain row of dots is q. 1... Row buffer, 2... Scanning control circuit, 3...
... Address generation circuit, 4 ... Character pattern memory, 5 ... Dot transfer circuit, 6 ... Printer, 7 ... First division circuit, 8 ... ...2nd % first = circuit, 9...adder, 10. ...Character code decoding circuit, 11...First scanning counter, 12...Second scanning counter, 13...Selector.

Claims (1)

【特許請求の範囲】[Claims] 印字行ピッチの大きさと所望の印字文字コードが格納さ
れている行バッファを1走査開始毎に発生するパルスを
待って前記行バッファを走査し、印字文字コードに対応
する文字パターンマ) IJソックス格納されている文
字パターンメモリ内の格納アドレスと走査回数を計数す
るカウンタの値とから所望のドツト列を前記文字パター
ンメモリから取出しそのドツト列に従って印字が行われ
るドツトマトリックス方式のプリンタにおいて、文字コ
ードテコード回銘と、少くとも2つの割算的1路と、出
力の和を取る加算器と、加算器の出力がセットされた後
に走査回数を計数する第二のカウンタ回路と、前記文字
コードテコード回路によりfril制御される選択器と
を有した印字制御回路。
The line buffer in which the size of the print line pitch and the desired print character code are stored is scanned waiting for a pulse that is generated every time one scan starts, and the character pattern corresponding to the print character code is stored. In a dot matrix printer, a desired dot string is retrieved from the character pattern memory based on the storage address in the character pattern memory and the value of a counter that counts the number of scans, and printing is performed according to that dot string. a code memory; at least two divisive first paths; an adder for summing the outputs; a second counter circuit for counting the number of scans after the output of the adder is set; A print control circuit having a selector fril-controlled by a code circuit.
JP56180507A 1981-11-11 1981-11-11 Print control circuit Pending JPS5882377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56180507A JPS5882377A (en) 1981-11-11 1981-11-11 Print control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56180507A JPS5882377A (en) 1981-11-11 1981-11-11 Print control circuit

Publications (1)

Publication Number Publication Date
JPS5882377A true JPS5882377A (en) 1983-05-17

Family

ID=16084445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56180507A Pending JPS5882377A (en) 1981-11-11 1981-11-11 Print control circuit

Country Status (1)

Country Link
JP (1) JPS5882377A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963042A (en) * 1988-03-26 1990-10-16 Brother Kogyo Kabushiki Kaisha Horizontal line position adjusting in frame processing device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963042A (en) * 1988-03-26 1990-10-16 Brother Kogyo Kabushiki Kaisha Horizontal line position adjusting in frame processing device

Similar Documents

Publication Publication Date Title
US4090188A (en) Dot matrix converter
US4621340A (en) Method for construction and display of ideographic characters
US4630947A (en) Enlarged pattern generator
EP0030635A2 (en) Method and apparatus for generating complex characters
GB1489433A (en) Method for dot matrix recording
CN1132093C (en) Method and apparatus for calibrating delay lines to create gray levels in continuous tone printing
US3940737A (en) Method of and device for skeletonizing characters
US4146877A (en) Character generator for video display
JPS5882377A (en) Print control circuit
GB1574173A (en) Character generating circuit
KR940006536B1 (en) Printing method for dot printer
GB2030335A (en) Ideographic Character Encoding
US4426645A (en) Character generating system
JPS6133711B2 (en)
JPS594706B2 (en) Print pattern generator
US5638187A (en) Image dithering method enabling conversion of a gray level pixel image into a binary pixel image
JPS646473B2 (en)
JPH03127187A (en) Computer graphics apparatus and method of the same
JPH0228474B2 (en)
JPS6223316B2 (en)
JPS59796A (en) Dot printer
EP0542316B1 (en) Bit map data generation apparatus
JPS58119865A (en) Printing mode for ruled line
JPS6216826B2 (en)
JPS63265648A (en) Printing controller