JPS5878206A - 電気的制御装置のクロツク診断装置 - Google Patents
電気的制御装置のクロツク診断装置Info
- Publication number
- JPS5878206A JPS5878206A JP56176449A JP17644981A JPS5878206A JP S5878206 A JPS5878206 A JP S5878206A JP 56176449 A JP56176449 A JP 56176449A JP 17644981 A JP17644981 A JP 17644981A JP S5878206 A JPS5878206 A JP S5878206A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- circuit
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
- G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
- G05B23/0229—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions knowledge based, e.g. expert systems; genetic algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Control Or Security For Electrophotography (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複写機等の電気的制御装置のクロック診断装置
に関する。
に関する。
複写機等の電気的制御装置、例えばマイコンを使った制
御装置においては、制御装置の動作タイミング用信号と
なるクロック信号が欠くことのできないことは周知であ
る。このような制御装置化おいて、何らかの異常で、ク
ロック信号が絶えた時とか、クロック信号の周波数が極
端に多くなるか又は少なくな′った場合には、制御装置
のシーケンス制御のタイミングが狂い、例えば、複写機
のコピー作成要素が異常動作を行なうことがあった。
御装置においては、制御装置の動作タイミング用信号と
なるクロック信号が欠くことのできないことは周知であ
る。このような制御装置化おいて、何らかの異常で、ク
ロック信号が絶えた時とか、クロック信号の周波数が極
端に多くなるか又は少なくな′った場合には、制御装置
のシーケンス制御のタイミングが狂い、例えば、複写機
のコピー作成要素が異常動作を行なうことがあった。
本発明の目′的は、電気的制御装置のクロック異常を検
出し、該制御装置によって制御される機械の異常な動作
を防止することにある。
出し、該制御装置によって制御される機械の異常な動作
を防止することにある。
第１図は複写機の電気的制御装置の概略構成図である。
１は水晶発振器等のクロック信号発生器、２は商用交流
電源、３はマイクロコンビ為−夕等の電気的制御装置、
４はり四ツク診断装置、５は複写機、６は複写機５の中
に設けられ九コピー作成寮素の検出°器群である６ 複写ｆｓｓ内には良く知られた機番こ感光体、帯電、露
光、現倫、転写、クリーニング、用紙搬送、定着乍の各
コピー作成要素が協動して複写物を作成する様に配置さ
れている。マイクロコンピュータ、布線論理回路等の電
気的制御装置３は複写機の各コピー作成要素にあらかじ
め定められた動作を実行させるため各要素の動作を検出
器群６により検出している。クロック発生器１は制御装
置に動作タイミング用信号を供給している。また、クロ
ック診断装置４にはクロック信号発生器１および商用交
流電源２から信号が供給されている。
電源、３はマイクロコンビ為−夕等の電気的制御装置、
４はり四ツク診断装置、５は複写機、６は複写機５の中
に設けられ九コピー作成寮素の検出°器群である６ 複写ｆｓｓ内には良く知られた機番こ感光体、帯電、露
光、現倫、転写、クリーニング、用紙搬送、定着乍の各
コピー作成要素が協動して複写物を作成する様に配置さ
れている。マイクロコンピュータ、布線論理回路等の電
気的制御装置３は複写機の各コピー作成要素にあらかじ
め定められた動作を実行させるため各要素の動作を検出
器群６により検出している。クロック発生器１は制御装
置に動作タイミング用信号を供給している。また、クロ
ック診断装置４にはクロック信号発生器１および商用交
流電源２から信号が供給されている。
本発明は紬記したクロック診断装置４に係わり、その一
実施例を第２図で説明する。図において、７は例えば、
商用交流電源２から入力された交流にもとづいて、基準
時間、例えば１秒間のパルス幅を有するパルスを発生す
る基準パルス発生器であり、８はこの基準時間の間だけ
、電気的制御装置（図示されていない）から入力されて
くるクロックを分周する分局器である。また、９は分周
器８によって分周されたクロック数が所定値かあるいは
所定値より大きいか小さいかを検出する回路である。さ
らに、１０は電源のオンを検出して、回路９の状態を初
期状態に戻す初期化回路であり、１１は前記基準パルス
のレベル変化を検出して、前記基準時間の計測開始時に
、回路９の状態を初期状態に戻す信号を出力する基準パ
ルスのレベル変化検出回路である。
実施例を第２図で説明する。図において、７は例えば、
商用交流電源２から入力された交流にもとづいて、基準
時間、例えば１秒間のパルス幅を有するパルスを発生す
る基準パルス発生器であり、８はこの基準時間の間だけ
、電気的制御装置（図示されていない）から入力されて
くるクロックを分周する分局器である。また、９は分周
器８によって分周されたクロック数が所定値かあるいは
所定値より大きいか小さいかを検出する回路である。さ
らに、１０は電源のオンを検出して、回路９の状態を初
期状態に戻す初期化回路であり、１１は前記基準パルス
のレベル変化を検出して、前記基準時間の計測開始時に
、回路９の状態を初期状態に戻す信号を出力する基準パ
ルスのレベル変化検出回路である。
本実施例によれば、電気的制御回路から分局器８に入力
されるクロックの周波数が正常であれば、基準時間の間
だけ動作する分周器８の出力のパルス数は所定値になり
、正常でなければ該所定値より多くなるか少なくなるか
するので、回路９で分局器８の出力のパルス数が所定値
かどうかを検出することにより、クロックが正常である
か否かの診断を行なうことができる。
されるクロックの周波数が正常であれば、基準時間の間
だけ動作する分周器８の出力のパルス数は所定値になり
、正常でなければ該所定値より多くなるか少なくなるか
するので、回路９で分局器８の出力のパルス数が所定値
かどうかを検出することにより、クロックが正常である
か否かの診断を行なうことができる。
第３図は前記した実施例の一興体例を示し、その動作を
詳細に説明する。なお、第３図において、点線で囲まれ
ているのは前記の実施例との対応を明らかにするためで
あり、対応する個所には第２図と同じ符号が付されてい
る。
詳細に説明する。なお、第３図において、点線で囲まれ
ているのは前記の実施例との対応を明らかにするためで
あり、対応する個所には第２図と同じ符号が付されてい
る。
図の回路において、端子２１と２２には、商用交流電源
が接続されみしたがってＡＣｌｏｏＶで周波数が５０
Ｈｚ又は６０ Ｈｚの交流が印加される。この交流は、
フォトカプラ２３でその半波だけが一検出され、はぼ矩
形波に整形されて基準時間のパルス幅を有するパルスを
発生する基準パルス発生器７に入力する。
が接続されみしたがってＡＣｌｏｏＶで周波数が５０
Ｈｚ又は６０ Ｈｚの交流が印加される。この交流は、
フォトカプラ２３でその半波だけが一検出され、はぼ矩
形波に整形されて基準時間のパルス幅を有するパルスを
発生する基準パルス発生器７に入力する。
基準パルス発生器７はし和分周器７ｍ、商用電源の周波
数に応じて切υかえられるい又はＶ６分周器７ｂ、１７
２分周器７ｅ、切換スイッチ７４％ＮＡＮＤ回路７・、
およびインバータ７ｆから構成されている。
数に応じて切υかえられるい又はＶ６分周器７ｂ、１７
２分周器７ｅ、切換スイッチ７４％ＮＡＮＤ回路７・、
およびインバータ７ｆから構成されている。
このパルス発生器７の動作を第４図のタイムチャートを
用いて簡単に説明する。なお、第４図は商用電源の周波
数が６０ Ｈｚの時のものであり、この時スイッチ７ｄ
は実線で図示されている端子に接続されている。今、１
／１０分周器７ａによって分周された６Ｈｚのパルス信
号が柿又は鴇分周器７ｂに入ると、当咳分周器７ｂのＱ
ＡＩ ＱＢＩ ＱＣ端子には、第４図に示されているよ
うな信号ＱＡＩ、ＱＡ２１ＱＢ１１ＱＣ１が次々と出力
される。端子ＱＣから出力された信号ＱＣＩはＮＡＮＤ
回路７・の一方の端子に入力している。このため、信号
ＱＡ３の立下りによって端子ＱｌｊＣＨレベルの信号Ｑ
Ｂ２が発生すると、ＮＡＮＤ回路７−の出力はＬレベル
に変わり、この信号はインバータ７ｆを経て分周器７ｂ
をクリアする。そして、再度上記と同じ動作が始まる。
用いて簡単に説明する。なお、第４図は商用電源の周波
数が６０ Ｈｚの時のものであり、この時スイッチ７ｄ
は実線で図示されている端子に接続されている。今、１
／１０分周器７ａによって分周された６Ｈｚのパルス信
号が柿又は鴇分周器７ｂに入ると、当咳分周器７ｂのＱ
ＡＩ ＱＢＩ ＱＣ端子には、第４図に示されているよ
うな信号ＱＡＩ、ＱＡ２１ＱＢ１１ＱＣ１が次々と出力
される。端子ＱＣから出力された信号ＱＣＩはＮＡＮＤ
回路７・の一方の端子に入力している。このため、信号
ＱＡ３の立下りによって端子ＱｌｊＣＨレベルの信号Ｑ
Ｂ２が発生すると、ＮＡＮＤ回路７−の出力はＬレベル
に変わり、この信号はインバータ７ｆを経て分周器７ｂ
をクリアする。そして、再度上記と同じ動作が始まる。
とのようにして、分局器７ｂのＱｃ端子からは第４図に
示されているような輪に分周され、し九がって周波数が
ＩＨｚの信号ＱＣＩ’ＱＣ２，・・・が出力される。
示されているような輪に分周され、し九がって周波数が
ＩＨｚの信号ＱＣＩ’ＱＣ２，・・・が出力される。
一方、商用電源が５０Ｈｚの場合は、スイッチ７ｄは図
の点線のように接続される・。この時の信号のタイムチ
ャートは第５図のようになる。回路の動作は商用電源と
して６０Ｈｚを用いた場合とほぼ同じであるので、詳し
い説明は省略する。第５図から明らかなように、５０Ｈ
ｚの商用電源を用い九場合にも、分局器７ｂの出力端子
ＱｃからはＩＨｚの信号が得られる。
の点線のように接続される・。この時の信号のタイムチ
ャートは第５図のようになる。回路の動作は商用電源と
して６０Ｈｚを用いた場合とほぼ同じであるので、詳し
い説明は省略する。第５図から明らかなように、５０Ｈ
ｚの商用電源を用い九場合にも、分局器７ｂの出力端子
ＱｃからはＩＨｚの信号が得られる。
上記のようにして分局器７ｂの端子Ｑｃから得られたＩ
ＨＳの信号は１／！分局器７ｃに入力される。これ１こ
よって、１４分周器７ｃからは周波数が１／！ Ｈｚの
信号が出力される。
ＨＳの信号は１／！分局器７ｃに入力される。これ１こ
よって、１４分周器７ｃからは周波数が１／！ Ｈｚの
信号が出力される。
基準パルス発生器７から出力された１／２Ｈ層の信号は
、その立下り時にＬレベルになった信号が基準パルスの
レベル変化検出回路１１中のコンデンサ１１ｍ、インバ
ーターｌｂによってＨレベルの信号に変えられ、前記回
路９中の後述するフリップフロップ９ｅ、９ｄをリセッ
トする。また、基準パルス発生器７から出力された１／
２ Ｈｚの信号は、分周器８に分周器８の制御信号とし
て入力される。分周器８には診断しようとする電気的制
御装置のクロック信号が入力する。分周器８は鴇分周器
勧、１０ 分周器８ｂ〜８ｆ、および分周器８ｇから構成されてい
る。これらの分周器のうち、眺分周器８ａと１０ 分周器８ｂ〜８＠は前記パルス発生器７から出力された
＋出の信号により、１秒間だけ動作する。
、その立下り時にＬレベルになった信号が基準パルスの
レベル変化検出回路１１中のコンデンサ１１ｍ、インバ
ーターｌｂによってＨレベルの信号に変えられ、前記回
路９中の後述するフリップフロップ９ｅ、９ｄをリセッ
トする。また、基準パルス発生器７から出力された１／
２ Ｈｚの信号は、分周器８に分周器８の制御信号とし
て入力される。分周器８には診断しようとする電気的制
御装置のクロック信号が入力する。分周器８は鴇分周器
勧、１０ 分周器８ｂ〜８ｆ、および分周器８ｇから構成されてい
る。これらの分周器のうち、眺分周器８ａと１０ 分周器８ｂ〜８＠は前記パルス発生器７から出力された
＋出の信号により、１秒間だけ動作する。
基準パルス発生器７の出力と分局器２」の出力は前記の
回路９に入力する。回路９には分周器８ｇ出力を入力と
するＮＡＮＤ回路９ｍ、９ｂがあり、ＮＡＮＤ１ゝ１ 回路９ｍ、 ９ｂの出力により、フリップフロップ９ｃ
。
回路９に入力する。回路９には分周器８ｇ出力を入力と
するＮＡＮＤ回路９ｍ、９ｂがあり、ＮＡＮＤ１ゝ１ 回路９ｍ、 ９ｂの出力により、フリップフロップ９ｃ
。
９ｄがセットされる。フリップ７０ツブ９ｅ、 ９ｄの
出力は排他的論理和ゲート９・とインバータ９ｆをへて
、Ｄラッチ回路９ｇのＤ端子に入力する。一方、基準パ
ルス発生器７の出力は、該出力と、インバータ９ｈおよ
び積分回路の出力とを入力する１０回路９ｉに入力する
。ＡＮＤ回路９１の出力は前記Ｄラッチ回Ｍ９ｇ（７）
クロック信号となる。
出力は排他的論理和ゲート９・とインバータ９ｆをへて
、Ｄラッチ回路９ｇのＤ端子に入力する。一方、基準パ
ルス発生器７の出力は、該出力と、インバータ９ｈおよ
び積分回路の出力とを入力する１０回路９ｉに入力する
。ＡＮＤ回路９１の出力は前記Ｄラッチ回Ｍ９ｇ（７）
クロック信号となる。
そして、電気的制御装置のクロック信号に異常があるか
ないかの診断出力は回路９がら出力される。なお、１０
は初期化回路であり、電源オン時の過渡状態時にＨレベ
ルの信号を出方し、フリップフロップ９ｅ、９ｄをリセ
ットする。電源の出力が安定する。と、その出力はＬレ
ベルになる。
ないかの診断出力は回路９がら出力される。なお、１０
は初期化回路であり、電源オン時の過渡状態時にＨレベ
ルの信号を出方し、フリップフロップ９ｅ、９ｄをリセ
ットする。電源の出力が安定する。と、その出力はＬレ
ベルになる。
次に第３図の回路で電気的制御装置のクロックの診断が
どのように行なわれるかを詳細に説明する。先ず、クロ
ックが正常に入っているときの動作を第６図のタイムチ
ャートを参照して説明する。
どのように行なわれるかを詳細に説明する。先ず、クロ
ックが正常に入っているときの動作を第６図のタイムチ
ャートを参照して説明する。
今、基準パルス発生器７中のＩＡ分周器７ｃがら、＃ｆ
６図（ａ）に示すよりな１／３Ｈｚの信号ａ（図のｔ＝
１ξ：′１゜ 秒）が出力されたとする。そうすると、前述のように、
この信号ａの立下シで７リツプフロツプ９ｅ。
６図（ａ）に示すよりな１／３Ｈｚの信号ａ（図のｔ＝
１ξ：′１゜ 秒）が出力されたとする。そうすると、前述のように、
この信号ａの立下シで７リツプフロツプ９ｅ。
９ｄは共にリセットされる。また、信号ａがＬレベルの
期間だけ、分局器８１〜８・は動作する。ここで、電気
的制御装置から、例えば５ＭＨｚのクロックが分局器８
中のい分局器８ａに入力したとすると、１／ｉｏ分周器
８ｆからは１秒間に５個のパルスが出力され、分局器８
ｇの端子ＱＡ比出力第６図（ｂ）のような信号になる。
期間だけ、分局器８１〜８・は動作する。ここで、電気
的制御装置から、例えば５ＭＨｚのクロックが分局器８
中のい分局器８ａに入力したとすると、１／ｉｏ分周器
８ｆからは１秒間に５個のパルスが出力され、分局器８
ｇの端子ＱＡ比出力第６図（ｂ）のような信号になる。
また、ＱＢ端子出力およびＱＤ端子出力はそれぞれ、同
図（ｅ）、（ｄ）に示されているよう々信号になる。こ
のため、分周器８ｇのＱＡ端子出力すとＱＤ端子出力ｄ
とを入力とするＮＡＮＤ回路９の出力は、同図（、）の
ようになり、一方、ＱＡ端子出力ｂ％ＱＢ端子出力Ｃお
よびＱＤ端子出力ｄを入力とするＮＡＮＤ回路９ｂの出
力は同図（ｆ）のようになる。したがって、フリップフ
ロップ９ｃはＮＡＮＤ回路９ａ出力・の立下りでセット
され、その出力は同図（ｊｒ）のようになる。
図（ｅ）、（ｄ）に示されているよう々信号になる。こ
のため、分周器８ｇのＱＡ端子出力すとＱＤ端子出力ｄ
とを入力とするＮＡＮＤ回路９の出力は、同図（、）の
ようになり、一方、ＱＡ端子出力ｂ％ＱＢ端子出力Ｃお
よびＱＤ端子出力ｄを入力とするＮＡＮＤ回路９ｂの出
力は同図（ｆ）のようになる。したがって、フリップフ
ロップ９ｃはＮＡＮＤ回路９ａ出力・の立下りでセット
され、その出力は同図（ｊｒ）のようになる。
一方、フリップフロップ９ｄはリセットされたままであ
り、その出力は同図（ｈ）のようになる。信号ｇとｈを
入力とする排他的論理和ゲー）９ｅの出力は同図（１）
のようになり、この信号１はインバータ９ｆで反転され
てＤラッチ回路９ｇのＤ端子に印加される。このため、
Ｄ端子の信号レベルはＬレベルになる。
り、その出力は同図（ｈ）のようになる。信号ｇとｈを
入力とする排他的論理和ゲー）９ｅの出力は同図（１）
のようになり、この信号１はインバータ９ｆで反転され
てＤラッチ回路９ｇのＤ端子に印加される。このため、
Ｄ端子の信号レベルはＬレベルになる。
電気的制御装置のクロックの取込み時間である１秒間が
過ぎた時点ｔｏで基準パルス発生器７の出力ａがＨレベ
ルに立上ったとすると、この立上りはに山回路９１、イ
ンバータ９ｈおよび積分回路によって検出され、Ｄラッ
チ回路９ｇのクロック端子ＣＬＫに加えられる。この時
、Ｄラッチ回路のＤ端子は前記のようにＬレベルにある
ので、クロック端子ＣＬＫにクロック信号が入力しても
Ｑ端子比カｊは変化せず、Ｌレベルを保持する。このた
め、回路９の出力ｊが常にＬレベルを保てば、電気的制
御装置のクロックは正常であるということがわかる。
過ぎた時点ｔｏで基準パルス発生器７の出力ａがＨレベ
ルに立上ったとすると、この立上りはに山回路９１、イ
ンバータ９ｈおよび積分回路によって検出され、Ｄラッ
チ回路９ｇのクロック端子ＣＬＫに加えられる。この時
、Ｄラッチ回路のＤ端子は前記のようにＬレベルにある
ので、クロック端子ＣＬＫにクロック信号が入力しても
Ｑ端子比カｊは変化せず、Ｌレベルを保持する。このた
め、回路９の出力ｊが常にＬレベルを保てば、電気的制
御装置のクロックは正常であるということがわかる。
次に、電気的制御装置のクロック周波数が大きくなった
場合には、第３図の回路がどのように働くかを、第７図
のタイムチャートで説明する。今、電気的制御装置のク
ロックの周波数５ ＭＨｚが１０％以上大きくなったと
すると、分局器８ｇのＱＡ端子からは、第７図（ｂ）の
ように、１秒間（＝ｔ）に６個以上のパルスが出力され
る。したがって、分周器８ｇのＱＢ端子出力およびＱＤ
端子出力はそれぞれ同図（ｅ） 、 （ｄ）のようにな
ゆ、ＮＡＮＤ回路９ｍ、９ｄはそれぞれ同図（＠） 、
（ｆ）のようになる０このため、フリップフロップ９
ｃ、９ｄは共にＮＡＮＤ回路９ｍ、 ９ｂ出力・。
場合には、第３図の回路がどのように働くかを、第７図
のタイムチャートで説明する。今、電気的制御装置のク
ロックの周波数５ ＭＨｚが１０％以上大きくなったと
すると、分局器８ｇのＱＡ端子からは、第７図（ｂ）の
ように、１秒間（＝ｔ）に６個以上のパルスが出力され
る。したがって、分周器８ｇのＱＢ端子出力およびＱＤ
端子出力はそれぞれ同図（ｅ） 、 （ｄ）のようにな
ゆ、ＮＡＮＤ回路９ｍ、９ｄはそれぞれ同図（＠） 、
（ｆ）のようになる０このため、フリップフロップ９
ｃ、９ｄは共にＮＡＮＤ回路９ｍ、 ９ｂ出力・。
ｆの立下りでセットされ、ぞの出力はそれぞれ同図（ｇ
） 、 （ｈ）のようになる０よって、排他的論理和ゲ
ート９・出力は同図（１）のようになり、基準パルス発
生器７の出力ａが立上る時点ｔｏの゛Ｄラッチ回路のＤ
端子（１号レベルはＨレベルになっている。したがって
、時点ｔ０に前記のような信号１の立上りを検出した信
号がｐラッチ回路９ｇのクロック端子ＣＬＫに入力する
と、Ｄラッチ回路９ｇのＱ端子出力ｊはＨレベルに反転
する。
） 、 （ｈ）のようになる０よって、排他的論理和ゲ
ート９・出力は同図（１）のようになり、基準パルス発
生器７の出力ａが立上る時点ｔｏの゛Ｄラッチ回路のＤ
端子（１号レベルはＨレベルになっている。したがって
、時点ｔ０に前記のような信号１の立上りを検出した信
号がｐラッチ回路９ｇのクロック端子ＣＬＫに入力する
と、Ｄラッチ回路９ｇのＱ端子出力ｊはＨレベルに反転
する。
次に、電気的制御装置のクロックの周波数が小さくなっ
苑場合の第３図の回路動作を第８図のタイムチャートで
説明する０今５、゛電気的制御装置のクロックの周波数
５ＭＨｚが１０％以上小さくカつだとすると、分局器８
ｇのＱＡ端子からは、第８図（ｂ）のように、１秒間（
＝ｔ）に４個以下のノくルスが出力される。このため、
分周器８ｇのＱＢｔ ＱＤ端子出力はそれぞれ同図（ｅ
） 、 （ｄ）のようになり、ＮＡＮＤ回路９ｍ、 ９
ｂ出力ｅ、ｆはＨレベルを保持する。したがって、フリ
ップフロップ９ｃ、９ｄはリセット状態を葆持し、結局
のところ、基準パルス発生器７の出力ａが立上る時点ｔ
ｏではＤラッチ回路９ｇのＤ端子の信号レベルはＨレベ
ルになる。よりて、時点ｔ０にＤラッチ回路９１のクロ
ック端子ＣＬＫに信号が入力すると、Ｑ端子出力は反転
し、第８図（ｊ）に示されているようにＨレベルになる
。
苑場合の第３図の回路動作を第８図のタイムチャートで
説明する０今５、゛電気的制御装置のクロックの周波数
５ＭＨｚが１０％以上小さくカつだとすると、分局器８
ｇのＱＡ端子からは、第８図（ｂ）のように、１秒間（
＝ｔ）に４個以下のノくルスが出力される。このため、
分周器８ｇのＱＢｔ ＱＤ端子出力はそれぞれ同図（ｅ
） 、 （ｄ）のようになり、ＮＡＮＤ回路９ｍ、 ９
ｂ出力ｅ、ｆはＨレベルを保持する。したがって、フリ
ップフロップ９ｃ、９ｄはリセット状態を葆持し、結局
のところ、基準パルス発生器７の出力ａが立上る時点ｔ
ｏではＤラッチ回路９ｇのＤ端子の信号レベルはＨレベ
ルになる。よりて、時点ｔ０にＤラッチ回路９１のクロ
ック端子ＣＬＫに信号が入力すると、Ｑ端子出力は反転
し、第８図（ｊ）に示されているようにＨレベルになる
。
以上の説明をまとめると、本実施例によれば電気的制御
装置のクロックの周波数の変動が±１０チ以内であれば
、前記の回路９の出力はＬレベルになり、正常と判定す
る。一方、前記クロックの周波数の変動が±１０チ以上
であると、回路９の出力はＨレベルとなり、異常と判定
する。
装置のクロックの周波数の変動が±１０チ以内であれば
、前記の回路９の出力はＬレベルになり、正常と判定す
る。一方、前記クロックの周波数の変動が±１０チ以上
であると、回路９の出力はＨレベルとなり、異常と判定
する。
このような判淀結果にもとづき、電気的制御装置によっ
て制御される機械、例えば複写機を制御すれば、クロッ
ク周波数の変動が大きい時の機械の異常な動作を防止す
ることができる。
て制御される機械、例えば複写機を制御すれば、クロッ
ク周波数の変動が大きい時の機械の異常な動作を防止す
ることができる。
なお、上記の実施例では、電気的制御装置のクロックを
５ＭＨｚとしその±１０％以内を正常であるとしたが、
回路定数あるいはカウンタの出力の組み合わせを変える
ことにより、本発明を任意の周波数のクロックの診断に
適用でき、かつ正常であるとするクロックの変動範囲も
任意に一定できることは勿論であるｏｔた、検査するク
ロック信号として、電気的制御装置のクロックに基づい
てほぼ一定の周期で出力される信号、例えば、複写機に
設けら”れたコピ一枚数表示器をダイナミック点灯する
ための信号を用いてもよい。
５ＭＨｚとしその±１０％以内を正常であるとしたが、
回路定数あるいはカウンタの出力の組み合わせを変える
ことにより、本発明を任意の周波数のクロックの診断に
適用でき、かつ正常であるとするクロックの変動範囲も
任意に一定できることは勿論であるｏｔた、検査するク
ロック信号として、電気的制御装置のクロックに基づい
てほぼ一定の周期で出力される信号、例えば、複写機に
設けら”れたコピ一枚数表示器をダイナミック点灯する
ための信号を用いてもよい。
以上のように、本発明によれば、電気的制御装置のクロ
ックが正常であるか否かの診断をすることができる。ま
た、どの診断結果に基づいて、被制御機械を制御す８こ
とにより、該機械の異常な動作を防止することができる
０
ックが正常であるか否かの診断をすることができる。ま
た、どの診断結果に基づいて、被制御機械を制御す８こ
とにより、該機械の異常な動作を防止することができる
０
第１図は複写機の電気的制御装置の概略構成図、第２図
は本発明の一実施例のブロック図、第３図は本発明の二
具体例を示す回路図、第４．５図は第３図の基準パルス
発生器の動作を説明するための狭部の信号のタイムチャ
ート、第６．７．８図は第３図の回路の要部・信号のタ
イムチャートを示す０４・・・クロック診断装置、７・
・・基準パルス発生器、８・・・分局器、９・・・入力
パルス数が所定値か又はそれより大きいか小さいかを検
出する回路、１０・・・初期化回路、１１・・・レベル
変化検出回路代理人弁理士 平 木 道 人 外１名 才１図 才２！１０ ２３図 菅 （θ）
’ ［：Ｈレベへ １（カ −−−−−
−−−−−−−−−−−−−エー ［Ｈレベル」
（ｇ） □〔Ｌレベル〕 覆
は本発明の一実施例のブロック図、第３図は本発明の二
具体例を示す回路図、第４．５図は第３図の基準パルス
発生器の動作を説明するための狭部の信号のタイムチャ
ート、第６．７．８図は第３図の回路の要部・信号のタ
イムチャートを示す０４・・・クロック診断装置、７・
・・基準パルス発生器、８・・・分局器、９・・・入力
パルス数が所定値か又はそれより大きいか小さいかを検
出する回路、１０・・・初期化回路、１１・・・レベル
変化検出回路代理人弁理士 平 木 道 人 外１名 才１図 才２！１０ ２３図 菅 （θ）
’ ［：Ｈレベへ １（カ −−−−−
−−−−−−−−−−−−−エー ［Ｈレベル」
（ｇ） □〔Ｌレベル〕 覆
Claims (1)
- （１）電気的制御装置のクロック周波数が正常か否、か
を判定するクロック診断装置であって、基準時間のパル
ス幅を有するパルス信号を出力゛する基準パルス発生手
段、該基準時間内に入力する前記クロックを分周する分
局器、該分周器出力が所定の数のパルス数かあるいはそ
れより多いか少ないかを検出する手段、該手段の状態を
前記基準時間の計測開始時に初期状態に戻すための信号
を出力する前記基準パルスのレベル変化検出回路を具備
し、前記分周器出力のパルス数を検出する手段からの出
力により、前記クロックの周波数が正常か否か−を判定
するようにした電気的制御装置のクロック診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176449A JPS5878206A (ja) | 1981-11-05 | 1981-11-05 | 電気的制御装置のクロツク診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176449A JPS5878206A (ja) | 1981-11-05 | 1981-11-05 | 電気的制御装置のクロツク診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5878206A true JPS5878206A (ja) | 1983-05-11 |
Family
ID=16013896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56176449A Pending JPS5878206A (ja) | 1981-11-05 | 1981-11-05 | 電気的制御装置のクロツク診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878206A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238854A (ja) * | 1984-05-11 | 1985-11-27 | Fuji Xerox Co Ltd | 電子複写機の警報ブザ−駆動回路 |
| JPS63205090A (ja) * | 1987-02-20 | 1988-08-24 | 松下電器産業株式会社 | 高周波加熱装置 |
-
1981
- 1981-11-05 JP JP56176449A patent/JPS5878206A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60238854A (ja) * | 1984-05-11 | 1985-11-27 | Fuji Xerox Co Ltd | 電子複写機の警報ブザ−駆動回路 |
| JPS63205090A (ja) * | 1987-02-20 | 1988-08-24 | 松下電器産業株式会社 | 高周波加熱装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923676A (en) | Bist architecture for measurement of integrated circuit delays | |
| KR20010043557A (ko) | 클록이상검출기 및 클록이상 검출장치 | |
| JPS59109955A (ja) | プロセツサ自動再始動回路 | |
| JPH01259480A (ja) | Ｉｃカードのクロック信号切換装置 | |
| EP1024367B1 (en) | Frequency measurement test circuit and semiconductor integrated circuit having the same | |
| JPS5878206A (ja) | 電気的制御装置のクロツク診断装置 | |
| JP3120278B2 (ja) | 低電圧感知回路 | |
| US6486649B1 (en) | Built-in frequency test circuit for testing the frequency of the output of a frequency generating circuit | |
| US7106116B2 (en) | Pulse duty deterioration detection circuit | |
| KR100653403B1 (ko) | 정전용량변화 검출방법 및 검출집적회로 | |
| JP5579186B2 (ja) | 周波数変調されるクロック発生器の検査装置および検査方法 | |
| US6807117B2 (en) | Semiconductor device having PLL-circuit | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPH0627786B2 (ja) | 半導体集積回路装置 | |
| CA2041325A1 (en) | Circuit and method for monitoring voltage pulse widths | |
| JPS5952324A (ja) | 停電・復電検知回路 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| JPH0719012Y2 (ja) | 電圧検出回路 | |
| CN105720957A (zh) | 控制线上电状态产生电路 | |
| JPS585026A (ja) | 半導体集積回路 | |
| JPS603562A (ja) | 商用電源周波数判別装置 | |
| JP3685419B2 (ja) | テスト容易化回路 | |
| JPH11219226A (ja) | クロック入力回路 | |
| JPH0435927B2 (ja) | ||
| JPH05334461A (ja) | １チップマイクロコンピュータ |