JPS58500685A - Ｄ／ａ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｄ／Ａ変換器 関連出創に対するクロスリファレンス 関連課題りその各々が本発明と同一の譲受人に譲渡されている下記の係属中の出 願に見出すことができる。

１、　ロハート・ノープル・オールグツド、ステイーブン・バーロー・ケリー、 リチャード・ウオルター・ウルマーおよびへンリー・ウアーツバーグによυ本発 明と同時に出勤した１複数機能演算増幅器回路”と題する米国出島第５Ｃ−８１ １５３号。

２　ステイーブン・バーロー・ケリーおよびリテャード・ウオルター・ウルマー によシ本発明と同時に出願した一切換えコンデンサフィルタインタフェース回路 に対する容量性ＤＡＣ”と題する米国出願第５（ＩＩ’−８１１５５号。

発明の背景 １、発明の分野４ 本発明は、一般的にはＤ／Ａ変換器に関するものでおシ、更に具体的にはプログ ラマブルＭＵ又はＡ近似側能力を有する圧伸Ｄ／Ａ変換器に関する。

２先行技術の＆明 圧伸（圧縮／伸長）　７）／Ａ変換器は一般的にパルス符号変調（ｐｃｘ　）に 用いられ、音声信号をＪｆａｃ−２５５又はＡ近似則変換を利用して８ビツト２ 進符号に符号化する。以前に社そのような圧伸ψ変換＆祉、ボールＲグレー、デ ィピッドＡ、ホツジス、ジョンＰ、チビテイスおよびヤコプ・チャコ・ジュニア がＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ　５ｔａｔｅＣｉｒｃｕｉｔｓ 、　（１９７５年１２月号４９７−４９９頁）に発表したｇモノリシン２重み付 きコンデンサ配列を用いた圧伸パルス符号変調音声符号器”と題する論文に説明 しているように、２列の２進重み付きコンデンサ配列を利用しておシ、そのうち の１列はステップビット符号化に用いられ、もう一方の１列はコード（ｃｈａｒ ｇｅ）ビット符号化に用いられた。ユニティ（ｇｗｉｇｙ）利得緩衝増幅器がこ れら２列のコンデンサ配列を接続し、３個の伝送ゲートがコード（ｃＡａｒｄ） 配列中の各コンデンサを３本の母線のうちの１本に切換えるのに必要とされた。

切換え構造の物理的配置は集積回路を組立てるためにトンネリング（を鑑ｎＬａ １ｉ＊１）　を必要とした。更に、それに関連した論理回路はシーケンサを用い る必要があシ、複雑であった。

圧伸Ｄ／Ａ変換器のいくつかの変形が用いられてきた。

１列のコンデンサ配列がステップとコード（ｅｈｏｒｄ）の両方の決定に用いら れた。１列のコンデンサを有する変換器回路は、正確な高いコンデンサ比を得る ことはむつかしいので誤差（ｇｒｒｔｒｒ）のもとになるコンデンサ比１２８： １を肩するという明らかな利点奢肩する。ステップビット決定のためのスイッチ 抵抗はしご（ｌｔｘｄｔｌａｒ）とコード（ｃＡ＋ｒｄ）ビット決定のだめのコ ンデンサ配列を用いた回路は、ＩＥＥＥ　Ｊｔａｂｒｎａｌ　ｏｆ　５ｏｌｉｄ 　５ｔａｔｅ　Ｃ１ｒｃｕｉｔ　（１９７９年２月号６５−６７頁）に発表され た１オンチツプフイルタを具えたＰＣＭ音声符号器”と題する論文のなかでＪ、 Ｔ、ケープス、　Ｃ，Ｈ。

チャン、　Ｓ、Ｏ，ローゼンバウム、　Ｌ、Ｐ、セラーズおよびＪ、Ｂ。

テリーによって説明された。ステップビットを変換するため抵抗配列を用いるこ とによって、ユニティ利得緩衝増幅器は不必要となシ１つだけの基準電圧が必要 であったが、この回路および他のすべての同様な回路は上述したすべての短所を 依然としてもっている。

発明の要約 本発明の目的は、先行技術の同じような回路よりも少ない復号化論理を必要とし 実旅するのがよシ容易なＰＣＭ本発明のもう１つの目的は、プログラマブルＡ又 はＭｕ圧伸近似則能力を有し、コード（ｃｈｏｒｄ）　ビットをアナログ信号に 変換するにはスイッチコンデンサ配列を、ステップビットをアナログ信号に変換 するにはスイッチ抵抗を用いる新らしい改良された圧伸Ｄ／Ａ変換器を提供する ことである。

本発明の更にもう１つの目的は、圧伸近似則後号以外の用途に応用することがで き、先行技術の同じような回路よシも使用部品数か少なく、集積回路ダイ面積が 狭いＤ／Ａ変換器を提供することである。

本発明の好ましい形式によると、抵抗はしご形部、とコンデンサはしご形部分を もつルリ変換器が提供される。

コンデンサはしご形部分は圧伸ＰＣＭ語のコード（ｃＡａｒｄ）ビットを定める テリタル信号を復号し、コンテ：／すｌｌ１２進法で重み付けされ、非線形アナ ログ信号を与える。２つの基準電位を必要とし、祉しご形論理グー）Ｕその２つ の基準電圧間でコンデンサを切換え、はしご形論理ゲートはステップビットデジ タル信号に応答して選択された抵抗仁しご電圧をコンデンサ配列部分に結合させ る。

追加の抵抗の切換えによって１／２ビツト修正が行われ、追加のスイッチコンデ ンサはＡ又はＭｕ近便則動作の選択を可能にする。本発明の上述した、およびそ の他の目的。

特徴および長所は、添付した図面ならび・に下記の詳細な説明から−ＮｊＩＦ！ ３確に理解されるであろう。

図面の簡単な歇鴫 第１１７ｔｌ、本発もの好ましい−３ｋｋ例管示す概略図である。

第２１は、Ｄ−Ａ　Ｒ換器の好ましい１笑り例を示す概略図である。

第３馳は、第１−および第２因に示す概略的冥り例に対する１式タイミング図で ある。

好ましい実施例の鉄明 本発明の好ましい実施例に従って組み立てたフィルタと符号ｉ／ｅ号Ｇ（コーデ ック、　ｅａｄａｃ）の組合せ回路１゜が第１１に示されている。フィルター符 号復号器（コーデック）回＆＋１０ｔｉ一般的には切換えコンデンサ（５ｗ１ｔ ｃｈｅｄｃａｐａｃｉｔｏｒ）複数様能演算増幅器憔分１２．はしご形部；え容 量性デジタル−アナログ変換器（ｎｉｃ）　Ｈｆｒ分１４．およびＤＡＣｓ分と の間のインタフェースする受信フィルタ部分１６とからな号。この回路１０は、 アナログ信号ＦＩＮを受信し記憶する一方で同時にその蝕号をろ波することがで きる。信号ＶＸＭ扛演島増幅ｉｂ分１２會比較器として利用する仁とによって、 ＤＡＣ８分１４へ転送されデジタル出方に変換される。アナログ−デジタル（Ａ ＩＤ　）変換は何時テも中断され、ＤＡＣｉｉｐ分１４Ｌ放電されテリタルーア ナログ（ルタ）変換を行うのに利用される。νｌ変換が行われた仮に、ｌＤ変換 を再１してもよい。従って１路１０　ｈ　ＰＣＭ音声符号化および復号化に特に 不用である。という訳は、これら２つの機能が非同期であってもよいからである 。

この好ましい形においては、演算増幅器部分１８は、その非反転および反転入力 を有する演算増幅器１８をそれぞれスイッチ２０および２２を介して基準電圧、 例えばアナログ接地ＶＡｏに接続させる。帰還コンデンサ２４の第１プＬ’　） 　（ｐｌａｔｅ）は、スイッチ２６を介して演算増幅器１８の反転入力に接続さ れ、コンデンサ２４の第２プレー）　（ｐｌａｔｅ）は、スイッチ２８を介して 演算増幅器１８の出力に接続されている。入力コンデンサ６２は、スイッチ２６ 　を介して演算増幅器１８の反転入力に対して入力信号Ｖ□、のＡＣ結合を与え 、演算増幅器部分１２の通過帯域利得にはコンデンサ３２および２４の比（γα ｔｉｏ）にほぼ等しい。

好ましい実施例においては、すべてのスイッチは従来のＣｕＯ２伝送ゲートであ シ、これらのゲ′−トはクロック発生器３０によりその制御入力に印加されるク ロック信号が高の状態にある場合にはイネーブル（ｅｎｅｂｌｅ）され又は閉じ られ、クロック信号が低の状態にある場合にはディスエーブル（ｄｉｓａｂｌｅ 　）　され又は開かれる。従って、例えばスイッチ２０が信号Ａによってイネー ブルされ、スイッチ２６および２８が信号Ｂによってイネーブルされ、スイッチ ２．２が信号Ｃによってディスエーブルされると、演算増幅器部分１２は入力信 号”ＩＮ　、を標本化（３αｍｐｌｅ）するために帰還コンデンサ２４に接続さ れる。

スイッチ５４ｕ、帰還コンデンサ２４の第１プレート（ｐｌａｔｅ）　ｆ切換え コンデンサ（ａｗｉｔｅ轟−ｄ　ｅｍｐａｅｉｔｅｒ）　５６０組１プレートに ｋＫさせ、スイッチ５８Ｆｉ、殉還コンデンサ２４の第２プレート會切挨えコン デンサ３６の第１プレートに＆軌させる。切換えコンデンサ６６の＆５２プレー トは、基ａ１．ｒＡ０に１続されている。−スイッチ３４および３８祉信号Ｅお よびＤｆｌＣよってそれぞれ１４％され、文互にコンデンサ６６を演％増幅器１ ８０反転入力から出力へ切換える。コンデンサ３６ａ１１６＋糺１０の演賢垢１ ・器憔分１２の為域ポール（ｋ＊１ｋ　ｐａｇｅ　Ｍｌ）の電電を音１分的に決 定し、入力信４　Ｖｘｓａのろ波を可能にする一方でその入力信号は帰還コンデ ンサ２４によシ椋本化（＃錦ｐｌｙ）　される。

好ましい′ｉｋ′に例において社、ＤＪＩＣ部分１４社、スイッチ４０を介して 第１基葦覧圧±Ｖ□／に越択的に組合されている第１人力亀子、スイッチ４２お よび４３を介して演シ増−儀部分１２０出力又祉謝２基雛亀圧ｒ、。に゛それぞ れ選択的に結合されてｉる謝２人力電子、およびスイッチ４４゜４５および４６ を介して第２基準覧圧’ＡＯｅ演算増幅器１８の非反転入力文り受信フィルタ部 分１６０入力にそれぞれ選択的に組合されている出方電子を有する。一般的に云 って、ＤＡＣＩＩ、分１４し切換不能コンデンサ（ｍｍｚｗｉｔｅｋａｄｅａｐ ａｅｉｔａｒ　）　４７および切換えコンデンサ４８として表わすことかできる 。１示した形において社、コンテンｔ　４７および４８−Ｏ＆１プレート’（Ｄ ＪＩＣスイッチ４９を介して選択的に＆、、合してＤＡＣ４分１４の鳴動な社１ プレートを形成し、一方その第２プレートを組合してＤＡｃＬ分１４０糺２プレ ートを影成してもよい。

動作すると、スイッチ４０，４２．４５，４４，４５．４６および４９祉それぞ れ信号Ｈｅ　Ｆ　ｔ　Ｆ　＋　Ｇ　ｔ　Ｃｔ　ＩおよびｊＦＫよって訓−・され る。飢えは、１３１１ｉｖＫ示すように信号ＦおよびＧが同時に高の状１にあ９ １６号Ｈが低の状態にあると、入力粉本ＫＶ□Ｍｔａそれが鍬、ｊｉコンテンサ ２４にょシ標本化されるのにつれてＤＡＣ部分１４に転送することができる。従 って、ｆｐＬ巽増１＆、器１分１２のもう１つの憔能は、アナログ入力信号をデ ジタル信号に変換する前Ｋ　ＤＡＣ９分１４を入力標本ｘｒ□、に充−すること である。もしＤＪＩＣＴｈ分１４がそこに悔本（＃ａｍｐｌｅ）がＬかれてから 比較的長い時間がたってから帰還コンデンサ２４から充電される必要があると、 スイッチ２６および２８＃ｉ、充電されたコンデンサ２゛４ヲ分離し、寄生的漏 洩パスが帰還コンデンサ２４の標本化％Ｌ萄（＃鎮ｐｌｅｄ　ｅｈ＠ｒ１ｍ）の −笥）を１らブのを防ぐために補償スイッチ（ｅａ＊ｐｇｍｚｍｔａｄ　ｐｗｉ ｔｅｋｅｚ＞とすべきである。更に１演算増報６１８のオフセット電圧は入力信 号標本（サンプル）とともＩｃ　ＤＡＣ４分１４に充電されることをｇＩｌｋす べきである。

スイッチ２２か信号Ｃによってイネーブル（ｇｓｇＪｊｇ）　サれると、ｙＬ島 増１に６１８はＡ／Ｄ炙換に飲用するための比較器として褥−成される。！うえ は、スイッチ４５および４５がそれぞれ信号ＦおよびＣを介してイネーブルされ 、一方スイッチ４２および４４がそれぞれ信号ＦおよびＧを介してディスエーブ ル（ｊｊ＃ａｊ７ｇ）されると、演＞−ｍ　幅餘礎分１２によってＤＡＣＩｋＩ １分１４に転送された電圧Ｕ＃２ｊｋ卑を圧１’ｈ＠に関連して翻訳（変換）さ れる。勿論記憶され九オフセット電圧もまた切換え動作によって翻訳（変換）さ れるが、それ鉱今度は反対の極性の岨シとして洩われる。帰還コンデンサ２４か らの演λ増＆！１８の反転入力を１２基卑を圧ＶＡａに切換え、第２基準Ｖ、。

がらの非反転入力をＩ）ＡＣｇ分１４の出方電子に＠換えることＫよって、演算 増幅器１８は比較器として鋲統され、その入力上の一圧一〇差を示す出方を与え る。ＤＸ　部分１４に記憶されたオフセットへ、圧り今度は演算増幅器の非反転 入力におけるバイアスとして存在するので、演算増幅！Ｓ１８のオフセット電圧 り自動的に相殺される点に注目されたい。

４／Ｄ変換が完了する前４にＶＡ変換を行うことを所望する場合［１１、ＤＡＣ ５１，＞分１４を放〜してＷＡ変挨を行うのに用いることができる。例えに、ス イッチ４２および４４れそれぞれ信号ＦおよびＧによってイネーブルされＤＡＣ １４を放電させる。その後スイッチ４ｏおよヒ４９　ｔｉ、七卑士’ｒａｆの− にまでＤＡＣ部分１４を充電させる。ｎ／ｉ変換の児了仮、入力、′＃Ａ本（サ ンプル）　ｘｙ、、は上述したように再びＤＡＣ部分１４に充電され、ＡＩＤ変 換社それが割込まれた龜合朽ひ開始される。

図示した夾に例において紘、１個の演に増幅器１８が種々の１路後能のために用 いられてｉる。好ましめ実施例ては、演算増幅ＩＳ部分１２扛、藪明した回路機 能の６各を行うために外剖部品を必要としないモノリシック集積回動として便利 に組み立てられよう。

第２区にＦｉ第１凶のＤＡＣ部分１４の好ましい形式が示されている。図示した 形式において１４．ＩＭＣ部分１４は２つのＤＡＣｂ分、即ち容量牲又祉ＣＤＪ ＩＣ台分と、抵抗又ｉｎ　ＲＤＡＣ９分５２とからなる。こｏ影弐Ｃ）　ＤＡＣ ａ、一般ＫＦｉスタックしたＤＡＣ５と呼はれ、８ビツト２進符号が他の場合に 可能なダイナミックレンジより広いダイナミックレンジをカバーすることがてき るようにする圧伸（圧縮／伸長）を利用するパルス符号変調（ＰＣＭ　）におい てしはしＦｉ応用されている≧２つの因島的に知られている圧伸符％　（ｅａｍ ｐａ算ｇｌｅｄ　ｃｅｄａｒ）　ｂ　Ｍｂ−２５５圧縮近似則（ｅａｌｌＪＰ− ｒｍａｅｉａ＊　ｌａｗ）および折れｋＡ−近似側（ｅｅｌｍｇｍｔａｄ　Ａ− ｌｓｗ）である。いずれの近似側においても、アナログ音声信号の棟木（サンプ ル）ｒｉ、８ビットＰＣＭ符号管用いて１６コード（ｃｈｏｒｄｓ）に資本、（ 禦ａｐ）され、七の各コード（Ｃ轟−ｒｄ）、ｕ１６のＩｐｊ間隔（ステップ、 ａｔｅ、ｐ）からなる。Ｍｕ−２５５近似則においては、各コード（ｃ轟−ｒｄ ）のステップ間隔轢そのサイズが入力−出力曲縁の起点（ｏｒｉｇｉｎ）から正 確に２信扛なれている。−」じことｆ４Ａ近似則につ−ても云えるが、但しこの 醸合に扛起点の各々の軌の叡初０２つのコード（ｃｈｕｒｌｓ）　ｕ−ｊじステ ップサイズを有する３２両方の近似則扛２５５の決定レベルによ”ＪＴｈ＋ｉｔ されている２５６の量子化レベルを含む。８ビット圧伸ＰＣＭ　＠の杭穴は、第 １ビツトが音声信号の符号（＃ｊｙｓ）を示すものであシ、第２〜絹４ビツトレ １６のコード（ｃＡ＊ｒｄＩ）のうちのどの１つに信号が入るのかを符号（サイ ン）ビットとともに示すコード（ｃｈｏｒｄ）　ビットであ多、彫５〜順８ビッ トｔ１１６のステップのうちのどの１つが信号に対応するのかを示すステップ（ ｓｔｅｐ）ビットである。

図示された実艶色において社、ＣＤＩＣ部分５０Ｌ１つのユニットコンデンサ５ ４および比（ｒａｔｉｏ）　２”　（ｆｆｌし雲はコンデンサ５６−７０に対し ０−７に等しい）によシそれぞれ効果的に２進法で重みが付轢られている８ラン クに順序付りられた（ｅ、１ｌｋｔ　ｒ＠％ｋ　ｏｒｄｅｒｅｄ）コンデンサ５ ６−７０を含む。コンデンサ５４−７０　ｔ：Ｌその各々が組１および組２ブレ ー　）　（ｐｌａｔｅ）を有し、ｋＪ２プレートＦｉＤＥ部分１４の出力魅子Ｋ ＩＮＪ合されている。

図示した夷糺？ｌｊＫ＄ｉ−いて社、コンデンサ５４−６２に比べてコンデンサ ６４−７０の物翫的大きさを小さくシ、不正確になる傾向のある大きな比（ｒｍ ｔｉｍ）に伴う諸量ｍ＊−なくすために、分割コンデンサ（ｄｉｗｉｄｓ＊１　 ｅａｐａｅｉｔａｒ）　７２が、コンデンサ５４−６２の第２プレートとコンデ ンサ６４−７（１の身、２プレートとの間に１かれている。別の云い方をすれは 、分割コンデンサ７２　ｔｌ、コンデンサ６４−７０によってみられるようにコ ンデンサ５４−６２の有効値を分割するのに用いられる。疵って各コンデンサの 重みを付６られた値は、細２因に示すようなものであるが、コンデンサ５〇−７ ４の災際のユニツ）［は好ましい形でＬそれぞれ１．１，２゜４．８，１，２， ４シよび８である。しかし、コンデンサ５４−６２ね、分割コンデンサ７２のた めに僅か１ユニツトだけの総ユニット値を与える（ｃｅ霧ｔｒｉｂμｔｅ　）に すき′ないが、コンチン？　６４−７０は、出力において１５ユニツトの総ユニ ット値ヲ与える。ここに示す笑糺例扛慣例として示しであるたけであシ、他の値 にかえで屯よい虚に注目すべきである。

コンデンサ７２と直列のコンデンサ５４−６２のインピーダンスをＤＡＣ４分１ ４の出力端子において１ユニツトに１％−Ｌ〈シ、コンデンサ５４−６２が合計 で１６のユニットｌみ（ａｓｉｊ曹＃リロＩ）を有することがてきるようにする ために、コンデンサ７２の１み付き＆にＴ１の式を塞いてＸをめるこ六によって 見出される。ｌみ付き艶、Ｆｉ、’／１６＋　１／Ｘ　＝　１ 又”　、”　＝　”／１５　＝　１−０６７　ユ＝　ｙ　）谷蓋性ＤノＣ部分５ ０扛、まだコンテンツ５４−７０の第１プレートを謝１基準覧圧±ｒ□ｆ、第２ 基準１圧Ｖ、。又社共通レール７６上Ｋ　ｊｉ　ＤＡＣｆ６＝分５２によってｂ ｉするステップ１圧へ選択的に結合させるため、ｃＢしど影スイッチング回路網 ７４　（ｌａｄｄｅｒ　ｚｗｉｔｅＡｉ＊１　ｎｅｔｗｏｒｋ）　を含む。好ま しい形でＬ％ｃ　ｈ　Ｌ−ご族スイッチング回路網７４ｈＣレールスイッチ７８ 〜９４ｔ−含み、スイッチ７８　ｉ；を第１基＄覧圧土’ｒｇｆとコンチン？　 ５４の１１プレートとの閤に接続され、スイッチ９４ａ謝２基＊亀圧ｒ２．とコ ンデンサ６８の第１プレートとの間に接続されている。スイッチ８０〜９２Ｆｉ 、それぞれ連続的に順位付けられた対のコンデンサ５６−７０の第１プレート間 に振紋されている。ｃＢしご形（１ａｄｄｅｒ）スイッチング回路網７４は、更 にそれぞれコンデンサ５６−７０の謝１プレートと共通レール７６との間に結合 されたＣラング（デ錦りスイッチ９６−１１０　ｔ　含ｔｒ。Ｃレールスイッチ ７Ｂ−９４およびＣラング（デｇａｙ）スイッチ９６−１１０の各々は、関連し たコンデンサ５６−７０のランク（ｒａｍ−＆）に対応する２ンク順序を有する 。

Ｃ［Ｌど形スイッチング回路網７４祉Ｃ論理回路によって制′御され、この回路 は、ＰＣＭ飴の対応するコード（Ｃム−ｒｄ）入力符号ビットを愛他するデジタ ル人−力ｂ１．ｂ２およびｂ５と、その各々がＣラングイネーブル信号を２７り され九Ｃラングスイッチ９．６−１１０のそれぞれの１つに与える８ランクに順 序づ妙られたＣラング出力とを有する１／、（＃％ｅｅｆ　ｅｉｇｈｔ　）　Ｃ ｑＪ１号ム１１１を含む。例えに、０００　Ｏ：ｒ−ドインチ９６に＆叙される 。従って、どれか１つの特定のコード（ｅＡｓｒｊ）入力符号にとうては、Ｃラ ングイネーブル佑号のそれぞれの１つか与えられてＣラングスイッチ９６−１１ ０のうちの関連した１つのスイッチ音イネーブルさせ、その他のすべてのＣラン クスイッチ９６−１１０　ｔｉｔティスエープルされる。

Ｃ＞、理回艶社、またランクを順序付けられたケート１１２〜１２８を含み、こ れらのケートＬそれぞれのＣレールスイッチ７８−９４を選択的にディスエーブ ルさせるＣレールテイスエーブル信号を与える。図示した形においては、ゲート １１４−１２６は２人力ノアケートであシ、これらのゲートの入力は最低ランク −（コードＣｅＡｍｒｄ）入力符号０００オヨひ００１）からＥまって銀高ラン ク（コード入力符号１１０および１１１）までのそれぞれの隣接する対のＣラン グ出力に結合される。グー）１１２ｔｉ３人カッアゲートであシ、その第１人力 祉最低２ンクのＣラング出力（コード入力符号０００）に組合され、その第２人 力はコンデンサ５４−７０の１−１７レートを第１およびＮ４２基１Ｎ！覧圧か ら選択的に減結合さぜるため充％ＤＡＣ又はＣＤティスエーブル色信号結合され 、その第５人力Ｆｉ　Ｄ−Ａ変換に僑えて１）ＡＣコンテンサ５４−７０ｔ！択 的に放（させるためＤ／Ａ放覧又←Ｉ）ＡＤディスエーブル色信号粘合される。

グー　）　１２８　ａ％七の第１人力をＤＡＤテイスエーブル色号信号転艶号信 号合させ、その第２人力をゲート１３０の出力に結合させた２人力ナンド回路で ある。グー）　１３０はその謝１人力が最高順位ＯＣラングー力（フード入力符 号１１１）に結合され、七の７１２人力かＣＤディスエーブル仏ちに結合される ２人力オアブートであることが好ましい。

この本成においてれ、グー）　１１２−１１８からのＣレールディスエーブル出 力は、コンデンサ５６−７０　Ｏ諏１プレートのうちのどれが互に接続され基ｓ ’ｈ圧土Ｖ□ｆおよび”ＡＧに＆続されるかを決定する。ＣＤティスエーブル色 信号高の状態にあるとすると、ゲート１１２Ｆｉ、Ｃレールスイッチ７８をディ スエーブルさせてコンデンサ５６−７０の第１プレートをＥ１基準１圧土’ｒａ ｆがら渉糺合させ、ゲート１２８および１３０　ｔｉｔ協同してＣレールスイッ チ９４をディスエーブルさせてコンデンサ５６−７ＯＯ第１プレートを第２基準 覧圧Ｖ、。がらｆｊＬ結合させる。１６図に示すようにＣＤディスエーブルら号 もまた信号Ｆとしてスイッチ４２０ｆｔＩＪ−色号Ｋ１１ｉＬ合されると、スィ ッチ４２ｔｉ人カ色号標本（サンプル）をコンデンサ５６−７０１７）第１プレ ートに結合させる。他方ＤＡＤティスエーブル色号信号の状態にあると、ゲート １１２ｔｉ（：’レールスイッチ７８をディスエーブルさせてコンデンサ５６− ７０　Ｏ第１プレートを１ＰＪ１基ｆＪ＃瓢圧土’ｒａｆから減結合させ、グー ）１２８Ｆｉｃレールスイツチ９４をイネーブルさせてコンデンサ５６−７０の 拓１７レートを第２基率鴬圧ＶムＧに結合させる。

図示した夫＆　？！Ｊにおいては、Ｃ復号器１１１がコンデンサ５４−７０を充 電又祉放覧させることが必要な場合に祉、Ｍａｔディスエーブル色号信号して選 択的にディスエーブルされる。好ましい夾豚ｖｊＴ社、Ｃ復号器１１１Ｌ、最低 のＣラング出力のみについてイネーブル信号を与えることによって、高状態のＭ ｓｂｔテイスエープル色号に信号する。四時に、インバータ１５２は、ゲート１ １２および１１４゜およびスイッチ９６とｃ６号番との間の最低Ｃラング出力中 に１かれたケート１３４をディスエーブルさせ、イネーブル信号がＣラングスイ ッチ９６をイネーブルさせるのを防止する。ゲート１６４は、その第１人力を最 低ランクのＣラング出力に＆合させ、記２人力をインバータ１３２の出力に＆銑 させた２人力アンドゲートであシ、仮名の入力妹、Ｍ鑑２ディスエーブル飴号を 受傷するように結合されることが好ましい。

図示した笑ＩＬ帆においてれ、ＲＤＡＣ部分５２は、糺１基＄１１．圧土Ｖ□ｆ と＃２基Ｓ％圧へ。との間のステップ電圧を、２ンク伺けした複１のステップノ ードの各々の上に発生させる分圧＆を具える。好ましい形式においては、分圧ム は、第１基槃亀圧土’ｒｅｆと第２基塾覧圧Ｖ１との−に直列に１紋された＆数 の抵抗１５６〜１７０を含め、抵抗１３６，１．６８および１７０は、それぞれ １ユニツトの相対値を有し、抵抗１３８〜１６６は、それぞれ２ユニツトの相対 間ｌＩ＃ｌをおいて絶対値を有する＾定のステップ電圧れ、抵抗１３６〜１７０ の６対のｍｌ）ステップノードに発生する。

ＲＤＡＣ部分５２ハ、またステップノードのうちの選択された１つを共通レール ７６に結合させるためＲＦｉＬ、ご形スイッチング回路Ｍを含む。特に複数のラ ンク旬けさｉｔたＲラングスイッチ１７２〜２０２はそれぞれのステップノード を共通レール７６に結合させる。好ましい形において杜、スイッチ２０４および ２０６杜、それぞれ抵抗１３６および１７０と並列に結合され、下記に明らかに なされる理由のため符号化／復号化又１ｄ、　Ｅｓ／７）＃ｅ　信号に見、答し て抵抗１３６および１７０のうちの１つを選択的に短絡さセる。

ＪＦｉＬご形スイッチング回路網は、ＰＣＭ語のステップ入力符号ビットに対応 するデジタル人力ｈ４＊ｂｌｔｂ＠およびす１．およびそれぞれのＲラングスイ ッチ１７２〜２０２に対してイネーブル信号を与える１６のＲラング出力とを有 するし１６　（４ｓｇ　ｏｆ　ｅｉａｔａｍｍ）　Ｒ会号器２１０　Ｋ　ｊ　ツ １１ｈ　％　サレる。飢えば、ステップ入力符号に対応する１ラング出力社、Ｒ ラングスイッチ１７２に１紋され、ステップ入力符号１１１１に対応するＲラン グ出力ＬＲラングスイッチ２０２に嫉級される。従りていずれか１つの特定のス テップ入力符号に対して扛、Ｒラングイネーブル信号のそれぞれの１つが与えら れてＲ２ングスイッチ１７２〜２０２のうちの関連した１つをイネーブルさせる 。Ｒラングイネーブル色号に応答して特定のＲラング信号１７２〜２０２線それ ぞれのステップノードを共通のレール７６に結合させる。促って、ＲＤＡＣｂ分 の両亀に９発生する各ステップ電圧鉱、共過レール７６を介して選択−的Ｋ　Ｃ ＤＡＣ部分５０に１続されてもよい。

プログ近似側ルＡ近似則およびＭｕ−２５５近似則能力をうるために、ＤＡＣｈ 分１４　祉第１符号スイッチ２１４に篠叙された拓１プレートを有する符号化コ ンデンサ５４ｔ−利用する。第１符号スイッチ２１４Ｌ符号化コンデンサ５４０ １１グレートを最低ランクコンデンサ５６の謝１プレートに組合させる。符号化 コンデンサ５４の１２プレー）ｈコンデンサ５６の第２プレートに１＆、ａされ ている。１２符号スイッチ２１５　Ｆｉ菓２基準を圧ｒＡ０と符号化コンデンサ ８４の１１プレートとの間に＆続されてｉる。Ａ近似則ＰＣＭ変俟信号又はＣ１ ）イネーブル色分が高状態にてその制御Ｉ入力４．子に印加されると、本１符号 スイッチ２１４社イネーブルされる。Ｍｉｘ近似則ＰＣＭ変Ｗｋ色号信号びＣＤ イネーブル信号の補数の両方が高状ＩＩＫてその制御入力電子に印加されると、 第２符号スイッチ２１５Ｌイネーブルされる。

第１符号スイッチ２１４カーイネーブルされると、第２符号スイッチ２１５社テ イスエーブルされてＤＪＩｔ″部分４８ＩＩｉＡ近似則ＰＣＭ最１！ｋを行う。

従ってＣＤＡＣ部分５ｏの充電中標杓号化コンデンサ５４し常にコンデンサ５６ と並列に接叙されている。Ａ近似側変換が所望される蓼１合にれ、コンデンサ５ ４＃ｌｉコンデンナ５６と並列のまま帆なっていることかできるので、コンデン サ５４と５６の組合せは２５−ニットのキャパシタンスを与える。しかしＭｓｌ −２５５近似則変換が所望される賜金Ｋａ、符号化コンデンサ５４０距１プレー トれ＃ｈ２基準−圧ｒ、。に振絖されコンデンサ５６の第１プレートから切除さ れる。これｈ　ｃ　ｎ＊ｃ　ｓ分５０から１ユニツト、のキャパシタンスを取シ 除いてコード（ｅＡ＊ｒｄ）　０００　においてＡ近似側コードサイズの１７２ を与える。従って、起点（ｓｒｉｙｊｍ）におけるステップサイズはＭｍ近似則 においてａｎ近似則の起点にお妙るステップサイズのし２となる。

よ〕高いか、又は低ｈｏで、ＤＡＣ９分１４　＃ｉＣＤＡＣ５０上の標本と、第 １基準亀圧土’ｒｓ／の正負両方の形式とを比較することが可能でなけれはなら ない。好ましい笑語例で社、基＊ｔ、圧発生＆（図示されていない）鉱必要とさ れる岨１基卑亀圧＋’ｒｇ／および一’ｒａｆ　を発生させる。第２ｍＫ示すよ うに、正および負の第１基準亀圧のうちの過当な１つは、後述するようにスイッ チ２１６および２１７を介してそれぞれＣＤＡＣ５０およびＲＤＡＣ−５２に選 択的に結合されてもよｉｏ 再び！１ｍ１−参照すると、受働フィルタ部分１１６　Ｏ第１段れ、ｍ無垢幅器 ２２０．帰還コンデンサ２１８および切ｈ　、ｔ　：１　ｙ　ｆフサ２２２ｔ− 含み、この切換えコンデンサ２２２０＆１プレートａ＆卑ＦＡ、　Ｋ袈叙され、 距２プレートれ１ｕｓｔｓ号Ｊおよびその反転Ｊ　（ｉ貢ｓｍｒｚｍ　）に応答 して交互にスイッチ２２４を介して演に増Ｉｋ、６２２０の非反転入力とスイッ チ２２６１介して演舞増幅器２２０の出力に龜叙され”を帰還抵抗をシミュレー トする。好ましい夷糺例では、受働フィルタ部分１６に、所望するフィルタ板能 會行うため適当な怖遡バス（図示されていない）を備えた追加のフィルタ段を含 む。ＤＡＣ５分１４の電荷をスイッチ４６を介して直接に受信フィルＰ　１６の 人力に選択的に結合させることによシ、中間緩術堆幅益の必要性は全く除去され る。この輛瓜においてり、Ｄ＊ｃ部分１４の出力を受働フィルタ部分１６に結合 させるため緩衝増幅外を使用することに通常伴う寄生キャパシタンス誤差祉なく なる。という訳紘、ＤＡＣ＠分１４の出力端子杜、常に第２基準電圧’ＡＯに固 定するからである。Ｉｉ価増幅器を除去するとｔ力および回路面積を保全するこ とに゛もなる。

ＰＣＭ音声符号化に対する国際基準サンプリング速度（、、＃、）ａ、８ＸＨｘ ｘ扛１２５声＃＃ｃごとに１フレームである。

好ましい負ｊ％１１例においては、各フレームは１６の轡しいｆｉｂ＆セグメン ）Ｋ分割され、Ｔｚ　Ｓｙ絡ｅ　信号にト」期されている。演舞増幅器１２とＤ ＡＣ部分１４との協力を暁らかにするためＫれ、２つのＤ／Ａ　ｌｊ換が１つの ４’Ｄ贅換の過程において非−期で行われる１フレームを１示しである第５ｋＱ ｔ−８照されたい。勿論第３１に示しである飢り回路１０か行いうる多くの方法 のうちの１つだけを表わすにすきない。

一般的に云って、ｖｎ＊＊ｔハアナログ入力色号Ｖ□信号本化し入力標本−Ｋｌ ’□をＩ＃ｉ還コンデンサ２４に記憶することＫよって行われる。次に入力祢本 祉、ＤＡＣ％分１４のコンデンサ５４−７０のｉ４４．１プレートに転送され、 椋本を４反転させるためその１％７２プレートに移される。次に、Ｓ動された標 本の極性が船２基卑亀圧ｒ、。に比較して決定される。次に、デジタル符号に収 束するため従来の連成近似レジスタ又はＳＡＲ（図示されていない）１１−用い て２分探索（Ａｉｓｔｒｙ　＃ｅａｒｃｈ）か行われ、このデジタル符号Ｌｎｉ ｃ　ｈ分１４を用いて弧換されるとコンデンサ５４−７０の第２プレートの標本 を荷を効果的に取消し、ＤＡＣ％分１４分出力亀子の電圧を強制的に第２基ｆＪ ｌ−電圧ｊ’Ａ、　Ｋする。

ＤＡＣｌｉｐ分１４か入力棟木を圧Ｋまで充電されつつある特に、スイッチ２１ ４がイネーブルされスイッチ２１５がティスエーブルされ、コンデンサ５４の１ ユニツトのキャパシタンスをコンデンサ５６−７０の２５５ユニツトのキャパシ タンスに加舞し、全ＣＤＡＣ５０を２５６ユニツトのキャパシタンスとする。Ｒ ＤＡＣ５２ね、１６のステップを圧のうちの任意の１つをステラ１ノード７６を 介してコンデンサ５４−７０　Ｏうちの任意の１９に印加することがてきるので 、ＤＡＣ４分１４Ｆｉ、躯１基ｅｌｋ圧ｆ−’ｒｇｆと彫２基鰺〜圧ｒ、。

との電圧差を２５６　（キャパシタンスのユニツ）　）ｓ　１６（ステップ電圧 ）又＄１；Ｌ４０９６セクメントに効果的に分割する。しかし、奥番に社ＤＡＣ 番分れ圧伸（ｅａｍｐａ＊ｄｉ藤１）に固有の増加するステップおよびコード（ Ｃム−ｒｄ）サイズによりこれらのセグメントのうちの８　（ｅｈｅｒｔｌ）＊ ｖ　１６　（ステップ）又Ｕ１２８たけ′ｔ−晃生さセることができるにすきな い。

符号化の４８において、アナログ入力標本（サンプル）は、１１基準覧圧Ｖ、、 、／１６の倍数であるステップを圧を与えるために本成されたＲ　１）ＡＣ５２ を用いてＤＡＣ脩分１４か発生可能″ｒ：あるセグメントに対応する１組の決定 レベルと比較される。好ましい笑島飢においては、ＲＤＡＣ５２扛Ｅｖｓ／Ｄｙ ｅ　信号によってそのように概成されておシ、この仇号はスイッチ２０４をイネ ーブルさせ、スイッチ２０６をディスエーブルさせる。しかし、この符号化技術 は、０〜−１の範囲において量子化＃４差を結果として生じさせること位紙知で ある。

第３凶に示す例におｉては、ＤＡＣ８分１４はＭ墨−２５５圧伸近似則に荻って 動作するものと仮定される。このモードにふいて社、コンチン″！７５４の第１ ル−１１族甲にスイッチ２１５を介して第２基卑覧圧Ｖ、。に組合されるので、 キャパシタンスの２５５ユニツトた６が１６ステツフ気圧の各々に切をえること ができ、合計で４０８０セグメントにすき゛ない。従ってＤｉＣｆｐ分１４の有 幼範ｈｔｉ（４０８０／４０９６）土Ｖｒａｆに画定される。

λ１セグメントのル、ｌ５ｉＪ中に、アナログ入力偽号ＦｉｌＮが４本化され１ ｗｓ峙４に、ＩＩ”ｈ−ＫＶ□１とし１輻還コンテンサ２４にｋｍされる。但し 、−ｘＢ洟λ垢転４１８の利得である。

この＆＃３ｑ）ために、拵還コンテンサ２４の入力振本−ＫＶ工ゆが第１基本覧 圧＋’ｒａｆの−３４０／４０９／）のイＩを南すると仮定する。島−に、入力 林不ねＥＦｑ号ＣＤによってイネーブルされるゲート４２を介してＣＤＡＣ回絡 ５０のコンデンサ５４−７０の第１プレートへ転送される。入力振本かｃ　Ｄｘ 　５Ｇにｌｃ憶された仮に、その標本ねコンデンサ５４−７００軸２プレートを ｔＴｈＬシｔＱｌｚ＆１Ｂの非反転入力に組合しコンデンサ５４−７０のｉ％； 　１プレートを糺２基準覧、圧Ｖ、。にに合することによって、ｉ２＆葦、％圧 Ｖ、。と比較して翻訳される。

標本の極性は今度＃ｉ演算垢暢器１８を翻訳された標本（サンプル）と＃、２基 ＄ｉｋ圧とを比較するための比較器として本成することによって決定することが できる。ここに示した例の組合には、泳負増騙番１８の出力は正であシ、入力標 本１１７社それが標本化された時に１正であったことを示す。次に、比較の結果 か５ｊＪ　Ｋ正符号ビットとして記憶され、スイッチ２１６をディスエーブルさ せ、スイッチ２１７をイネーブルさせることによってｋＪ１基年１圧±’ｒａｆ の負電圧を選択するのに用いられる。

＃、２セグメン）Ｏ期間中に、ＳＡＲｒｄ次の最上位のビット又ｕｂｙｔ−強制 的に１にし、Ｃ復号器１１１に対して中央糺ｈ　（ｗｓｉ　ｄ　−ｒａｍＩｍ　 ）のコード（Ｃ轟−ｒｄ）入力符号１００を作シ、Ｒ復号６２１０に対して低ｋ 　ｊｉｂ　（ｌａｗ　−ｒｇ＋ａｌａ　）のステップ人力符号ｏｏｏｏ　ｔ−作 る。コード（ｅＡｓｒｊ）入力符号１００　Ｋ応答してＣ復号福１１１およびグ ー）　１１２−１３０ａスイツチ８６および８８　ｔディスニーフルさセ、スイ ッチ７８−８４お上ひ９０−９４をイネーブルさせ、コンデンサ５６−６２の糺 １プレートを１１湿卑を圧−’ｒｅｆに組合させて、コンデンサ６６−７０の１ １プレー）１１ｒ謝２基準覧圧ｒ、。に結合させる。

Ｃ復号器１１１およびグー）　１１２−１３０祉、またスイッチ９６−１０２お よび１０６−１１０をディスエーブルさせスイッチ１０４をイネーブルさせて、 コンデンサ６４の妃１プレートをステップノード７６　Ｋ組合させる。ステップ 人力符号００００に応答してＲ復号器　２１０　Ｆｉ、スイッチ１７４−２０２ をディスエーブルさせ、スイッチ１７２ｔ−イネーブルさせて、ステップノード ７６を＃２＆１＆圧へ。に羨自させる。この結果、Ｅ、憶された標本（サンプル ）を表わす％＝　春Ｊ　ｉ″コンデンサ５４７０の身、２グＶ−トに共菊され（ ＃Ａａｒｉｍｙ）＋それにコンデンサ５４−７０の第２プレートに１４Ｌ圧を発 生させ、その−圧Ｆｉまだ比較＆集成のままになっている演算増幅器１８の非反 転入力に印加される。

コンランプ５６−６２０絹１７ル−トのλ１＆５葦へ圧−ｒ□ｆへの切要えによ るｔ荷ｈ、コンデンサ５４−７０の全部の第２プレート上の標本％Ｌ衝のすべて を取シ消すのに十分で１ないので、罷２プレート上の電圧りまだ第２基本覧圧Ｖ Ａ、よシ高い。疵つ″″Ｃ演算鵬幅番１８の出力は正となり、七の結果１の杓号 かＳＡＲｑ）６１０位１！１に記憶される。

示された仮定の例″ｔｈ、ＲよＳ、□飢号か第３セグメントの期間中に９Ｌ色さ れ、４／Ｄ変換順序（シーケンス）が割込まれてＤ／Ａ変候を行わねｄならない ことを示す。従って第４セグメントの期間中にｉｌｌ、　ＤＡＣコンデンサ５４ −７０か先ず数隻される。その理由Ｌ、入力標本−ＫＶ□ｉｌた幅還コンテンサ ２４に体持されているからである。影、えは、テジタル入力符号００１０１１０ ０を受領したとしよう。

正負符号ピッ）６０ａＯであるので、所望するアナログ出力飢号り負てなけれは ならない。好ましい％−に一例にふけるように、受信フィルタ１分１６がそこに 奇数の反転段を肩する場合には、スイッチ２１６をイネーブルさせスイッチ２１ ７をディスエーブルさせることによって、第１基準覧圧土ｒ□ｆのうちの正のｔ 圧を選択しな妙れはならない。

放％仮に、ｃ６号ｔｈ　１１１　祉ｘイッチ７０−８０．８６−９４　および１ ００をイネーブルさせスイッチ８２および８４をディスエーブルさせることによ ってコード（ｃＡ＋ｒｄ）入力符号０１０に応答する。神」、妊に、Ｒ復号器　 ２１０はスイッチ１９６をイネーブルさせスイッチ１７２−１９４および１９８ −２０２をディスエーブルさせることによってステップ入力行−＠１１００に見 、答する。従ってコンデンサ５６および５８の叱１グレー）ａｍ１基Ｍ＃賑圧土 ’ｒｅｆ　Ｋ結合され、コンデンサ６ｏの第１プレートねステップノード７６に 藪４合され、コンデンサ６２−７０および５４の１１プレートは第２基卑を圧Ｖ 、。に結合される。示された例について云うと、ＲＤＡＣ５２によ）ステップノ ード７６に発生されたステップ翫圧社（２５１５２）　Ｆ、、／　となゐ。コン デンサ５６−６０のｗＪ１プレートの選択的切換えの鮎来生じるＤＪ：　％分１ ４Ｃ）出カル子上のｔｌｉｉは、制御ｌｌら号Ｉの制御；をうけてスイッチ４６ を介して髪色フィルタ部分１６に組合される。この％、衝社（（９Ｂ／４０９６ ）＊（”ｒ＊／）　）　Ｋ比例し、ＤＡＣｓ分１４の出力蝙子から判るようにそ の比例定数はコンデンサ５４−７０配列（アレイ）のテブナン叫価総キャパシタ ンスに関連することをｔｉ荷荷分分配原理用いて証鴨できる。

好ましい実り飢においては、コンデンサ５４−７０は、受信フィルタ部分１６の 島１段の入力キャパシタンスとして樵能し、この段の利得の一飾を決定する。受 信フィルタ部分１６の１ｐ−１段か必要とする利得を減少させる一方でフィルタ 部分１６のタイナミツクレンジを増大するために、ｖ／ｉ　＊　’！！ｉ、　ｕ 、十分な量のｔ荷を受信フィルタ台分１６に組合させるように連続するセグメン トにおいて２回集行される。この方法によってＤＪＩＣ部分１４と受信フィルタ １分１６との間のインタフェースをとることから得られる予ルしなかったＩＩＩ 　Ａは、アナログ信号の７ラツトトツプ又れ零位保持サンプリング（ｚｔｒ＊　 ｍｒｊａｒ　ｈｅｌｄ　ｓａｍｐｌｉｎｇ）に通常関連した（＃ｉｓｇ）／Ｘ金 みか自動的に補正されることである。このｍｄｔＬの更にトしい！ｉ５１．明に ついては、ステファンＢ、ケリーおよびへンリー・ウルツブルグが１９８０　年 ４月１０日に出願し本発明の蒙受へに−渡された係輌中の米国出駁ｆｆｉ　１３ ８，９６９−１！　’に参照される。

Ｄ／Ａ変換中にハーフビット補正を行うことによって。

ができる。この補正を行うため、　ＲＤＡＣ５２ｈ第２基羊覧圧’ＡＧ／３２の 奇ト倍数としてステップ（圧を与えるように執政されるべきである。好ましい実 ｊＩｌｉ例において社、ＲＤＡＣ５２Ｆｉスイッチ２０６をイネーブルさせ、ス イッチ２０４をディスエーブルさせるＥｘ／Ｄ＃ｅ　ｈ号によってそのように輪 数される。補正は、Ｄ／Ａ変換において１／２　ＬＳＢたけＡＦｉＬご（ｌεｄ ｄｍｒ）を効果的に置くし又祉上昇させて、ル句変換に＄−する’／２　ＬＳＢ 　ＯＲｈ　Ｌごの札対的低下又祉下降を補償し、その結果量子化誤差を±１／／ ２　の範囲に変化させる。

第５セグメントの終シまでに、変換されたアナログ信号祉受侶フィルタに結合さ れ、フィルタに還コンデンサ２１８にチャージ（ｅｈａｒｌｇ）されてしまって いる。ｋ６セグメントの一始時に、入力標本−ｘｒ□を帰還コンデンサ２４から 戻してＤＡＣコンテンサ５４−７０にチャージ（ｅｈａｒｌｇ）することによっ てＡＩＤ変換はそれか割込まれたところで拘餉される。第６セグメントの終夛に は、上述したように入力信号標本（サンプル）Ｆｉ再びコンデンサ５４−７０の 第２７レートに移行される。

第７セグメントのル４間中に、＃２セグメントの終シまでに碓立された値にとど まっているｓｊＪ　ｉｔ、、次の最上位のデジタルビット、挿ち第２コード（ｅ Ａｅｒｄ）入力ビツトを強制的に１にする。そのｉ米産じるコード（ｃｈｏｒｄ ）入力符号１１０に応答してＣ復号器１１１およびスイッチ１１２−１３０ｔｉ スイツチ９０および９２をディスエーブルさせ、スイッチ７８−８８および９４ 會イ汗−プルさせて、コンデンサ５６−６６の第１プレートをｔＪ、１基卑覧圧 に結合させ、コンデンサ７０の距１プレートを第２基準亀圧ｒ、。に結合させる 。Ｃ復号器１１１およびグー）　１１２−１３０はまたスイッチ９６−１０６お よび１１０をディスエーブルさせ、スイッチ１０８をイネーブルさせて、コンデ ンサ６８の１１プレートをステップノード７６に組合させる。ステップ入力符号 ００００に応答してＲ復号器２１０　ｔｉｔｉイッチ１７４−２０２をディスエ ーブルさせ、スイッチ１７２および２０４をイネーブルさせ、ステップノード７ ６をｔＡ−２基準を圧ｒＡｏに組合さセる。この結果、記憶された橡率を表わす 〜荷かコンデンサ５４−７０の第２プレートに共有され（ＩＡａｒｔｓｙ）　ｇ それはコンデンサ５４−７０の第２プレート（％圧を発生させ、その電圧Ｆｉｔ １ｅ比較器概数のままになっている演舞増幅器１８の非反転入力に卵重される。

コンデンサ５６−６６０謝１プレートの＃！１１基準亀圧−’ｒａｆへの９Ｊ捩 えによる％荷ね今やコンデンサ５４−７０のすべての１２プレート上の橡本電荷 の全部を取シ消すＯＫ十分な量以上になっているので、組２プレート上のｔ、圧 ←第２基準亀圧Ｖ１゜以下となる。従ってｍ算増幅器１８の出力社員となシ、そ の結果符号０がＳＡＲのｂ２の位置に配慣される。

石８セグメントのｘ８間中に、５４Ｊ社次の最上位のデジタル入力ビット６３． 即ち紺３コード（ｅＡｅｒｄ）入力ビツトを強制市に１にする。その結果化じる コード（Ｃム−ｒｄ）入力符号１０１に応答してｃ６号器１１１およびグー）　 １１２−１３０ａスイツチ８８および９０をディスエーブルさせ、スイッチ７８ −８６および９２−９４をイネーブルさせて、コンデンサ５６−６４の第１プレ ートをロシ１基準を圧−Ｖ□ｆに結合させ、コンデンサ６８−７０の鋲１プレー トを第２基＊覧圧’ＡＧに結合させる。Ｃ復号器１１１およびケート１１２−１ ５０はまたスイッチ９６−１０４および１０Ｂ−１１０をディスエーブルさせ、 スイッチ１０６をイネーブルさせて、コンデンサ６６の第１プレートをステップ ノード７６に結合される。

ステップノード符号００００に応答してＥ　複−ｅａ　２１０　ｔｒｉスイッチ １７４−２０２をディスエーブルさせ、スイッチ１７２および２０４をイネーブ ルさせて、ステップノード７６を第２基塾覧圧ｒＡ、に結合させる。この結果、 記憶されて標本を表わすｔ荷かコンデンサ５４−７０の第２プレートに共有（Ｉ Ａａｒｔｓｙ）され、それＬコンデンサ５４−７０の１２プレートに電圧ｔ−発 生させ、その（圧りまだ比較器概数のままになっている演ｔｌｊ＆＆器１８の非 反転入力に印加される。

コンデンサ５６−６４の紀１プレートの第１基４％圧−’ｒｅｆへの切換えによ る％荷れ、まだコンデンサ５４−７０のすべての諏２プレート上の橡本−荷の全 Ｓを取シ消すのに十分な量以上であるのて、叱２プレート上の１圧ａＦ）び第２ 基卑覧圧’ＡＤ以下になる。従ってｆｌｌｉＬ泗地幅勧１８の出力り負とな夛、 そのに朱符号０かＥＡＲのｂ６の位置に記憶される。このようにして、１８セグ メントの＃！シまでに社、ＳＡＲのコード（ｅｊｋｅｒｄ）入力部分れ１００を 含み、入力悟号橡本の振％Ｉがコード（ｅｈｍｒｄ）４以内にあることを示す。

第９セグメントのルＪ間中に、ＳＡＲ扛次の最上位のデジタル入力ビット、即ち 糺１ステップ入力ビットを強制的に１にする。コード（ｇｔｊｋａｒｄ　）入力 符号１０［Ｉ　Ｋ応答してＣ復号器１１１およびゲート１１２−１３０社スイッ チ８６−８８をディスエーブルさせ、スイッチ７８−８４および９０−９４をイ ネーブルさせて、コンデンサ５６−６２の紺１プレートを紀１基４％、圧−’ｒ ａｆに組合させ、コンデンサ６６−７０の１１プレートな諏２基準を圧ｒＡ、に 結合させる。Ｃ復号器１１１およびゲート１１２−１３０　ｔｉまたスイッチ９ ６−１０２および１０６−１１０　ｉｒナイスエーブルさせ、スイッチ１０４を イネーブルさせて、コンデンサ６４０糖１プレートをステップ７６に組合させる 。ステップ入力符号１０００に応答してＪ復号器２１０Ｌスイッチ１７２−１８ ６＄・よひ１９０−２０２をディスエーブルさせ、スイッチ１８８をイネーブル させて、（１６１５２）＊’ｒａｆをステップノード７６を介してコンデンサ６ ４の＃！Ｊ１プレートＫｋ合させる。この結果、記憶された標本を表わスミ佑が コンデンサ５４−７００糺２プレートに共有され（＃轟αｒｉツ）、それ社コン テンサ５４−７０の鼾；２プレートに１圧を生じさせ、その１圧れまた比較標本 威のままになっている＆ｌ増＄７６１８の非反転入力に印加される。

コンデンサ５６−６２の第１プレートの第１基璋゛亀圧−Ｖ□ｆへの切換えおよ びコンデンサ６４の紀１プレートの（１６１５２）”’ｒｅｆへの切換えによる 電荷りまだコンデンサ５４−７０のすべての＆２プレート上の標本電荷の全部を 取シ消すのに十分な量以上なので、第２プレート上の電圧ね再び第２基卑−１圧 ’Ａ（Ｉ以１になる。従って演算増幅４１８の出方は負となシ、その結果符号０ がＳＡＲのｂ４の位置に記憶される。同様な方法で、残夛のステップ人力ビット に対応する残少のデジタル入カビッ）　ｂ５．ｂ６およヒｂ７ノ各各社それぞれ ！　１０．　＃　１１および＆１２セグメントにおいて決定される。従って第１ ２セグメントの終シまでには、ＳＡＲＯ：ｙ−ド（ｃｊｈａｒｄ）入力部分Ｆｉ ｉｏｃを含み、ＢＡＲノ、Ｘテツ１入力部分１ｊ　０１１０　を含んて、標本化 された場合入力色号Ｖ！あの振ＩＩＩＩレコード（ｅＡ−デｄ）４のステップ６ 内にあったことを示す。

４７Ｄ　＊換の完了抜けｉつでもＥＡＲの内容りその後の使用又は伝送のため適 当な保持レジスタ（１示されていない）に転送することができる。好ましい冥１ １＆例でれ、転送扛、デジタル符号ビット６７の決定すのセグメントの期間中に 行われる。次ＫｓＡＲ＃ｉ次の４７Ｄ変換サイクルの奔伽のためすべて零にクリ アされる。

彫１３セグメントの期間中に、謝２　Ｒｚ　５ｙｖｈｃ　＠　５ａ、、か受信さ れる。それに応答して回路１０Ｕ上述したように１作し、必費とされるＤ／１変 換を糺１４および謝１５セグメントのル」胸中に行う。４／Ｄ変換、　Ｄ／Ａ変 換のいずれもか起きてい表いと、１路Ｆｉ＄１３８−よび麹１６セグメントにお 妙るようにアイドルモードに入る。ｒｔおよびＩｌｚ　５ｙｓｅ　信号の相対的 タイミングに応じて、各フレーム杖０〜４のアイドルモードセグメント、を肩し うる。

第５１の代表的なタイミング１を用いて回路１ｏの動作を示したが、１つのフレ ームの期間中に２回のＤ／Ａ変換と１回の４７Ｄ　＊、換を行う回路１０の能力 杜音声応用に＞ｔ７る非ＰＩ　Ｊｕｌ、動作を保証することは明らかである。事 実、前ＯＡ／Ｄ変更が完了していれ祉たとえＴｚ　５ｙｂｃら号如セグメント側 に起きたとしても、回Ｎ１０ｍ満足に動作すること管証明することができる。

本発明を好ましい負瓢會ＩＩＫついて散町したが、本発明に多くの７ｉ法で変形 させることができ、上記に具体的に示し駁弘七た例以外の多数の火入例の形をと シうることＬ当業技＠名にｔｉｔ鴨らかであろう。ｋって、添付した請求ｋｌｔ ｌによって、本発明の真の精神および範囲内にある本発餉のすべての変形を含む ことが意−されている。

補正舎の翻訳文提出１（％許法第１８４条７のル１項）昭和５８年１月８　日 １、特許出願の表示 国際出願番号　ＰＣＴ／ＵＳ８２１００５１、発明の名称 Ｄ／Ａ変換器 ＆特許出願人 住　所　アメリカ合衆国イリノイ州６０１９６　、シャンバーブ。

イースト・アルゴンフィン・ロード、１３０３ｉＩ名称　モトローラ・インコー ホレーテッド代表者　ラウナー、ビン七ント　ジシイ国　籍　アメリカ合衆国 ４、代理人 住　所　東京都豊島区南長崎２丁目５香２号１９８２年９月１０日 請求の範囲 １、（補正）第１．第２基準翫圧間に結合され、順位付けられた複数のステップ ノードの各々の上に第１および第２基準電圧間の所定のステップ電圧を発生させ る抵抗手段と。

抵抗手段と共通レールとの間に結合され、デジタル入つを共通レールに結合させ るＲはしご形切換え手段と。

を具える デジタル入力符号に応答して第１および第２基準電圧間で選択されたステップを 圧を与える分圧器手段と。

共通レールに結合され、共通レール上のステップ電圧の関数としてアナログ出力 信号とデジタル入力符号とを与え、夫々第１プレートと相互接続の第２プレート とを有する順位付けられた複数のコンデンサを具え、第１プレートに結合された 電圧の関数として第２プレート上にアナログ出力信号を発生する電荷再分配手段 と、を具備するデジタル入力符号に対応するアナログ出力信号を与える変換器に おいて。

順位付けられた複数のＣラング切換え素子と順位付けられた複数のＣレール切換 え素子とを第１．第２基準電圧に結合させ、共通レールとコンデンサの第１プレ ートの各々とを有し、デジタル入力符号に応答して共通レール上のステップ電圧 をコンデンサのうちの選択された１つのｔｌ？、１プレートに結合させ、第１基 準電圧をコンデンサのうちの選択された１つよシ下位にあるコンデンサの各々の 第１プレートに結合させ、第２基準電圧をコンデンサのうちの選択された１つよ り上位にあるコンデンサの各々の第１プレートに結合させるｃＢしご形切換え手 段、を具備することを特徴とする変換器。

２　（補正）第１．第２基準翫圧の間に結合され、複数のステップノードの各々 の上に第１および第２基準亀圧簡の所定のステップ電圧を発生させる抵抗手段と 。

抵抗手段と共通レールとの間に結合され、デジタル符号に応答してステップノー ドのうちの選択・された１つを共通レールに結合させるＲはしご形切換え手段と 、から成る デジタル入力符号に応答して第１および第２基準電圧りで選択されたステップを 圧を与えるだめの分圧器手段と。

共通レールに結合され、共通レール上のステップ電圧の関数としてアナログ出力 信号とデジタル入力符号とを与える電荷再分配手段と、を具えるデジタル入力符 号に対応するアナログ出力信号を与える変換器において。

夫々の第１プレートと相互接続された第２プレートとを有する順位付けられた複 数のコンデンサを具え、第１プレートに結合された電圧の関数として第２プレー ト上にアナログ出力信号を発生させるコンデンサ手段と。

その各々がコンデンサの夫々の１つの第１プレートと共通レールとの間に結合さ れた順位付けられた複数のＣラング切換え素子を具え、夫々のＣラングイネーブ ル信号に応答して第１プレートの夫々の１つを共通レールに結合させるＣラング スイッチ回路網と。

順位付けられた複数のＣレール切換え素子を具え、そのうちの第１素子は第１基 準亀圧と最低順位のコンデンサの第１プレートとの間に結合され、そのうちの最 後の素子は第２基準亀圧と最高順位のコンデンサの第１プレートとの間に結合さ れ、その残余素子は夫々連続した順位対のコンデンサの第１プレート間に結合さ れ、レールテイスエーブル信号に応答して、よシ下位及び高位のコンデンサの選 択された１つの第１プレートを減結合させるＣレール切換え回路網と。

Ｃラングスイッチ回路網及びＣレール切換え回路網とに結合され、デジタル入力 符号に応答して前記Ｃラングイネーブル信号及び前記Ｃレールディスエーブル信 号を与えるＣはしご形論理手段と、を具備することを特徴とする変換器。

五　（補正）キャパシタンス手段を含むコンデンサは。

２進法で重み付けられ、最低順位から最高順位までのその順位付けが前記２進１ み付けによっていることを特徴とする請求の範囲第２項の変換器。

４、Ｃ＠正）Ｃはしご形論理手段は。

順位付けられた複数のＣラング出力をＣラング切換え素子の夫々の１つに結合さ せ、各デジタル入力符号に応答してＣラング出力の特定の１つの上にＣラングイ ネーブル信号を与えるＣ復号器手段と。

順位付けられた複数のゲートを具え、そのうちの最初のゲートは、入力を最低順 位のＣラング出力に結合させ。

出力をＣレール切換え素子に結合させ、そのうちの最後のゲートは、入力を最高 順位のＣラング出力に結合させ。

出力を最後のＣレール切換え素子に結合させ、その残余ゲートは、最低順位から 始って最高順位に至るまで入力をＣラング出力の夫々の隣接する対に結合させ、 Ｃラング出力の特定の１つの上のＣラングイネーブル信号に応答して出力をＣレ ール切換え素子の夫々の１つに結合させるＣレール論理手段と、を具えることを 特徴とする請求の範囲第５項の変換器。

５　（補正）Ｒはしご形切換え手段社。

順位付けられた複数のＲラング切換え素子を具え、その各々がステップノードの それぞれの１つと共通レールとの間に結合されているＲラングスイッチ回路網と 。

Ｒラングスイッチ回路網に結合され、デジタル入力符号に応答してＲラング切換 え素子のうちの特定の１つにＲ２ングイネーブル色号を与えるＲ論理手段とを具 備することを特徴とする請求の範囲第２項の変換６゜ｋ　（補正）Ｒ論理手段は 。

Ｒラング切換え素子の夫々の１つに結合された順位付けられた複数のＲランク出 力を具え、各デジタル入力符号に応答してＲラング出力のうちの特定の１つの上 にＲラングイネーブル信号を与えるＲ復号器手段を具備することを特徴とする請 求の範囲第５項の変換器。

７、（補正）最初および最後のＣレール切換え素子は。

第２デイスエーブル信号に応答し、キャパシタンス手段の第１プレートを第１お よび第２基４％、圧の両方から減結合させ、第６デイスエーブル信号に応答シテ キャバシタンス手段の第１プレートを第１基準電圧から減結合させ、キャパシタ ンス手段の第１プレートを第２基準電圧に結合させる請求の範囲第６項の変換器 。

ａ　（補正）第２テイスエーブル色号に応答してアナログ入力電圧をキャパシタ ンス手段の第２プレートに結合させる。切換え手段番更に具えることを特徴とす る請求の＆１第７項の変換器。

９　（補正）所定の順位より下位のコンデンサの第２プレートと少なくとも所定 の順位にあるコンデンサの第２プレートとの間に置かれた分割コンデンサを更に 具える請求の範＠ｉ第４項の変振番。

１０、（補正）第２基準電圧よシ高い正の基準電圧を与えるための正の基準電圧 手段と。

第２基準覧圧より低い負の基準電圧を与えるだめの負の基準電圧手段と。

デジタル入力符号に応答して正および負の基準を圧のうちの特定の１つを与える ための基準電圧切換え手段と。

を更に具えることを特徴とする請求の範囲第８項の回路。

Claims (1)

【特許請求の範囲】
1. １．＆数のステップノードの各々の上に第１および第２基準亀圧の間の所定のス テップ電圧を生じさせるために第１および第２基準電圧間に結合された抵抗手段 と。 デジタル入力符号に応答してステップノードのうちの選択された１つを共通レー ルに結合するために抵抗手段と共通レールとの間に結合されたＲはしご形切換え 手段とを含む。 デジタル入力符号に応答して第１および第２基準電圧間で選択されたステップ電 圧を与えるための分圧器手段と。 第１プレートに結合された電圧の関数として第２プレート上にアナログ出力信号 を生じさせるため、それぞれ第１プレートおよび相互接続された第２プレートを 有する順位付けられた複数のコンデンサを含む・キャパシタンス手段と。 第１．第２基準電圧、共通レール及びコンデンサの第１プレートの各々に結合さ れ、デジタル入力符号に応答して共通レール上のステップ電圧をコンデンサのう ちの選択された１つの第１プレートに結合させ、第１基準電圧をコンデンサのそ の選択された１つよシ下の順位のコンデンサの各々の第１プレートに結合させ、 第２基準電圧をコンデンサのその選択され、た１つよシ上の順位のコンデンサの 各々の第１プレートに接続させるＣはしご形切換え手段とを含む。 共通レールに結合され、共通レール上のステップ電圧の関数としてのアナログ出 力信号およびデジタル入力符号を与えるｔ荷再分配手段と、を具えるデジタル入 力符号に対応するアナログ出力信号を与える変換器。 ｚ　Ｃはしご形切換え手段は。 それぞれのＣラング（ｒａｃｓｙ）イネーブル信号に応答して第１プレートのそ れぞれの１つを共通レールに結合させるため、その各々がコンデンサのそれぞれ の１つの第１プレートにと共通レールとの間に結合された順位付けられた複数の Ｃラング切換え素子を含むＣラングスイッチ回路網と。 レールディスエーブル信号に応答してコンデンサのうちの選択された１つの第１ プレートをそれより上位又は下位のコンデンサの第１プレートから減結合させる ため。 ンサの第１プレートとの間に結合され、その最仮の素子が第２基準電圧と最高位 の順位のコンデンサの第１プレートとの筒に結合され、その他の素子が連続した 順位の対のコンデンサの第１プレート間に結合されている順位付けられた複数の Ｃレール切換え素子を含むＣレールスイッチ回路網と。 デジタル入力符号に応答して前記Ｃラングイネーブル信号およびＣラングチイス エーブル信号を与えるため。 ＣラングおよびＣレールスイッチ回路網に結合したＣはしご形論理手段とを含む 。 請求の範囲第１項の変換器。 五　キャパシタンス手段を具えるコンデンサは、２進法で重み付けされておシ、 その最低位から最高位までの順位付けが前記２進法重み付けによる請求の範囲第 ２項の変換器。 ４、Ｃはしご形論理手段は。 Ｃラング切換え素子の夫々の１つに結合された順位付けられた複数のＣラング出 力を有し、各デジタル入力符号に応答してＣラング出力のうちの特定の１つの上 にＣラングイネーブル信号を与えるＣ復号器手段と。 Ｃラング出力の特定の１つの上のＣラングイネーブル信号に応答して、その最初 のノー）１１最下位のＣラング出力に結合された入力および最初のＣレール切換 え素子に結合された出力とを有し、その最後のゲートは最上位のＣラング出力に 結合された入力および最後のＣレール切換え素子に結合された出力とを有し、そ の残シのゲート社最下位から始まって最上位に至るそれぞれ隣接する効のＣラン グ出力に結合された入力および順位付けされｆｃＣレール切換え素子のそれぞれ の１つに結合された出力とを有する順位何社された複数Ｑゲートを含むＣレール 論理手段と、を具える 請求の範囲第３項の変換器。 ５、Ｒ１ｉシご形切変え手段社。 その各々がステップノードのそれぞれの１′）と共通レールとの間に結合された 順位付けされた複数のＲランクスイッチ素子を具えるＲラング切換え回路網と。 Ｒラング切換え回路網に結合され、デジタル入力符号に応答してＲラングイネー ブル信号をＲラング切換え素子のうちの特定の１つに与えるＲ論理手段と、を具 える請求の範囲第３項の変換器。 ６、Ｒ論理手段は。 Ｒラング切換え素子の夫々の１つに結合された順位付ゆられた複数のＲラング出 力を具え、各入力デジタル入力符号に応答してＲラングイネーブル信号をＲラン グ出力のうちの特定の１つの上に与えるＲ復号器手段と、を具える 請求の範囲第５項の変換器。 ７、　最初および最後のＣレール切換え素子は、キャパシタンスの第１プレート を両方の基準電圧から減結合させるために第２デイスエーブル信号に応答し、第 １プレートを第１基準電圧から減結合させ第１プレートを第２基準覧圧に結合さ せるため第３デイスエーブル信号に応答する請求の範囲第６項の変換器。 ａ　更に入力切換え手段を具え、第２テイスエーブル信号に応答してアナログ入 力電圧をキャパシタンス手段の第１プレートに結合させる請求の範囲第７項の変 換器。 ９　所定の順位よシ下位のコンデンサの第２プレートと少くとも所定の順位にあ るコンデンサの第２プレートとの間に置かれた分割コンデンサを更に具える請求 の範囲第４項の変換器。 １０、ｉ２基準電圧よシ高い正の基準電圧を与えるための正の基準電圧手段と。 第２基準電圧よシ低い負の基準電圧を与えるための負の基準電圧手段と。 デジタル入力符号に応答して第１基準電圧として正および負の基準電圧のうちの 特定の１つを与えるための基準電圧切換え手段と、を更に具える 請求の範囲第８項の回路。