JPS5840426B2 - Thyristor switch - Google Patents

Thyristor switch

Info

Publication number
JPS5840426B2
JPS5840426B2 JP50031631A JP3163175A JPS5840426B2 JP S5840426 B2 JPS5840426 B2 JP S5840426B2 JP 50031631 A JP50031631 A JP 50031631A JP 3163175 A JP3163175 A JP 3163175A JP S5840426 B2 JPS5840426 B2 JP S5840426B2
Authority
JP
Japan
Prior art keywords
layer
thyristor
light
phase
slave station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50031631A
Other languages
Japanese (ja)
Other versions
JPS51107058A (en
Inventor
敏郎 阿部
由彦 名越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP50031631A priority Critical patent/JPS5840426B2/en
Priority to DE7602614U priority patent/DE7602614U1/en
Publication of JPS51107058A publication Critical patent/JPS51107058A/ja
Publication of JPS5840426B2 publication Critical patent/JPS5840426B2/en
Expired legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23BTURNING; BORING
    • B23B31/00Chucks; Expansion mandrels; Adaptations thereof for remote control
    • B23B31/02Chucks
    • B23B31/10Chucks characterised by the retaining or gripping devices or their immediate operating means
    • B23B31/117Retention by friction only, e.g. using springs, resilient sleeves, tapers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23BTURNING; BORING
    • B23B2260/00Details of constructional elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23BTURNING; BORING
    • B23B2260/00Details of constructional elements
    • B23B2260/136Springs

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Thyristors (AREA)
  • Light Receiving Elements (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)
  • Gripping On Spindles (AREA)

Description

【発明の詳細な説明】 この発明はサイリスク位相制御装置に関するものである
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a cyrisk phase control device.

従来の光によるサイリスクの点弧制御は、光によってサ
イリスタを単にターンオンするだけであり、サイリスク
の点弧位相を制御することができなかった。
Conventional light-based ignition control of the thyristor simply turns on the thyristor using light, and it is not possible to control the ignition phase of the thyristor.

したがって、この発明の目的は、サイリスクの点弧位相
を制御することができるサイリスタ位相制御装置を提供
することである。
It is therefore an object of the invention to provide a thyristor phase control device that is capable of controlling the firing phase of the thyristor.

この発明に用いられる光感固体発振素子の一例の構造図
を第1図に示す。
FIG. 1 shows a structural diagram of an example of a photosensitive solid-state oscillation device used in the present invention.

図において、1はn形シリコン基板、2は基板1上の片
面の一部にp形不純物を部分的に拡散したp+層、3は
その上にn形不純物を高濃度に拡散したn+層、4は基
板1上の片面の一部にn形不純物を高濃度に部分拡散し
たn子局、5は基板1の逆面にp形不純物を拡散したp
子局である。
In the figure, 1 is an n-type silicon substrate, 2 is a p+ layer in which p-type impurities are partially diffused on a part of one side of the substrate 1, 3 is an n+ layer on which n-type impurities are diffused at a high concentration, 4 is an n slave station in which n-type impurities are partially diffused in a high concentration on a part of one side of the substrate 1, and 5 is a p-type slave station in which p-type impurities are diffused in the opposite side of the substrate 1.
It is a slave station.

6,7および8はそれぞれ層3,4および5上に設けら
れたオーミック電極、9は負荷抵抗、10は電源、Lは
光、11は光感固体発振素子である。
6, 7 and 8 are ohmic electrodes provided on layers 3, 4 and 5, respectively; 9 is a load resistor; 10 is a power source; L is light; 11 is a photosensitive solid-state oscillation element.

この素子11の印加電圧すなわち電源10の電圧Vを一
定にして光りを照射すると、素子11はパルス状の発振
を始め、その発振周波数は光りの光強度に応じて変化す
る。
When the applied voltage of the element 11, that is, the voltage V of the power source 10, is kept constant and light is irradiated, the element 11 starts to oscillate in a pulsed manner, and the oscillation frequency changes depending on the light intensity of the light.

すなわち、光りか弱いときは周波数が低く、光りが強い
ときは周波数が高くなる。
That is, when the light is weak, the frequency is low, and when the light is strong, the frequency is high.

また、印加電圧Vを変化させた場合、発振素子11の発
振開始の光照度は、印加電圧Vが高いと発振開始光照度
は弱く、印加電圧Vが低いと発振開始光照度は強いとい
う関係がある。
Further, when the applied voltage V is changed, the light illuminance at the start of oscillation of the oscillation element 11 has a relationship such that when the applied voltage V is high, the oscillation start light illuminance is weak, and when the applied voltage V is low, the oscillation start light illuminance is strong.

この関係を第2図に示す。素子11の構造はサイリスク
とフォトトランジスタとを結合させた形になっている。
This relationship is shown in FIG. The structure of the element 11 is a combination of a silice and a phototransistor.

すなわち、p+十層、n形基板1.p+十層およびn十
層3でサイリスクを構成し、n十層J s n形基板1
)p十層2およびn十層3で又オドトランジスタを構成
している。
That is, p+ ten layers, n type substrate 1. The p+10 layer and the n10 layer 3 constitute a silicon risk, and the n10 layer J s n-type substrate 1
) The p-layer 2 and the n-layer 3 constitute an odd transistor.

光りが素子11に照射されると、n形基板1内でホール
・電子対が発生する。
When the element 11 is irradiated with light, hole-electron pairs are generated within the n-type substrate 1.

この生成されたホール・電子対のうち、基板1内におい
て少数キャリアであるホールは、拡散によりp十層5へ
流れて行く。
Among the generated hole-electron pairs, holes that are minority carriers in the substrate 1 flow to the p-layer 5 by diffusion.

基板1内でのホールの生成率は、で表わされる。The generation rate of holes within the substrate 1 is expressed by .

ここでΦ。は光束、αはシリコン中の吸収係数、Xは表
面からの距離である。
Here Φ. is the luminous flux, α is the absorption coefficient in silicon, and X is the distance from the surface.

この生成されたホールがp十層5へ入り、p+十層の電
位が高まり、n形基板1よりも高電位になる。
The generated holes enter the p-10 layer 5, and the potential of the p+10 layer increases, making it higher than that of the n-type substrate 1.

そうすると、p十層5(アノード)−n形基板1−p+
十層 −n子局3(カソード)のサイリスクが順バイア
スされた形になる。
Then, p ten layer 5 (anode) - n type substrate 1 - p+
10th layer -n The Si risk of slave station 3 (cathode) is forward biased.

一方、p子局2にも光りが照射されており、このp子局
2内でもホール・電子対が生成される。
On the other hand, the p slave station 2 is also irradiated with light, and hole-electron pairs are generated within the p slave station 2 as well.

そして、第1図の印加電圧Vで、p+十層とn形基板1
の接合は逆バイアスされている。
Then, with the applied voltage V shown in FIG.
The junction of is reverse biased.

そのため、p+十層内で生成した電子は、拡散と空乏層
内の電界によりn形基板1へ流れる光電流となる。
Therefore, electrons generated within the p+ layer become photocurrents flowing to the n-type substrate 1 due to diffusion and the electric field within the depletion layer.

また、p+十層とn形基板1の空乏層内で生成した電子
も直ちにn形基板1へ流れ、また、n形基板1で生成し
たホールのうちn形基板1とp+十層の接合付近のもの
はp+十層へ流れる光電流となる。
In addition, electrons generated in the depletion layer of the p+10 layer and the n-type substrate 1 immediately flow to the n-type substrate 1, and some of the holes generated in the n-type substrate 1 are near the junction between the n-type substrate 1 and the p+10 layer. This results in a photocurrent flowing to the p+ layer.

そして、p子局2内で発生したホールはp子局2内の電
位を高め、n子局3よりの電子の注入を容易にする。
The holes generated within the p slave station 2 increase the potential within the p slave station 2, making it easier for the n slave station 3 to inject electrons.

そのため、光電流をILとすると、n+十層 −n形基
板1−p子局2− n子局のトランジスタを流れる電流
■□は、 となる。
Therefore, when the photocurrent is defined as IL, the current flowing through the transistors of the n + 10 layers - n type substrate 1 - p slave station 2 - n slave station is as follows.

ここで、C1は上記トランジスタの増幅率で11に依存
しており、■1が大きい程大きくなる。
Here, C1 is the amplification factor of the transistor and depends on 11, and the larger 1 is, the larger it becomes.

そのため、小さなILに対しても■1が大きくなり、そ
の■1が大きいためC1も大きくなっている。
Therefore, ■1 becomes large even for a small IL, and since ■1 is large, C1 also becomes large.

また、p子局5− n形基板1−p子局2で構成される
トランジスタの増幅率をC2とすると、C1が大きいた
め、わずかな光の照射でも の条件を満足するようになり、そのため、p子局5の電
位がn形基板1よりも高くなると直ちにp子局5−n形
基板’i−p+十層 −n+十層のサイリスクは導通に
なる。
In addition, if the amplification factor of the transistor composed of P slave station 5 - N type substrate 1 - P slave station 2 is C2, then since C1 is large, the condition can be satisfied even with a small amount of light irradiation. , as soon as the potential of the p slave station 5 becomes higher than that of the n type substrate 1, the circuit between the p slave station 5 and the n type substrate 'i-p+10 layer -n+10 layer becomes conductive.

すなわちp分層5のホールはn形基板1に注入され、ま
たn+十層の電子はp+十層に注入され、p+十層とn
形基板1の接合でダブルインジェクションが起り、この
接合(21)は直ちに順方向バイアスになる。
That is, the holes in the p layer 5 are injected into the n-type substrate 1, and the electrons in the n+10 layer are injected into the p+10 layer.
A double injection occurs at the junction of the shaped substrate 1, and this junction (21) immediately becomes forward biased.

しかし、p+十層のホールが出掃い、またn+十層より
の電子がp子局5に入ると、n+十層の電位は下がり、
そのためp+十層よりn形基板1へのホールの注入がな
くなり、ダブルインジェクションは起らなくなる。
However, when the holes in the p+10 layer are swept out and electrons from the n+10 layer enter the p slave station 5, the potential of the n+10 layer decreases.
Therefore, holes are no longer injected into the n-type substrate 1 from the p+ layer, and double injection no longer occurs.

しかし接合(2−1)には過剰のキャリアの蓄積が起っ
ていて、これらのキャリアがなくなるまでは順バイアス
されたままである。
However, junction (2-1) has accumulated excessive carriers and remains forward biased until these carriers are removed.

そのため、トランジスタ(4−1−2−3)には、この
接合が順バイアスのとき飽和電流■sが流れる。
Therefore, a saturation current ■s flows through the transistor (4-1-2-3) when this junction is forward biased.

すなわち、印加電圧をVとし、負荷抵抗をRとすると、
となる。
That is, if the applied voltage is V and the load resistance is R,
becomes.

そしてこの接合(2−1)の過剰キャリアがなくなると
、この接合(2−1)は逆バイアスされて、電流は式(
1)で表わされる光電流に基づくものだけとなる。
Then, when the excess carriers in this junction (2-1) disappear, this junction (2-1) is reverse biased and the current is expressed by the equation (
It is only based on the photocurrent expressed by 1).

一方、サイリスタ(5−12−3)が導通みたとき、p
子局5はアース電位まで下がり、接合(1−2)が逆方
向バイアスになっても、p子局5に貯えられた電子のた
めにアース電位に近いままの電位である。
On the other hand, when the thyristor (5-12-3) conducts, p
Even if the slave station 5 falls to the ground potential and the junction (1-2) becomes reverse biased, the potential remains close to the ground potential because of the electrons stored in the p slave station 5.

そしてn形基板1中に発生したホールがp+十層に入り
、そのためp+十層の電位を上げて行き、n形基板1の
電位よりp+十層の電位が高くなると、ふたたびサイリ
スタ(5−1−2−3)が導通して、トランジスタ(4
−1−2−3)に飽和電流Isが流れる。
Then, the holes generated in the n-type substrate 1 enter the p+10 layer, thereby increasing the potential of the p+10 layer, and when the potential of the p+10 layer becomes higher than the potential of the n-type substrate 1, the thyristor (5-1 -2-3) becomes conductive, and the transistor (4
-1-2-3) A saturation current Is flows.

以上が光照射による発振素子11の発振機構である。The above is the oscillation mechanism of the oscillation element 11 by light irradiation.

この負荷電流Iとp+十層の電位v5の変化の様子を第
3図a、bに示す。
Changes in the load current I and the potential v5 of the p+ layer are shown in FIGS. 3a and 3b.

この発明のサイリスク位相制御装置の一実施例の回路図
を第4図に示す。
A circuit diagram of an embodiment of the cyrisk phase control device of the present invention is shown in FIG.

図において、vlは電源電圧、RLはサイリスタ12の
負荷、13は位相遅れ回路、Dlはダイオード、14は
発光ダイオード、15は可変抵抗、v2は発光ダイオー
ド14の信号電源である。
In the figure, vl is a power supply voltage, RL is a load of the thyristor 12, 13 is a phase delay circuit, Dl is a diode, 14 is a light emitting diode, 15 is a variable resistor, and v2 is a signal power source for the light emitting diode 14.

位相遅れ回路13は、抵抗R1゜R2およびコンデンサ
C1,C2で構成されている。
The phase delay circuit 13 is composed of a resistor R1°R2 and capacitors C1 and C2.

16は光感固体発振素子11と発光ダイオード14を一
体化したホトカプラである。
16 is a photocoupler that integrates the photosensitive solid-state oscillation element 11 and the light emitting diode 14.

なお、抵抗R1またはR2を可変抵抗にして、この抵抗
で位相の調節を行う。
Note that the resistor R1 or R2 is made a variable resistor, and the phase is adjusted by this resistor.

動作において、電源v1が印加されると、サイリスク1
20両端a−b間に印加される電圧波形は第5図aのよ
うになり、この電圧は位相遅れ回路13で遅延され、ダ
イオードD1で整流される。
In operation, when the power supply v1 is applied, the sirisk 1
The voltage waveform applied between the two ends a and b is as shown in FIG. 5a, and this voltage is delayed by the phase delay circuit 13 and rectified by the diode D1.

この時の光感固体発振素子11に印加されるc −b間
の電圧波形を第5図す、cに示している。
The voltage waveform between c and b applied to the photosensitive solid-state oscillation element 11 at this time is shown in FIG. 5c.

すなわち、bは抵抗R2を小さくして位相遅れを小さく
している場合であり、Cは抵抗R2を大きくして位相遅
れを大きくしている場合である。
That is, b is a case where the resistance R2 is made small to make the phase lag small, and C is a case where the resistance R2 is made large to make the phase lag large.

この第5図すの場合において、発光ダイオード14によ
り光信号を発信素子11に照射すると、素子11は発振
を行い、サイリスタ12を導通させる。
In the case shown in FIG. 5, when the light emitting diode 14 irradiates the transmitting element 11 with an optical signal, the element 11 oscillates, causing the thyristor 12 to conduct.

この場合、光信号が小さいときは第6図aで示すように
素子11に印加される電圧のピーク時t1付近で発振が
起り、光信号が大きいときは第6図すに示すように時間
t2より発振が起る。
In this case, when the optical signal is small, oscillation occurs near the peak time t1 of the voltage applied to the element 11, as shown in FIG. 6a, and when the optical signal is large, oscillation occurs at time t2, as shown in FIG. More oscillation occurs.

そのため、光信号の強度によりサイリスタ12の点弧位
相角を90°ずらすことができる。
Therefore, the firing phase angle of the thyristor 12 can be shifted by 90° depending on the intensity of the optical signal.

また。抵抗R2(またはRt )を変化することで、t
2の位相はO〜180゜ずらすことができるので、サイ
リスタ12の導通角もO〜1800の範囲で自由に動か
すことができる。
Also. By changing the resistance R2 (or Rt), t
Since the phase of the thyristor 12 can be shifted by 0 to 180 degrees, the conduction angle of the thyristor 12 can also be freely changed within the range of 0 to 180 degrees.

このように、この実施例においては、位相遅れ回路13
でt2の位相を決めると、負荷RLにかかる最大パワー
が決められ、その位相より90’遅れた位相まで光の強
度によりサイリスタ12の点弧位相が制御できる。
Thus, in this embodiment, the phase delay circuit 13
When the phase of t2 is determined, the maximum power applied to the load RL is determined, and the firing phase of the thyristor 12 can be controlled by the intensity of light up to a phase delayed by 90' from that phase.

すなわち、負荷RLの容量が電源V□により決められる
容量より小さい場合でも、’2の位相をずらして最大パ
ワーが入っても良いようにでき、それより小さいパワー
の制御を光信号の強度の加減で行わせることができる。
In other words, even if the capacity of the load RL is smaller than the capacity determined by the power supply V It can be done with

また、光信号を一定にして、抵抗R1またはR2で位相
をずらすことによりO〜1800の位相制御ができる。
Further, by keeping the optical signal constant and shifting the phase using resistor R1 or R2, phase control of 0 to 1800 can be achieved.

さらに、サイリスタ12の制御信号は光であるので、信
号は一方向性となり、負荷回路の影響を信号源が受けな
い。
Furthermore, since the control signal for the thyristor 12 is light, the signal is unidirectional, and the signal source is not affected by the load circuit.

すなわち、負荷側と信号側は完全に分離される。That is, the load side and signal side are completely separated.

以上のように、この発明によれば、可変位相遅れ回路の
位相遅れ量を調整することによりサイリスクの点弧位相
を制御することができる。
As described above, according to the present invention, the firing phase of the cyrisk can be controlled by adjusting the phase delay amount of the variable phase delay circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に用いられる光感固体発振素子の一例
の構成図、第2図および第3図はその動作説明図、第4
図はこの発明のサイリスク位相制御装置の一実施例の回
路図、第5図および第6図はその動作説明のための信号
波形図である。 11・・・・・・光感固体発振素子、12・・・・・・
サイリスタ、13・・・・・・位相遅れ回路、14・・
・・・・発光ダイオード。
FIG. 1 is a configuration diagram of an example of a photosensitive solid-state oscillation device used in the present invention, FIGS. 2 and 3 are illustrations of its operation, and FIG.
The figure is a circuit diagram of one embodiment of the cyrisk phase control device of the present invention, and FIGS. 5 and 6 are signal waveform diagrams for explaining its operation. 11...Photosensitive solid state oscillator, 12...
Thyristor, 13... Phase delay circuit, 14...
...Light emitting diode.

Claims (1)

【特許請求の範囲】[Claims] 1 電源電圧が負荷を介してアノード・カソード間に印
加されるサイリスタと、このサイリスクのアノード・カ
ソード間に印加される電圧の位相を遅らせる可変位相遅
れ回路と、この可変位相遅れ回路の出力を整流する整流
路と、発振開始光照度が印加電圧に依存して変化する特
性をもち前記可変位相遅れ回路の出力端と前記サイリス
クのゲートとの間に整流用ダイオードを直列介挿した状
態で接続された光感固体発振素子と、この光感固体発振
素子に光を照射する光源とを備えるサイリスタ位相制御
装置。
1 A thyristor to which the power supply voltage is applied between the anode and cathode via a load, a variable phase delay circuit that delays the phase of the voltage applied between the anode and cathode of this thyristor, and a rectifier that rectifies the output of this variable phase delay circuit. a rectifying path having a characteristic that the oscillation starting light illuminance changes depending on the applied voltage, and a rectifying diode connected in series between the output end of the variable phase delay circuit and the gate of the Sirisk. A thyristor phase control device comprising a photosensitive solid-state oscillation element and a light source that irradiates the photosensitive solid-state oscillation element with light.
JP50031631A 1975-03-15 1975-03-15 Thyristor switch Expired JPS5840426B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50031631A JPS5840426B2 (en) 1975-03-15 1975-03-15 Thyristor switch
DE7602614U DE7602614U1 (en) 1975-03-15 1976-01-30 CHUCK FOR MACHINE TOOLS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50031631A JPS5840426B2 (en) 1975-03-15 1975-03-15 Thyristor switch

Publications (2)

Publication Number Publication Date
JPS51107058A JPS51107058A (en) 1976-09-22
JPS5840426B2 true JPS5840426B2 (en) 1983-09-06

Family

ID=12336549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50031631A Expired JPS5840426B2 (en) 1975-03-15 1975-03-15 Thyristor switch

Country Status (2)

Country Link
JP (1) JPS5840426B2 (en)
DE (1) DE7602614U1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0121047Y2 (en) * 1983-08-08 1989-06-23

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0121047Y2 (en) * 1983-08-08 1989-06-23

Also Published As

Publication number Publication date
DE7602614U1 (en) 1976-05-20
JPS51107058A (en) 1976-09-22

Similar Documents

Publication Publication Date Title
US3831079A (en) Electronic photographic flash apparatus
JPS596144B2 (en) DC-DC converter
US3445686A (en) Solid state transformer
US2928036A (en) Circuit arrangements incorporating semi-conductor devices and to semiconductor devices for use therein
JPS5840426B2 (en) Thyristor switch
US3050684A (en) Self-powered semiconductor oscillators
JPS5840425B2 (en) Thyristor control
JP2812874B2 (en) Optical coupling device
JPS5855750B2 (en) zero volt switching device
US3986195A (en) Light responsive field effect transistor having a pair of gate regions
JPS5816809B2 (en) optical oscillation circuit
US3466448A (en) Double injection photodetector having n+-p-p+
US3617829A (en) Radiation-insensitive voltage standard means
US3263085A (en) Radiation powered semiconductor devices
Bykov et al. Investigation of the physical processes in BISPIN structures in pulsation mode
US8344394B1 (en) High-speed avalanche light emitting diode (ALED) and related apparatus and method
US3711740A (en) Response time controlled light emitting devices
US3710208A (en) Semiconductor oscillating element and control circuit therefor
KR800001341B1 (en) Semiconductor circuit
RU1837369C (en) Semiconductor heterostructure for pulse light radiator
Mukherjee et al. An opto-sensitive InP based Impatt diode for application in Terahertz regime
US3643099A (en) Electro-optical network for selectively producing a single pulse or pulse train in response thereto of a single trigger pulse
US3742380A (en) Pn junction semiconductor oscillator device controlled by light
IT202100001853A1 (en) SEMICONDUCTOR DEVICE AND OPERATING PRINCIPLE FOR THE GENERATION OF LIGHT EMISSION
SU531258A1 (en) Photosensor