JPS5838844B2 - シンゴウシヨリソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は例えばテープレコーダのワウ・ブラック補償に
適用して好適な信号処理装置に関する。

第１図は、本発明をワウ・ブラック補償に適用した場合
の原理的構成を示し、第１図において、Ｔは磁気テープ
、Ｈは再生ヘッド、１は前置増巾器を示す。

磁気テープＴには所定のオーディオ信号と例えば同一ト
ラックに、２００Ｈ２の基準信号が記録されている。

このオーディオ信号は基準信号分離フィルタ２を介して
サンプリングホールド回路３に供給され、サンプリング
ホールド回路３の出力がＡＤ変換器４に供給される。

この、サンプリングホールド回路３にはサンプリングパ
ルス発生回路５からサンプリングパルスが供給される。

ここで、サンプリングパルス発生回路５には基準信号分
離フィルタ２によって分離された基準信号が供給され、
基熟信号のワウ・フラッタに基＜ＦＭ変調分だけサンプ
リングパルスがＦＭ変調される。

従って、サンプリングホールド回路３の出力には、ワウ
・フラッタに基＜ＦＭ変調の影響が除去されて実質的に
一定周期でサンプリングされたアナログ信号が得られる
。

そして、ＡＤ変換器４の出力はシフトレジスタ６に書き
込まれ、シフトレジスタ６の出力はスイッチング回路７
を介してＤＡ変換器８に供給される。

この場合、スイッチング回路７は端子９からの一定周期
のクロックパルスによってスイッチング動作される。

このようにすればＤＡ変換器８の出力端子１０には、ワ
ウ・フラッタによる時間軸変動分の低減されたアナログ
信号を得ることができる。

然も、アナログ信号をＡＤ変換してデジタル信号として
シフトレジスタ６に供給することにより、シフトレジス
タ６のＳ／Ｎが殊更良好でなくても良く、高品質のアナ
ログ信号の時間軸変動分の除去に適用することができる
。

第２図及び第３図は上述の原理による本発明の一実施例
を示す。

第２図において、１１Ａは例えばテープレコーダから再
生されたアナログ信号が供給される端子を示し、１１Ｂ
はこのアナログ信号と等しくワウ・ブラックによるＦＭ
変調をうけた基準信号から形成された第１のクロックパ
ルスの供給される端子を示し、１１Ｃはこの基準信号の
ＦＭ変調分が除去された略々一定の周期の第２のクロッ
クパルスの供給される端子を示す。

第１及び第２のクロックパルスは第３図に示すようにし
て構成される。

つまり、テープレコーダ１２から、本発明によるワウ・
フラッタ補償装置１３にアナログ信号が供給される。

また、このアナログ信号と等しくワウ・フラッタの影響
を受けた２００Ｈｚの基準信号が周波数逓培器１４に供
給されると共に、位相比較回路１５に供給される。

周波数逓培器１４により、５０〜６０ ＫＨｚの第１ク
ロツクパルスが形成され、この第１のクロッパルスがワ
ウ・フラッタ補償装置の端子１１Ｂに供給される。

また、位相比較回路１５には電圧制御形の可変周波数発
振器１６の発振出力が供給される。

この可変周波数発振器１６の発振周波数は、位相比較回
路１５の出力電圧が低域通過フィルタ１７を介して得ら
れる制御電圧によって制御される。

従って可変周波数発振器１６からは、再生された基準信
号からワウ・フラッタによるＦＭ変調分が除去された中
心周波数近傍の周波数成分の出力が得られる。

この場合、低域通過フィルタ１７を直流に近い極めて低
い周波数の制御電圧は通過するので、可変周波数発振器
１６の出力は、基準信号と低周波成分即ちドリフト成分
では同様の変動を有したるものとなる。

斯る可変周波数発振器６の出力は、周波数逓培器１４と
同様の周波数逓培器１８により５０〜６０ＫＨｚの第２
のクロックパルスとされ、ワウ・フラッタ補償装置１３
の端子１１Ｃに供給される。

さて、再び第２図を参照して本発明の一実施例について
、説明するに、端子１１Ａからのアナログ信号はサンプ
リントホールド回路３にて、端子１１Ｂからのワウ・フ
ラッタによるＦＭ変調分を含んだ第１のクロックパルス
によりサンプリングされる。

そして第１のクロックパルスがサンプリングホールド回
路３のホールド用コンデンサの充電時間に相当する遅延
時間の遅延回路１９を介して例えば帰還式逐次形のＡＤ
変換器４にリセットパルスとして供給される。

ＡＤ変換器４ではこのリセットパルスが出て内部のフリ
ップフロップが全てリセットされてからスタートパルス
が発生し、サンプリングホールド回路３の出力電圧と内
部のＤＡ変換器で形成されたアナログ電圧とが逐次比較
され、サンプリングホールド回路３の出力電圧が例えば
４ビツトの（８，４，２，１）コードに変換される。

このＡＤ変換が終了すると、ＡＤ変換終了信号がＡＤ変
換器４から発生する。

このＡＤ変換終了信号はワウ・フラッタによるＦＭ変調
を受けた第１のクロックパルスと等しい周波数のものと
なる。

そしてＡＤ変換器４からの４ビツトの（８，４，２゜１
）コードが並列に書込み回路２０を介して、シフトレジ
スタ群６′のシフトレジスタ６Ａ、６Ｂ。

６Ｃ，６Ｄの各々に供給される。

この書込み回路２０はＡＤ変換終了信号によって制御さ
れ、ＡＤ変換が終了して直ちに４ビツトのコードの各ビ
ットがシフトレジスタ６Ａ〜６Ｄに書き込まれる。

このシフトレジスタ６Ａ〜６Ｄは、入力及び出力がラン
ダムに夫々側々に動作できるものである。

また、上述のＡＤ変換終了信号と端子１１Ｃからの略々
一定周波数の第２のクロックパルスとがシフトレジスタ
制御部２１に設けられている位相比較回路にて比較され
る。

この位相比較回路の比較出力によって、シフトレジスタ
群６′の各シフトレジスタ６Ａ〜６Ｄの読出し番地が指
定される。

つまり、ＡＤ変換終了信号の位相が、基準となる第２の
クロックパルスの位相と等しく比較出力が零のときは、
読出し番地が基準のものに指定される。

またＡＤ変換終了信号の位相が進んでおり、比較出力が
正のときは、より出力側の番地即ちＡＤ変換器４の出力
が書き込まれて読み出される迄の遅延時間がより長くな
る番地が指定され、逆にＡＤ変換終了信号の位相が遅れ
ており、比較出力が負のときは、より入力側の番地即ち
ＡＤ変換器４の出力が書き込まれて読み出される迄の遅
延時間がより短かくなる番地が指定される。

このように、各シフトレジスタ６Ａ〜６Ｄの第１ビツト
から読出し番地に到達する迄の時間をシフトレジスタ制
御部２１に設けられている位相比較回路の比較出力で制
御すれば、アナログ信号のワウ・フラッタに基＜ＦＭ変
調分即ち時間軸変動分を除去することができる。

尚、ＡＤ変換終了信号は第１のクロックパルスのドリフ
ト成分を含むものであり、また前述のように第２のクロ
ックパルスはこれと等しいドリフ成分を含むものである
から、ドリフト成分の補償はなされない。

これは、一般にテープレコーダのドリフト成分に相当す
るスピードむらは、その振巾が大きいために、仮にこの
ドリフト成分迄も完全に補償しようとした場合、シフト
レジスタとしてビット長が極めて長いものを使用せねば
ならず且つ読出し番地の指定が複雑となることを回避す
るためである。

実際に、ドリフト成分は聴感上では殆ど聞き分けること
ができないから、ドリフト成分を補償しなくても実用上
は差しつかえない。

上記のシフトレジスタ群６′の各シフトレジスタから並
列に読み出された４ビツトのコードは、各ピット毎にス
イッチ回路２２を介してバッファ２３に転送され、この
バッファ２３に一時的に貯えられる。

スイッチ回路２２は、シフトレジスタ制御部２１よりの
制御信号で制御され、シフトレジスタ群６′にＡＤ変換
器４からの４ビツトのコードが書き込まれ、読出し番地
が指定されて後、スイッチ回路２２がオンとなって、シ
フトレジスタ群６′の出力が並列にバッファ２３に転送
される。

バッファ２３の出力は並列にＤＡ変換器８にスイッチ回
路２４を介して供給される。

スイッチ回路２４は第１のクロックパルスに依りスイッ
チングされる。

斯くしてＤＡ変換器８の出力端子１０には、端子１１Ａ
から供給されたアナログ信号のワウ・フラッタによる時
間軸変動分が低減されたアナログ信号が得られる。

このアナログ信号は低域通過フィルタを介して再生増巾
器等からなる再生系に供給される。

第４図は本発明の他の実施例を示し、シフトレジスタ６
に直列的にＡＤ変換器４の出力を書き込み、読出しも直
列的に行なうようにしたものである。

つまり、ＡＤ変換器４の出力をシフトレジスタ６に書き
込む場合、書き込み側のスイッチ回路２０′をワウ・フ
ラッタによるＦＭ変調分を含んだＡＤ変換終了信号によ
って制御し、ＡＤ変換器４の出力をワウ・フラッタによ
るＦＭ変調分を除去してシフトレジスタ６に並べる。

一方、シフトレジスタ６からの読出しは、シフトレジス
タ制御部２１からワウ・フラッタによるＦＭ変調分が除
去された第２のクロックパルスによって、読出し位置を
４ビツトだけずらすようにして行ない、これと連動して
読出し側のスイッチ回路２２′を順次切換えることによ
ってなされる。

この場合、書込みと読出しとがタイミング的に重なった
ときは、書込みを優先し、読出しをその間遅らせるよう
にスイッチ回路２２′をシフトレジスタ制御部２１によ
って制御するようになす。

そしてシフトレジスタ６から直列に読み出されたコード
がスイッチ回路２２′を介してバッファ２４に転送され
、バッファ２４の内容がＤＡ変換器８に供給される。

斯る本発明の他の実施例によって、ＤＡ変換器８の出力
端子１０にワウ・フラッタによるＦＭ変調分が除去され
たアナログ信号が得られる。

尚、説明の簡単なためテープレコーダから再生されたア
ナログ信号をサンプリングして４ビツトのコードに変換
するようにしたが、実際にはアナログ信号が１３〜１４
ビツトのコードに変換されるようになされる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明の一実
施例の構成図、第３図はその一部構成図、第４図は本発
明の他の実施例の構成図である。 ３はサンプリングホールド回路、４はＡＤ変換器、６，
６Ａ〜６Ｄはシフトレジスタ、８はＤＡ変換器である。

Claims (1)

【特許請求の範囲】
1. １ 時間軸変動分を含むアナログ入力信号を、上記時間
   軸変動分と同一の変動分を含んだ基準信号より得た上記
   時間軸変動分と同一の変動分を含んだ第１のスイッチン
   グ信喜にてサンプリングし、このサンプリング信号をＡ
   Ｄ変換し、このＡＤ変換により得られたデジタル信号を
   シフトレジスタに書き込み、上記基準信号のドリフト成
   分とは同様の時間軸変動分を含むも、ワウ・フラッタに
   よるＦＭ変調成分の除去された第２のスイッチング信号
   により上記シフトレジスタの内容を読み出してＤＡ変換
   器に供給し、このＤＡ変換器から上記時間軸変動分が低
   減されたアナログ出力信号を得るようにした信号処理装
   置。