JPS5836225Y2 - 昇圧回路 - Google Patents

Description

【考案の詳細な説明】 この考案は、集積回路化が容易で消費電流が少なく、昇
圧効率のすぐれた昇圧回路に関するものである。

従来の昇圧回路には、トランジスタを用いるもの、 Ｃ
−ＭＯＳを用いるもの等があるが、いずれもバイポーラ
トランジスタと混在させて集積回路化することが困難で
あり、また、従来のバイポーラ素子のみを用いた回路に
おいても、消費電流が大きく、さらに素子数が多く、か
つ昇圧効率が悪い等の欠点があった。

ところで、集積回路化においては、いかに素子数を減ら
し、素子の占有面積を減らし、かつ消費電流を少なくす
るかが常に問題となり、占有面積が大きく、消費電流の
大きい抵抗素子は極力避ける必要がある。

この考案は、上記のような問題を解決するためになされ
たもので、素子数が少なく、安定度の高い、かつ昇圧効
率の極めて良好な昇圧回路を提供するものである。

以下この考案について説明する。図面はこの考案の一実
施例を示す回路図で、Ｓは電源端子、Ｅは接地端子、■
１．■２は定電流源、Ａは入力端子、Ｂは出力端子、Ｄ
Ｉ、Ｄ２は逆電流阻止用のダイオード、Ｑｌは入力トラ
ンジスタ、Ｑ２はスイッチングトランジスタ、Ｑ３．Ｑ
４は同−導電形の一対のトランジスタ、Ｑ５はトランジ
スタで、入力トランジスタＱ１．スイッチングトランジ
スタＱ２と同−導電形をしており、さらにトランジスタ
Ｑ３．Ｑ４とＱｌ、Ｑ２．Ｑ５とは導電形を異にしてい
る。

なお、以下特に必要のない限りＱ１〜Ｑ５は単にトラン
ジスタという。

Ｒ１，Ｒ２は抵抗器、Ｃ１，Ｃ２はコンデンサである。

いま、入力端子Ａには矩形波が入力されるものとする。

入力端子Ａが低電位りになると、トランジスタＱ、、Ｑ
、がオフし、定電流源Ｉ２からの電流により、トランジ
スタＱ２がオンし、それに伴いトランジスタＱ３．Ｑ５
がオンする。

その結果、電源端子ＳからトランジスタＱ３のコレクタ
を通り、コンテ゛ンサＣ１を通ってトランジスタＱ５の
エミッタに抜ける電流ルートができ、コンテ゛ンサＣ１
には電荷が蓄積され、Ｄ点からみたＣ点の電位はほぼ電
源電圧となる。

それ故出力端子Ｂの電位は電源電圧からダイオードＤ２
の電圧ＶＢＥ２を差し引いた電圧となる。

次に入力端子Ａが高電位Ｈになると、トランジスタＱ１
．Ｑ４がオンする。

ここで、ダイオードＤ１および゛トランジスタＱ２．Ｑ
５！こ注目すると、ダイオードＤ１のカソードはほぼ接
地電位となるためダイオードＤ１のアノード電位はＩ
Ｘ Ｖ ＢＥとなるのに対し、トランジスタＱ２のベー
ス電位はトランジスタＱ２．Ｑ５のため２ＸＶＢＥとな
るため、定電流源■２からの電流は、ダイオードＤ１を
流れ、トランジスタＱ２がオフし、続いてトランジスタ
Ｑ３．Ｑ５がオフする。

その結果、電源端子ＳからトランジスタＱ４のコレクタ
を通り、コンデンサＣ１，ダイオードＤ２．コンデンサ
Ｃ２を抜ける電流ルートができ、コンテ゛ンサＣ１には
前記と逆の方向に電荷が蓄積されて、Ｃ点と接地端子Ｅ
との電位差は電源電圧のほぼ２倍となる。

この電位がダイオードＤ２を介して出力端子Ｂに供給さ
れる。

入力が次の半サイクルで、ＬになってもダイオードＤ２
が逆バイアスされるため出力端子Ｂの電位は減少しない
。

次にこの考案の大きな特徴であるダイオードＤ１の働き
について述べる。

回路動作上、入力端子Ａの入力がＬからＨになると、ト
ランジスタＱ４はオフからオンになるが、この時トラン
ジスタＱ５が瞬間的にオン状態になると、電流は電源端
子ＳからトランジスタＱ４．Ｑ５を通り接地へ抜けてし
まい、昇圧がなされない場合がある。

つまり、ダイオードＤ１がない場合を考えると、トラン
ジスタＱ１．Ｑ４がオンした場合、瞬間的にトランジス
タＱ２のベース電位が電源電圧近くになり、トランジス
タＱ２゜Ｑ５がオン状態のままになってしまい、前述の
ような不都合が生じてしまう。

そこで、この考案では、逆流電流阻止用のダイオードＤ
１を挿入することにより、スイッチング時の昇圧電圧低
下を防ぐとともに、無効電流をほとんどなくしている。

さらに、ダイオードＤ１の動作について詳細に説明する
。

入力端子Ａが低電位りの場合は、トランジスタＱ□がオ
フし、定電流■２により、トランジスタＱ２゜Ｑ５がオ
ンし、トランジスタＱ３がオンする。

トランジスタＱ４のベース電流はダイオードＤ１により
阻止されるため、トランジスタＱ４はオフする。

次の半サイクルで入力端子Ａが高電位Ｈになると、トラ
ンジスタＱ１がオンし、ダイオードＤ１のカソードはほ
ぼ接地電位となり、アノード電位はＩＸＶＢＥとなる。

それに対し、トランジスタＱ２のベース電位は２ＸＶＢ
Ｅ（ＶＢＥＱ２＋ＶＢＥＱ５）必要なため、定電流■２
はダイオードＤ１を流れて、トランジスタＱ２．Ｑ５は
オフし、トランジスタＱ３もオフする。

また、トランジスタＱ０のオンにより、トランジスタＱ
４がオンする。

つまり、ダイオードＤ１の効果としては、最初の半サイ
クルでトランジスタＱ４のベース電流を阻止し、次の半
サイクルでは定電流■２の通過ルートを切り換えるとい
う２点がある。

次に昇圧という点について述べる。

最初の半サイクルでトランジスタＱ３．Ｑ５がオン、ト
ランジスタＱ４がオフになることにより、コンテ゛ンサ
Ｃ１にはほぼ電源電圧の電位がチャージされる。

次の半サイクルでは、トランジスタＱ３゜Ｑ５がオフ、
トランジスタＱ４がオンになることにより、コンデンサ
Ｃ１のＤ点がほぼ電源電圧に持ち上げられることから、
コンデンサＣ１のＣ点とＥ点にはほぼ２倍の電源電圧の
電位が発生する。

この時トランジスタＱ４とトランジスタＱ５に関して、
同時にオンの瞬間があると、前述したように電流は、電
源端子Ｓ−）ランジスタＱ４−トランジスタＱ５と抜け
てしまい、コンテ゛ンサＣ１のＤ点電位が持ち上がらな
いため、昇圧がなされないのと同時に、上記電流は回路
動作に寄与しない無効電流となってしまう。

回路中にダイオードＤ１が無い場合を考えると、入力端
子Ａが低電圧り時、トランジスタＱ１がオフし、定電流
■２によりトランジスタＱ２→トランジスタＱ５→トラ
ンジスタＱ３とオンするが、トランジスタＱ４のベース
電流もトランジスタＱ２→トランジスタＱ５と流れるた
め、トランジスタＱ４もオンしてしまう。

この結果、トランジスタＱ４→トランジスタＱ５と流れ
る無効電流が発生する。

また、トランジスタＱｌのオン、オフにかかわらず、ト
ランジスタＱ４がオンし続けるため、前述のトランジス
タＱ４．Ｑ５の同時にオンという不都合が半サイクル毎
にあることになり、昇圧効率が低下する。

結局、トランジスタＱ４のベース電流がトランジスタＱ
２．Ｑ５へと逆流して、トランジスタＱ４がオンするの
を防止するための、逆流電流阻止用のダイオードＤ１の
挿入により、スイッチング時の昇圧電圧低下を防止でき
るとともに、無効電流が無くなるという利点がある。

以上説明したようにこの考案によれば、抵抗素子が少な
く、また、無効電流がないため昇圧効率の極めて良好な
昇圧回路が得られるので、集積回路化に特に有効である
利点を有する。

【図面の簡単な説明】

図面はこの考案の一実施例を示す回路図である。 図中、Ｓは電源端子、Ａは入力端子、Ｂは出力端子、Ｅ
は接地端子、Ｑｌは人力トランジスタ、Ｑ２はスイッチ
ングトランジスタ、Ｑ３．Ｑ４は一対のトランジスタ、
Ｑ５はトランジスタ、Ｒ１，Ｒ２は抵抗器、Ｃ１，Ｃ２
はコンデンサ、Ｄｌ、Ｄ２はダイオードである。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端子Ａをベースに有する入力トランジスタＱ１と逆
   流電流阻止用のダイオードＤ０および定電流源■２とを
   電源端子Ｓと接地間に直列にかつ入力トランジスタＱ１
   のエミッタを接地側として接続し、入力トランジスタＱ
   １のベースと電源端子間Ｓ間に定電流源■１を接続し、
   ダイオードＤ１のアノードに入力トランジスタＱ□と同
   −導電形のスイッチングトランジスタＱ２のベースを接
   続し、一方、スイッチングトランジスタＱ２と逆導電形
   の一対のトランジスタＱ３．Ｑ４のそれぞれのエミッタ
   を電源端子Ｓに接続し、両コレクタ間にコンデンサＣ１
   を接続し、トランジスタＱ３のベースを抵抗器Ｒ１を介
   してスイッチングトランジスタＱ２のコレクタに接続し
   、トランジスタＱ４のベースを抵抗器Ｒ２を介してダイ
   オードＤ１のカソードに接続し、トランジスタＱ４のコ
   レクタと接地間にスイッチングトランジスタＱ２と同−
   導電形のトランジスタＱ５のコレクタとエミッタを接続
   しそのベースをスイッチングトランジスタＱ２のエミッ
   タに接続するとともに、出力端子ＢとトランジスタＱ３
   のコレクタとの間にダイオードＤ２のカソードとアノー
   ドを接続し、出力端子Ｂと接地間にコンテ゛ンサＣ２を
   接続したことを特徴とする昇圧回路。