JPS5829875U - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS5829875U
JPS5829875U JP12370881U JP12370881U JPS5829875U JP S5829875 U JPS5829875 U JP S5829875U JP 12370881 U JP12370881 U JP 12370881U JP 12370881 U JP12370881 U JP 12370881U JP S5829875 U JPS5829875 U JP S5829875U
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
electrode
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12370881U
Other languages
English (en)
Inventor
宏明 高木
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP12370881U priority Critical patent/JPS5829875U/ja
Publication of JPS5829875U publication Critical patent/JPS5829875U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案の一実施例に係わり縞状導体パターンな
どを被着形成した混成集積回路用基板の主要部を示す平
面図、第２図は第１図のＩ−Ｉ′断面図、第３図は第１
図の一部にチップコンデンサを搭載した平面図である。 なお、図中において１は絶縁基板、２．　２−１〜３は
導体パターン、３は絶縁層、４−１〜３は絶縁層３に穿
設形成された窓、５−１〜３は電極パターン、５−１′
〜３′は電極パターン５−１〜３の舌状部、６は絶縁層
、７−１〜３は絶縁層６に穿設形成された窓、８はチッ
プコンデンサを示す。　　　　−！

Claims (1)

    【実用新案登録請求の範囲】
  1. 絶縁基板上に個別回路素子を搭載してなる混成集積回路
    において、基板上に縞状となって膜形成−された多数の
    導体パターンと、所望の開口窓を有する絶縁層と、一部
    が前記窓に露呈する前記導体パターンの一部に接続し主
    部が前記絶縁層の上に膜形成された電極パターンとを具
    え、搭載個別回路素子の各電極は該電極が対向する前記
    電極パターンにそれぞれ接続されてなることを特徴とし
    て、混成集積回路。
JP12370881U 1981-08-21 1981-08-21 混成集積回路 Pending JPS5829875U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12370881U JPS5829875U (ja) 1981-08-21 1981-08-21 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12370881U JPS5829875U (ja) 1981-08-21 1981-08-21 混成集積回路

Publications (1)

Publication Number Publication Date
JPS5829875U true JPS5829875U (ja) 1983-02-26

Family

ID=29917599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12370881U Pending JPS5829875U (ja) 1981-08-21 1981-08-21 混成集積回路

Country Status (1)

Country Link
JP (1) JPS5829875U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52151864A (en) * 1976-06-11 1977-12-16 Nippon Electric Co Method of producing multilayer circuit substrate
JPS52154071A (en) * 1976-06-16 1977-12-21 Nippon Electric Co Method of producing multilayer circuit substrate
JPS5535822U (ja) * 1978-08-29 1980-03-07

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52151864A (en) * 1976-06-11 1977-12-16 Nippon Electric Co Method of producing multilayer circuit substrate
JPS52154071A (en) * 1976-06-16 1977-12-21 Nippon Electric Co Method of producing multilayer circuit substrate
JPS5535822U (ja) * 1978-08-29 1980-03-07

Similar Documents

Publication Publication Date Title
JPS5829875U (ja) 混成集積回路
JPS60151161U (ja) 印刷配線板
JPS60183439U (ja) 集積回路
JPS58120662U (ja) チツプキヤリヤ−
JPS6112201U (ja) 配線回路基板
JPS5837171U (ja) 混成厚膜印刷基板
JPH0396072U (ja)
JPS60169860U (ja) 混成集積回路
JPS58158443U (ja) 混成集積回路基板
JPS60111052U (ja) ハイブリツドｉｃ
JPS60136155U (ja) 半導体装置
JPS6139969U (ja) 混成集積回路
JPS5846460U (ja) 混成集積回路装置
JPS58166067U (ja) 厚膜多層回路板
JPS5929008U (ja) 厚膜配線基板
JPS59121860U (ja) 印刷配線基板
JPS6130271U (ja) プリント基板
JPS5858358U (ja) 混成集積回路
JPS6316176U (ja)
JPS59101459U (ja) 厚膜配線基板の端子部構造
JPS59146967U (ja) セラミツク配線基板
JPS58144848U (ja) ハイブリツドｉｃ
JPS6042758U (ja) 混成集積回路
JPS5881949U (ja) 集積回路基板
JPS5869961U (ja) 混成集積回路