JPS5829097A - 2-wire type measuring apparatus - Google Patents

2-wire type measuring apparatus

Info

Publication number
JPS5829097A
JPS5829097A JP12733681A JP12733681A JPS5829097A JP S5829097 A JPS5829097 A JP S5829097A JP 12733681 A JP12733681 A JP 12733681A JP 12733681 A JP12733681 A JP 12733681A JP S5829097 A JPS5829097 A JP S5829097A
Authority
JP
Japan
Prior art keywords
circuit
voltage
capacitor
measurement
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12733681A
Other languages
Japanese (ja)
Other versions
JPH0243235B2 (en
Inventor
安原 毅
鍋田 栄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP12733681A priority Critical patent/JPS5829097A/en
Priority to US06/402,377 priority patent/US4531193A/en
Priority to CA000408285A priority patent/CA1220835A/en
Priority to AU86518/82A priority patent/AU549860B2/en
Priority to BR8204472A priority patent/BR8204472A/en
Priority to EP84114777A priority patent/EP0159401B1/en
Priority to DE8282106917T priority patent/DE3274495D1/en
Priority to DE8484114777T priority patent/DE3279510D1/en
Priority to EP82106917A priority patent/EP0071912B1/en
Priority to DE19823229010 priority patent/DE3229010A1/en
Publication of JPS5829097A publication Critical patent/JPS5829097A/en
Publication of JPH0243235B2 publication Critical patent/JPH0243235B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は物理量の変化を容量、抵抗または電圧値の変
化として検出し、該検出々力をディジタル量に変換する
とともに、諌ディジタル量にもとづいて所定の演算を行
なうととKよって物理量の測定を行なうようにした測定
装置に関する。
[Detailed Description of the Invention] This invention detects a change in a physical quantity as a change in capacitance, resistance, or voltage value, converts the detected force into a digital quantity, and performs a predetermined calculation based on the digital quantity. The present invention relates to a measuring device for measuring physical quantities.

従来、かへる測定装置においては、検出部にて検出され
た容量、抵抗または電圧値をアナログ演。
Conventionally, in a voltage measuring device, the capacitance, resistance, or voltage value detected by the detection section is converted into an analog signal.

1回路によってアナログ的に処理し、必要に応じてゼロ
、スパンの調整をしたのち、電圧−電流変換伝送回路に
て4〜20mAのアナログ出力に変換して遠隔のパネル
側装置へ伝送する。ところで、このよ5な測定装置はア
ナログ回路を使用するものであるため測定誤差を生じ1
く、したがって調定精度が低下するという欠点を有して
いる。また、電圧−電流変換回路との絶縁もアナログ1
路であるために一般には困難であり、そのために外部か
らのノイズやサージ勢によって誤動作し易いという欠点
を有している。
After processing in an analog manner using one circuit and adjusting zero and span as necessary, it is converted into an analog output of 4 to 20 mA by a voltage-current conversion transmission circuit and transmitted to a remote panel side device. By the way, since these measuring devices use analog circuits, measurement errors occur.
Therefore, it has the disadvantage that the adjustment accuracy decreases. In addition, the insulation from the voltage-current conversion circuit is also analog 1.
This is generally difficult due to the nature of the circuit, and therefore it has the disadvantage of being susceptible to malfunctions due to external noise or surge forces.

この発明は上記に鎌みなされたもので、測定装置をディ
ジタル化するととくよって測定精度の向上を図るととも
に、測定装置と電圧−電流変換回路との絶縁を容JIK
なしうるよ5にすることを目的とするものである。
This invention is based on the above, and aims to improve measurement accuracy by digitizing the measuring device, and also improves the insulation between the measuring device and the voltage-current conversion circuit.
The purpose is to make it possible to achieve 5.

上記の目的は、とあ発@によれば、物理量なデイジタル
変換して測定する測定部と、直流電源を備え、鋏電源に
接続された一対の伝送ラインを介して測定出力を所定範
囲の電流信号に変換して送出する変換部とを設け、皺襞
換部から測定部へ電源を供給す委よ5Kして達成される
The purpose of the above is to provide a measurement unit that converts a physical quantity into a digital value and measures it, and a DC power supply, and transmits the measurement output to a predetermined range of current through a pair of transmission lines connected to the scissors power supply. This is achieved by providing a converting section that converts the signal into a signal and sending it out, and a section that supplies power from the fold converting section to the measuring section.

以下、この発明の実施例を図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明の実施例を概略的に示すブーツク図、
第2図はこの発明の実施例を詳細に示す回路図、第3図
は機械的な変位量を容量値に変換して検出する検出原理
を説明するための原理図、第4図は第2wAの動作を説
明するタイムチャート、第5図は容量検出部の他の実施
例を示す回路図である。
FIG. 1 is a boot diagram schematically showing an embodiment of the present invention;
Fig. 2 is a circuit diagram showing an embodiment of the present invention in detail, Fig. 3 is a principle diagram for explaining the detection principle of converting the amount of mechanical displacement into a capacitance value, and Fig. 4 is the 2wA FIG. 5 is a circuit diagram showing another embodiment of the capacitance detection section.

第1図においてlは検出部、2は検出部選択回路、3は
周波数変換關路、4はカウンタ、5はタイマー、6は基
準クロック発生回路、7は1イクロプロ竜ツt(以下、
岸−COM演算回路ともいう。)、8は濁減数−電圧(
F/V )変換回路、9は電圧−電流(V/I)変換伝
送−路、10はキーボードであり、1〜7およびIOK
よって測定部Ml?が形成され、8および9によって変
換部COが形成されている。なお、F/V変換器および
V/I変換伝送回路としては従来周知のものを使用する
ことができる。
In FIG. 1, l is a detection unit, 2 is a detection unit selection circuit, 3 is a frequency conversion link, 4 is a counter, 5 is a timer, 6 is a reference clock generation circuit, and 7 is a 1 microprocessor (hereinafter referred to as
Also called Kishi-COM arithmetic circuit. ), 8 is the turbidity number - voltage (
F/V) conversion circuit, 9 is a voltage-current (V/I) conversion transmission path, 10 is a keyboard, 1 to 7 and IOK
Therefore, the measurement part Ml? is formed, and 8 and 9 form a conversion section CO. Note that conventionally known devices can be used as the F/V converter and the V/I conversion transmission circuit.

これらの各部は第2図に示されるように、検出部1はコ
ンデンサC1,CBcよって構成され、検出部選択回路
2はコンデンサC1,C重および側温用のコンデンサC
s、サーiスタR−の選択を行な5cmM08(相補形
MO8)タイプのアナログスイッチ8W2(8W21.
8Wzz)!?)構成サレ、周波数変換回路3はコンデ
ンサC1,Cxの充放電の切替えおよびフリップフロッ
プQ1のクリアまたはリセットを行なうアナログスイッ
チ8W1 (8W11 。
As shown in FIG. 2, the detection section 1 is composed of capacitors C1 and CBc, and the detection section selection circuit 2 is composed of capacitors C1 and C, and a side temperature capacitor C.
s, servo i-star R-, and 5cm M08 (complementary MO8) type analog switch 8W2 (8W21.
8Wzz)! ? ) Structure: The frequency conversion circuit 3 includes an analog switch 8W1 (8W11) that switches between charging and discharging the capacitors C1 and Cx and clears or resets the flip-flop Q1.

8W12 )と、コンデンサC1またはCmの充電々圧
が所定の電圧レベル(スレッシ:3−ホールドレベル)
を超えたときセットされ、所定の時定数(抵抗Rf。
8W12) and the charging voltage of capacitor C1 or Cm are at a predetermined voltage level (threshold: 3-hold level)
is set when the value exceeds a predetermined time constant (resistance Rf.

コンデンサCf )&Cよって決まる一定時間後にリセ
ットされるツリツブフロップQl(D形)とから構成さ
れている。なお、従来の一般的なり影フリップフロップ
を使用する場合は、その前段にスレッシュホールドレベ
ルを判別するだめの特別な回路(例えば、シュミット回
路)が必要となるが、C−MOS形のフッツブフロップ
を使用する場合はこのような回路を必要とせず、その切
り替わり電圧をそのままスレッシュホールド電圧として
使用することができる。タイマー5は2段のカウンタC
T2.CT3から構成され、μm00M演算回路7から
のリセット信号PO3の解除によって基準クロック発生
回路6から与えられるりpツク備考の計数を開始し、カ
ウンタ(CTI)4からのカウントアツプ信号によって
計数を停止する。μmC0M演算關路7は基準クロック
発生回路6からのクロック411号によって駆動され種
々の演算、制御動作を行なう。例えば、検出部選択回路
2のアナログスイッチSW2にモード選択信号POs、
P02を送出してコンデンサC1測定モード、コンデン
サC2測定モード、または温度測定モード(抵抗Rs 
、コンデンサCmによる一定)の選択を行ない、非測定
時にはカウンタ4およびタイマー5に対してリセット信
号PO3を与えてこれらのリセットを行なうとともに、
測定時には腋リセット信号P03を解除して計数動作を
行わせ、カフ/り4からのカウントアツプ信号を割込信
号IRQとして受け、タイマー5からの計数出力を端子
PIO〜P115を介して読取り、所定の演算JA珊を
行なう。また、キーボード10からの指令を受けてゼロ
点およびスパン調整を行ない、測定結果についての補正
演算を行なプ。μm00M演算回路7の出力端子TOに
は、鍍晴路7からの周波数出力信号を電圧信号(アナロ
グ量)K変換する周波数−電圧変換回路8、および入力
電圧を4−20 mAの電流に変換して出力する電圧−
電流変換伝送回路9が接続されている。この伝送−路9
は一対の伝送ラインzt $ 12を介して直流電源E
sおよび負萄抵抗肛に接続されている。なお、伝送回路
9において、91.は定電fIL源、92は出力トラン
ジスタ。
The flop Ql (D type) is reset after a certain period of time determined by the capacitors Cf and C. Note that when using a conventional general mirror flip-flop, a special circuit (for example, a Schmitt circuit) is required to determine the threshold level before it, but a C-MOS type flip-flop When using , such a circuit is not required and the switching voltage can be used as it is as the threshold voltage. Timer 5 is a two-stage counter C
T2. It is composed of CT3, and starts counting the clock notes given from the reference clock generation circuit 6 by canceling the reset signal PO3 from the μm00M arithmetic circuit 7, and stops counting by the count-up signal from the counter (CTI) 4. . The μmC0M calculation link 7 is driven by the clock 411 from the reference clock generation circuit 6 and performs various calculations and control operations. For example, the mode selection signal POs is applied to the analog switch SW2 of the detection section selection circuit 2;
Send P02 to select capacitor C1 measurement mode, capacitor C2 measurement mode, or temperature measurement mode (resistance Rs
, fixed by capacitor Cm), and when not measuring, a reset signal PO3 is given to the counter 4 and timer 5 to reset them.
At the time of measurement, the armpit reset signal P03 is released to perform a counting operation, the count-up signal from the cuff/receiver 4 is received as an interrupt signal IRQ, the count output from the timer 5 is read via terminals PIO to P115, and a predetermined count is performed. Perform the calculation JAsan. It also receives commands from the keyboard 10 to perform zero point and span adjustments, and performs correction calculations on measurement results. At the output terminal TO of the μm00M arithmetic circuit 7, there is a frequency-voltage conversion circuit 8 that converts the frequency output signal from the Kanbareji 7 into a voltage signal (analog amount) K, and a frequency-voltage conversion circuit 8 that converts the input voltage into a current of 4 to 20 mA. The output voltage -
A current conversion transmission circuit 9 is connected. This transmission path 9
is the DC power supply E via a pair of transmission lines zt $12
s and is connected to the negative resistance anus. Note that in the transmission circuit 9, 91. is a constant voltage fIL source, and 92 is an output transistor.

93は差動増幅器、94はフィードバック抵抗、・95
はツェナーダイオード、96は抵抗回路網である。
93 is a differential amplifier, 94 is a feedback resistor, ・95
is a Zener diode, and 96 is a resistor network.

ところで、ここで行なわれる測定は圧力等の機械的な変
位量を容量値に変換し、諌検出結果をさらにディジタル
量に変換し、咳ディジタル量にもとづいて所定の演算を
行なうことにより測定するものであるから、測定動作を
説明する前に、まず、その検出層[Kついて第3図を参
照して説明する・同図(A) Kは2つの固定電極EL
1間に可動電極IBLVが配置され、皺可動電極KLv
は圧力等の機械的な変位に応じて図の左、右(矢印8参
照)方向に移動する。この場合、各電極間の容量CAI
 、CARは一方が増大すれば他方は減少する、つまり
差動的に変化する。ここで、条電極の藺積を8.電極間
の誘電率を6、可動電極II、vと固定電極lLrとの
間隔なdとし、例えば同図(A)の点線で示される如く
可動電1i1LvがAdだけ変位したときの容量CAt
 。
By the way, the measurement performed here is performed by converting mechanical displacement such as pressure into a capacitance value, further converting the cough detection result into a digital quantity, and performing a predetermined calculation based on the cough digital quantity. Therefore, before explaining the measurement operation, the detection layer [K will be explained with reference to FIG.
A movable electrode IBLV is arranged between the wrinkle movable electrode KLv
moves to the left or right (see arrow 8) in the figure in response to mechanical displacement such as pressure. In this case, the capacitance CAI between each electrode
, CAR changes differentially, if one increases, the other decreases. Here, the thickness of the strip electrode is 8. Assuming that the dielectric constant between the electrodes is 6 and the distance between the movable electrode II,v and the fixed electrode lLr is d, the capacitance CAt when the movable electrode 1i1Lv is displaced by Ad as shown by the dotted line in the same figure (A), for example, is
.

CA2I寡 CA1=aA/d−Ad CA2=礪A/d +jd として求められる。こ〜で、これら容量の和および差を
考えると、 CAt + CAz = mA −2d/d2− (A
d )2CAl−CA2 = mA・2Δd/d2−(
Δa )2となり、したがってその比をとると、 (CAI −CA2)/(CAI +CA*)=Δd/
dが得られ、変位量jdを容量値(CAI−CI)/(
CAl+CAt)Kよって求めることができる。
CA2I is determined as CA1=aA/d−Ad CA2=A/d+jd. Now, considering the sum and difference of these capacitances, CAt + CAz = mA -2d/d2- (A
d) 2CAl-CA2 = mA・2Δd/d2-(
Δa )2, so taking the ratio, (CAI - CA2)/(CAI + CA*) = Δd/
d is obtained, and the displacement jd is expressed as the capacitance value (CAI-CI)/(
It can be determined by: CAl+CAt)K.

同様にして、第3図(B)では2つの固定電極肚1に対
して可動電極ELvが図の如く配置され、外部圧力等の
変位によって図の点線位置Kndだけ変位した場合は次
のよ5になる。この場合、容量CAIは固定、CAIは
可変であって、その値は上記と同様にして、 CAI = aA/d 、 CAI = aA/(d 
+ jd )と表わすことができる。そこで、これらの
差を考えると、 CAr−CAx=gA−jd/d(d+jd)であり、
したがってCAI −CA2とC人!との比をとると、 (CAs−CAz)/CAz=Δd/dとなり、変位量
Δdを静電容量値の羨化として検出することができる。
Similarly, in FIG. 3(B), if the movable electrode ELv is arranged as shown in the figure with respect to the two fixed electrode arms 1, and is displaced by the dotted line position Knd in the figure due to displacement such as external pressure, then the following 5 become. In this case, the capacitance CAI is fixed and CAI is variable, and the values are the same as above, CAI = aA/d, CAI = aA/(d
+ jd ). Therefore, considering these differences, CAr-CAx=gA-jd/d(d+jd),
Therefore, CAI-CA2 and C person! Taking the ratio of (CAs-CAz)/CAz=Δd/d, the amount of displacement Δd can be detected as an increase in the capacitance value.

これらの式からも明らかなように、変位量は静電容量の
みの関数であるから、電極間の誘電率や浮遊容量の影響
を受けず、このため容量によって機械的な変位量を正確
に検出することが可能となる。
As is clear from these equations, the amount of displacement is a function only of capacitance, so it is not affected by the dielectric constant or stray capacitance between the electrodes, and therefore, the amount of mechanical displacement can be accurately detected by capacitance. It becomes possible to do so.

次に、このような検出原理にもとづく測定動作について
主として第2図および第4図を参照してa明する。
Next, a measurement operation based on such a detection principle will be explained with reference mainly to FIGS. 2 and 4.

初期状態においては、μmC0M演算回路7からはモー
ド選択信号POI、PO2は与えられず、リセット信号
P03によってカウンタ(CTI)4およびタイマー5
はリセット状態にある。ここで、菖4図←)の如きコン
デンサC1の測定モード信号が与えられ、第4図(ロ)
の如くリセット信号P03が解除されるとコンデンサC
1、スイッチ8W21 。
In the initial state, the mode selection signals POI and PO2 are not applied from the μmC0M calculation circuit 7, and the counter (CTI) 4 and timer 5 are activated by the reset signal P03.
is in a reset state. Here, the measurement mode signal of capacitor C1 as shown in Fig. 4 (←) is given, and as shown in Fig. 4 (b)
When the reset signal P03 is released as shown in the figure, the capacitor C
1. Switch 8W21.

SW1+1.抵抗凡、電源VDI)なる経路が形成され
るので、コンデンサC1が第4図f1で示されるように
充電される◇、 t1時間llKこの充電々圧が7リツ
プ70ツブQlのスレッシェホールド電圧VTIIを超
えると、咳フリップフロップQlがセットされ、その出
力端子Qより出力が得られる。この出力は抵抗Rfおよ
びコンデンサCtに与えられるとともに、アナログスイ
ッチ8WIKも与えられる。その結果、スイッチ8W1
2が開放されて抵抗RfとコンデンサCtによる充電回
路が形成される。なお、このとき8W11が点線の位置
へ切り替えられ、コンデンサC1の放電が行なわれる。
SW1+1. Since a path is formed between the resistor VDI and the power supply VDI, the capacitor C1 is charged as shown in Fig. 4 f1, ◇, for a time t1. When it exceeds , the cough flip-flop Ql is set and an output is obtained from its output terminal Q. This output is applied to resistor Rf and capacitor Ct, as well as analog switch 8WIK. As a result, switch 8W1
2 is opened, and a charging circuit is formed by resistor Rf and capacitor Ct. At this time, 8W11 is switched to the position indicated by the dotted line, and the capacitor C1 is discharged.

コンデンサCtの充電々圧が第4図(ホ)で示されるよ
う罠、所定時間t0後に所定の値になると、フリップフ
ロップQ1はクリアされ、その結果、フリップ70ツブ
Q1かラバ第4図に)の如き一定幅(to)の出力パル
スが得られる。
When the charging voltage of the capacitor Ct reaches a predetermined value after a predetermined time t0 as shown in FIG. An output pulse of constant width (to) is obtained.

なお、フリップフロップQlのリセットによってアナロ
グスイッチSW1もオフとなるので、スイッチ8W12
は第2図の図示位置に復帰し、コンデンサCtの放電回
路を形成する。上述の時間t1はコンデンサC1および
抵抗凡の大きさに比例するから、フリップフロップQl
の出力からはコンデンサC1の容量値に比例した周波数
のパルス信号が得られることになる。このパルス信号は
カウンタ4によって計数され、所定数に達すると@4図
(へ)に示される如きパルス(カウントUP出力)を発
してタイマー5による計数を停止させる(嬉4図(ト)
参照)。
Note that the analog switch SW1 is also turned off by resetting the flip-flop Ql, so the switch 8W12
returns to the position shown in FIG. 2, forming a discharge circuit for the capacitor Ct. Since the above-mentioned time t1 is proportional to the size of the capacitor C1 and the resistor, the flip-flop Ql
A pulse signal with a frequency proportional to the capacitance value of the capacitor C1 is obtained from the output of the capacitor C1. This pulse signal is counted by the counter 4, and when it reaches a predetermined number, it emits a pulse (count UP output) as shown in Figure 4 (G) and stops counting by the timer 5 (Figure 4 (G)).
reference).

タイマー5は先のリセット信号PO3の解除とともにパ
ルス発生回路6からのクロックパルスを計数しており、
該計数結果がカウンタ4からのカラン)UP信号な受け
たμ−〇〇M演算回路iにより端子PIQ〜PI15を
介して読取られる。
The timer 5 counts the clock pulses from the pulse generation circuit 6 when the reset signal PO3 is released.
The counting result is read by the μ-〇〇M arithmetic circuit i which receives the UP signal from the counter 4 via terminals PIQ to PI15.

こ〜で、上記フリップフロップQlのスレッシュホール
ド電圧なVTgとすれば、 として表わされ、したがってコンデンサC1の充電時間
11(第4図に)参照)は、 TR h = −RCt log6 (1−■)の如く表わさ
れる。なお、VDDは電源電圧である。
Here, if the threshold voltage VTg of the flip-flop Ql is expressed as follows, the charging time 11 of the capacitor C1 (see Fig. 4) is TR h = -RCt log6 (1 - ■ ). Note that VDD is a power supply voltage.

また、上記の時間1oも同様にして TII to =Rf Cf log@ (1−■i)として表
わされる。なお、1;に、Cfの値は既知であしたがっ
て、コンデンサC1の充、放電動作を5回カウントする
迄の基準クロック発生回路6からのクロックパルスを数
えることにより、すなわちタイv −5i−らの計数出
力によってコンデンサC1による充放電時間Tlを求め
ることができる。
Further, the above-mentioned time 1o is similarly expressed as TII to =Rf Cf log@(1-■i). Note that in step 1, the value of Cf is already known, so by counting the clock pulses from the reference clock generation circuit 6 until the charging and discharging operations of the capacitor C1 are counted five times, that is, the value of Cf is determined by The charging/discharging time Tl of the capacitor C1 can be determined by the count output.

この充放電時間T1は!I4図に)からも明らかなよう
に、充電(tl)は1回であ木のに対して放電(to)
はn −1回であるから T1=ntl + (n−1) to    ・・・・
・・・・・・・・・・・・・・(I)として求めること
ができる。なお、このように5回カウントするのは、時
間測定カウンタ(CT2゜CTa)の分解能を上げるた
めであり、その数nは基準クロック発生回路6の出力周
波数、抵抗Bの抵抗値またはコンデンサC1の容量値等
に応じて適宜選択される。
This charging/discharging time T1 is! As is clear from Figure I4), charging (tl) is done once and discharging (to)
is n -1 times, so T1=ntl + (n-1) to...
・・・・・・・・・・・・・・・It can be obtained as (I). The purpose of counting five times in this way is to increase the resolution of the time measurement counter (CT2°CTa), and the number n is determined by the output frequency of the reference clock generation circuit 6, the resistance value of the resistor B, or the resistance value of the capacitor C1. It is selected appropriately depending on the capacitance value and the like.

このようにして、コンダンfcxの充放電時間T1を測
定した後(なお、測定されるのは厳密には充電時間tl
だけである。)、μm00M演算回路7からの指令信号
POIまたはPO2によりスイッチ8W21を切換えて
;ンデンサC8の測定モードとし、コンデンサC!の充
放電時間を測定する。この場の動作の態様は全く同様で
あるから説明は省略するが、そのタイムチャートは第4
図の右側半分K(Jモードとして示されている。なお、
この場合の充放電時間Tzは(I)式と同様にしてTR
= * tl + (n−1) t)   ”””””
■となる。
In this way, after measuring the charging/discharging time T1 of the capacitor fcx (note, strictly speaking, the charging time tl
Only. ), the switch 8W21 is switched by the command signal POI or PO2 from the μm00M calculation circuit 7; the capacitor C8 is set to measurement mode, and the capacitor C! Measure the charging and discharging time. The mode of operation here is exactly the same, so the explanation will be omitted, but the time chart is the 4th one.
The right half of the figure K (shown as J mode.
In this case, the charging/discharging time Tz is determined by TR as in equation (I).
= * tl + (n-1) t) ”””””
■It becomes.

μmC0M演算回路γでは上記(■)、0式より次の如
き演算を行なう。
The μmC0M arithmetic circuit γ performs the following calculation based on the equation (■) and 0 above.

T1+T!−2(n−1) t。T1+T! -2(n-1)t.

TII = −R(CI 十〇! ) log@ (1−■1)
T1−T2=−R(CI−Cz ) log@ (1−
”’ )Vl)]) この(至)式は先の原珊図における説−からも明らかな
よ5に変位に比例するから、声−COM演算回路7では
上記の如き演算を行なうととによってその変位を測定で
幹ることかわかる。
TII = -R (CI 10!) log@ (1-■1)
T1-T2=-R(CI-Cz) log@(1-
``' )Vl)]) This (to) formula is proportional to the displacement by 5 as is clear from the theory in the original original diagram, so by performing the above calculation in the voice-COM calculation circuit 7, You can tell by measuring the displacement.

なお、上記ではコンダンtex、Cxの容量を差動的に
変化させることにより機械的な変位量、例えば差圧ΔP
を測定するよ5Kしたが、第5図に示奄れるように、;
ンデンサの一方(C2)を同定とし、他方(C1)を可
変とするものについても同様K11l定しうることは、
先のK3I図の説明からも明らかである。ただし、この
場合は上記の差圧7Pのかわりに圧力Pを求めることと
なるが、その演算式は上記i同様にして次のように表わ
される。
In addition, in the above, by differentially changing the capacitance of the conductors tex and Cx, the amount of mechanical displacement, for example, the differential pressure ΔP
I took a 5K trip to measure the following, and as shown in Figure 5:
K11l can be similarly determined for a capacitor in which one side (C2) is identified and the other (C1) is variable.
This is clear from the explanation of the K3I diagram above. However, in this case, the pressure P is determined instead of the above-mentioned differential pressure 7P, and the calculation formula thereof is expressed as follows in the same way as in the above i.

上記の実施例においては、機械的な変位量を静電容量値
に変換して検出するよ5Kしたが、これを抵抗、周波数
または電圧に変換して検出することも可能である。
In the above embodiment, the amount of mechanical displacement is converted into a capacitance value and detected at 5K, but it is also possible to convert this into resistance, frequency, or voltage for detection.

第6〜8図は検出部の他の実施例を示すa略図で、第6
図は抵抗値に変換する場合、菖7図は周波数に変換する
場合、そして菖S@は電圧値に変換して検出する場合を
それぞれ示すものである。
Figures 6 to 8 are schematic diagrams showing other embodiments of the detection unit;
The figure shows the case of converting to a resistance value, the iris 7 shows the case of converting to a frequency, and the iris S@ shows the case of converting to a voltage value and detecting it.

これらの図において、コンデンサCの容量値および抵抗
&の抵抗値はともに一定であり、またスイッチ5W11
.8W21およびツリツブフロップQlは第2図実施例
に示されるものと同様のものである。
In these figures, the capacitance value of capacitor C and the resistance value of resistor & are both constant, and switch 5W11
.. 8W21 and the tree flop Ql are similar to those shown in the embodiment of FIG.

jI6図(a)〜(C)における検出原理はいずれも容
量による検出原理と全く同様であって、充放電時間と が抵抗2ンデンサとの積に比例することを利用して、こ
こでは抵抗値を検出するようにしたものである。すなわ
ち、同図(a)に”示されるものはスイッチ8W、21
を一側に倒してその充放電時間T1を測定(なお、測定
されるのは厳密には充電時間だけである。)し、次KB
Io側に倒して同様に充放電時間T2を求め、 なる演算によって&の抵抗値を求める。
The detection principle in Figures (a) to (C) of I6 is exactly the same as the detection principle using capacitance, and here the resistance value is It is designed to detect. That is, the switches 8W and 21 shown in FIG.
Tilt it to one side and measure its charging/discharging time T1 (note that strictly speaking, only the charging time is measured), then press the next KB.
Turn it to the Io side and find the charging/discharging time T2 in the same way, and find the resistance value of & by the calculation.

同じく同図(C)K示されるものは、先の実施例にオケ
る=ンデンサCs、Cmを抵抗Rt、RzKおキカえた
ものに相轟するから、その演算式もの如く全く同様に表
わされるととくなる。
Similarly, what is shown in (C)K in the same figure is similar to the previous example, in which the resistors Cs and Cm are replaced by the resistors Rt and RzK, so the calculation formula can be expressed in exactly the same way. It becomes.

また、同図(b)K示されるものはライン抵抗R,tが
変動する場合である。したがって、スイッチ5W21を
類火切替えることによって&+2紅、2RjおよびRo
Kよるそれぞれの充放電時間Tt、TzおよびT3を求
め、 なる演算式より抵抗値&を測定する。
Moreover, what is shown in FIG. 2(b)K is the case where the line resistances R and t vary. Therefore, by switching the switch 5W21, &+2 Kureni, 2Rj and Ro
The respective charging/discharging times Tt, Tz, and T3 are determined by K, and the resistance value & is measured using the following calculation formula.

第7図においては、検出部にてすでに周波数に変換され
ているから、第2WA実施例の如き周波数変換回路は不
要となり、検出部からの出力は適宜層中されて直接カウ
ンタへ導入される。この場合、カウンタが所定数Nを計
数する迄にどれだけの時間Tがか入るかを演算するとと
によってその周波数(N/T )を求めることができる
In FIG. 7, since the frequency has already been converted in the detection section, a frequency conversion circuit like that in the second WA embodiment is not necessary, and the output from the detection section is appropriately routed and introduced directly into the counter. In this case, the frequency (N/T) can be determined by calculating how much time T takes until the counter counts the predetermined number N.

第8図は電圧E1に変換して検出する場合であって、コ
ンデンサCK一定の電流(I)を流して充電を行ない、
諌充電による電圧を演算増巾器OP2の一方に与え、も
5一方には演算増巾器0PIKよって増巾された入力電
圧E1を導入し、充電電圧が入力端子Erを超えたとき
7リツプフロツプQtをセットするようにしたものであ
る・コンデンサCによる充電は一定の態様で行なわれる
のに対し入力電圧レベルElが変動するので、電圧値に
応じた時間信号を得ることができる。ここで、スイッチ
8W21が図示の状態にあるときの時間測定出力上T2
、図示とは反対側の状111に切替えたときのそれをT
1とすると、 ’1’2− Tt =Cx/I −B1なる演算によっ
て電圧値Elを求めることがで幹る。
FIG. 8 shows a case where the voltage is converted to E1 and detected, and a constant current (I) is passed through the capacitor CK to charge it.
The voltage generated by the continuous charging is applied to one side of the operational amplifier OP2, and the input voltage E1 amplified by the operational amplifier 0PIK is introduced into the other side of the operational amplifier OP2.・Charging by capacitor C is performed in a constant manner, but since input voltage level El varies, it is possible to obtain a time signal according to the voltage value. Here, the time measurement output T2 when the switch 8W21 is in the state shown in the figure.
, T when switching to the state 111 opposite to that shown in the figure.
1, it is possible to find the voltage value El by the calculation '1'2-Tt=Cx/I-B1.

こ〜に、Esは一定電圧、■はコンデンサCK与えられ
る電流、CxはコンデンサCの容量値である。
Here, Es is a constant voltage, ■ is the current applied to the capacitor CK, and Cx is the capacitance value of the capacitor C.

このようにして一定された測定データは、第1図または
第2図に示される周波数−電圧(F/V )変換回路8
を介して4−4−2Oの電流を出力する電圧−電流(V
/I)変換伝送回路9へ与えられ、遠隔のパネル側装置
(負荷抵抗側)へ伝送される。
The measurement data stabilized in this way is converted into a frequency-voltage (F/V) conversion circuit 8 shown in FIG. 1 or 2.
Voltage-current (V
/I) It is given to the conversion transmission circuit 9 and transmitted to the remote panel side device (load resistance side).

すなわち、測定部Ml(第1図参II)自体には電源を
有しておらず、V/I変換伝送回路9から電源お供給を
受けてアナログ・ディジタル変換して一定した物理量を
再びアナログ量に変換するとともK、V/I変換回路9
にて4−2O−rp^の電流に変換して送出する。つま
り、計測分野等においては、一般に4−4−2Oの統一
信号で扱われることが多く、したがってF/V変換回路
8およびV/I変換伝送回路9を設けて、他の一定機器
またはパネル側装置との調整を図ろうとするものである
。アナログ量をディジタル変換して再びアナログ量に変
換するという、−見無駄な努力をしているようであるが
、物理量を測定する測定部をディジタル化することによ
って従来のアナログ■路が有していた測定精度の限界を
向上させるとともに、各種補正演算を容易にし、かつ電
圧−電流変換回路との間の絶縁を容易にしてノイズやサ
ージ等の影響を少なくするという効果を期待するもので
ある。
In other words, the measurement unit Ml (see II in Figure 1) itself does not have a power source, but receives power from the V/I conversion transmission circuit 9 and converts it from analog to digital, converting a constant physical quantity into an analog quantity again. Converting to K, V/I conversion circuit 9
It is converted into a current of 4-2O-rp^ and sent out. In other words, in the field of measurement, etc., a unified signal of 4-4-2O is often used. This is an attempt to coordinate with the equipment. It may seem like a wasteful effort to convert an analog quantity into a digital value and then convert it back into an analog quantity, but by digitizing the measuring section that measures the physical quantity, it is possible to improve the capabilities of the conventional analog path. The present invention is expected to have the effect of improving the limits of measurement accuracy, facilitating various correction calculations, and facilitating insulation from the voltage-current conversion circuit, thereby reducing the effects of noise, surges, etc.

なお、測定部から周波数信号を出力するようにしたが、
これをパルス巾変調(PWM)して出力す・るようにし
てもよく、その他のディジタル信号によって出力するよ
うにしてもよいものである。また、電圧−電流(V/I
)変換回路との間の絶縁も電gl囲路を含めて行なうよ
うにすれば、より一層の9jJ果を期待することができ
る。
Note that although the measurement unit outputs a frequency signal,
This may be output after pulse width modulation (PWM), or may be output using other digital signals. Also, voltage-current (V/I
) Even better 9jJ results can be expected if insulation from the conversion circuit is also provided including the electrical circuit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例の概要を示すプロッタ図、第
2図はこの発明の実施例を詳細に示す回路図、第3図は
物理的な変位量を容量変化に変換して検出する方法を説
明するための原理図、第4図は第2図の動作を説明する
ためのタイムチャート、第5図は容量検出部の他の実施
例を示す回路図、第6図は抵抗検出部の実施例を示す回
路図、第7図は周波数検出部の実施例を示す回路図、第
8図は電圧検出部の実施例を示す回路図である。 符号説明 l・・・検出部、2・・・検出部選択回路、3・・・周
波数変換回路、4・・・カウンタ、5・・・タイマー、
6・・・基準クロック発生回路、7・・・μmC0M演
算囲路、8・・・周波数−電圧変換副路、9・・・電圧
−電流変換伝送回路、10・・・キーボード、C,Ct
、Cz、Ca・・・コンデンサ、R、Re 、 Rx 
、 ’fu 、 Re 、 R1、R2・・・抵抗、Q
l・・・フリップ70ツブ、swt、sw2・・・アナ
ログスイッチ、CTI〜CT3−・・カウンタ、OPI
 、OF2・・・演算増巾器、M′B・・・測定部、C
O・・・変換部、91・・・定電流源、92・・・出力
トランジスタ、93・・・差動層中器、94・・・フィ
ードバック抵抗、95・・・ツェナーダイオード、9・
・・・抵抗回路網、1!S・・・直流電源 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎   清 第3図 (A>          +81 第5図        鯨
Fig. 1 is a plotter diagram showing an overview of an embodiment of this invention, Fig. 2 is a circuit diagram showing details of an embodiment of this invention, and Fig. 3 is a method for detecting a physical displacement amount by converting it into a capacitance change. A principle diagram for explaining the method, FIG. 4 is a time chart for explaining the operation of FIG. 2, FIG. 5 is a circuit diagram showing another embodiment of the capacitance detection section, and FIG. 6 is a resistance detection section. FIG. 7 is a circuit diagram showing an embodiment of the frequency detection section, and FIG. 8 is a circuit diagram showing an embodiment of the voltage detection section. Description of symbols 1...detection section, 2...detection section selection circuit, 3...frequency conversion circuit, 4...counter, 5...timer,
6... Reference clock generation circuit, 7... μm C0M calculation circuit, 8... Frequency-voltage conversion sub-path, 9... Voltage-current conversion transmission circuit, 10... Keyboard, C, Ct
, Cz, Ca... Capacitor, R, Re, Rx
, 'fu, Re, R1, R2...resistance, Q
l...Flip 70 knob, swt, sw2...analog switch, CTI~CT3-...counter, OPI
, OF2... operational amplifier, M'B... measuring section, C
O... Conversion unit, 91... Constant current source, 92... Output transistor, 93... Differential layer intermediate, 94... Feedback resistor, 95... Zener diode, 9...
...Resistance network, 1! S...DC power supply agent Patent attorney Akio Namiki Attorney Patent attorney Kiyoshi Matsuzaki Figure 3 (A> +81 Figure 5 Whale)

Claims (1)

【特許請求の範囲】[Claims] 物理量の変化を容量、抵抗9周波数または電圧の変化と
して検出する検出回路と、諌検出々力をその量に応じた
所定のディジタル量に変換する変換回路と、該変換出力
にもとづいて所定の演算を行なうことにより物理量を測
定するディジタル演算回路とからなる測定部と、直流電
源を備え該電源に接続された二線式の伝送ラインを介し
て前記測定部からの測定出力を所定レベル範■の電流信
号に変換して送出する変換部とを有し、曽記渕定部の電
源な皺襞換部から供給するよ5KL、てなることを特徴
とするニ一式測定装置。
A detection circuit that detects changes in physical quantities as changes in capacitance, resistance, frequency, or voltage, a conversion circuit that converts the detected physical force into a predetermined digital amount according to the amount, and a predetermined calculation based on the conversion output. A measurement unit consisting of a digital arithmetic circuit that measures physical quantities by performing the above steps, and a two-wire transmission line that is equipped with a DC power supply and connected to the power supply, outputs the measurement output from the measurement unit within a predetermined level range. 2. A measuring device comprising: a converting section for converting into a current signal and sending it out; and a 5KL measuring device, which is supplied from a power supply section of the Zengkibuchi measuring section.
JP12733681A 1981-07-30 1981-08-15 2-wire type measuring apparatus Granted JPS5829097A (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP12733681A JPS5829097A (en) 1981-08-15 1981-08-15 2-wire type measuring apparatus
US06/402,377 US4531193A (en) 1981-07-30 1982-07-27 Measurement apparatus
CA000408285A CA1220835A (en) 1981-07-30 1982-07-28 Measurement apparatus
AU86518/82A AU549860B2 (en) 1981-07-30 1982-07-28 Measurement apparatus
BR8204472A BR8204472A (en) 1981-07-30 1982-07-29 APPLIANCE FOR MEASURING A PHYSICAL QUANTITY AND PROVIDING CORRESPONDING MEDICATION DATA
EP84114777A EP0159401B1 (en) 1981-07-30 1982-07-30 Measurement apparatus
DE8282106917T DE3274495D1 (en) 1981-07-30 1982-07-30 Measurement apparatus
DE8484114777T DE3279510D1 (en) 1981-07-30 1982-07-30 Measurement apparatus
EP82106917A EP0071912B1 (en) 1981-07-30 1982-07-30 Measurement apparatus
DE19823229010 DE3229010A1 (en) 1981-07-30 1982-07-30 DIGITAL MEASURING DEVICE FOR A PHYSICAL SIZE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12733681A JPS5829097A (en) 1981-08-15 1981-08-15 2-wire type measuring apparatus

Publications (2)

Publication Number Publication Date
JPS5829097A true JPS5829097A (en) 1983-02-21
JPH0243235B2 JPH0243235B2 (en) 1990-09-27

Family

ID=14957395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12733681A Granted JPS5829097A (en) 1981-07-30 1981-08-15 2-wire type measuring apparatus

Country Status (1)

Country Link
JP (1) JPS5829097A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201538A (en) * 1983-04-30 1984-11-15 Yamatake Honeywell Co Ltd Analog-digital communication method
JPS59201535A (en) * 1983-04-30 1984-11-15 Yamatake Honeywell Co Ltd Method and apparatus of analog-digital communication
JPS62218273A (en) * 1986-03-19 1987-09-25 Mitsubishi Electric Corp Control device for motor driven power steering

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507934A (en) * 1973-05-30 1975-01-27

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507934A (en) * 1973-05-30 1975-01-27

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201538A (en) * 1983-04-30 1984-11-15 Yamatake Honeywell Co Ltd Analog-digital communication method
JPS59201535A (en) * 1983-04-30 1984-11-15 Yamatake Honeywell Co Ltd Method and apparatus of analog-digital communication
JPS6323692B2 (en) * 1983-04-30 1988-05-17 Yamatake Honeywell Co Ltd
JPS6323695B2 (en) * 1983-04-30 1988-05-17 Yamatake Honeywell Co Ltd
JPS62218273A (en) * 1986-03-19 1987-09-25 Mitsubishi Electric Corp Control device for motor driven power steering

Also Published As

Publication number Publication date
JPH0243235B2 (en) 1990-09-27

Similar Documents

Publication Publication Date Title
US4020487A (en) Analog-to-digital converter employing common mode rejection circuit
US4091683A (en) Single channel electrical comparative measuring system
JPS60207008A (en) Electric heating type filling-state measuring circuit device
JPS5829097A (en) 2-wire type measuring apparatus
JP2998989B2 (en) Voltage-to-digital converter
GB1255631A (en) Improvements in or relating to mechano-electrical transduction systems
US3818761A (en) System for measuring temperatures
JPS5833490B2 (en) temperature measuring device
JPS56164949A (en) Multifunction detector
JPH0216448B2 (en)
JPH0522163B2 (en)
JPS6248280B2 (en)
JPS60203864A (en) Detector
SU752189A1 (en) Resistance measuring device
JPS5939653Y2 (en) capacitance measuring device
SU1198546A1 (en) Integrator
JPS5828176Y2 (en) signal conversion circuit
JPH0215116B2 (en)
JPS6252249B2 (en)
SU758177A1 (en) Device for computing relative difference of two dc voltages
SU737871A1 (en) Meter of passive parameters of electric circuits
JPS6117300B2 (en)
SU369516A1 (en) ANALOG-FREQUENCY CONVERTER
SU1675795A1 (en) Device for measuring resistance increment
SU1484163A1 (en) Analog storage