JPS58219653A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS58219653A JPS58219653A JP57102374A JP10237482A JPS58219653A JP S58219653 A JPS58219653 A JP S58219653A JP 57102374 A JP57102374 A JP 57102374A JP 10237482 A JP10237482 A JP 10237482A JP S58219653 A JPS58219653 A JP S58219653A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- circuit
- information
- failure
- valid flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置における障害検出に関し、特に検
出された障害情報のうち任意の組の情報を障害原因探索
に利用し、他の情報を履歴のみを保持するように構成し
た情報処理装置に関する。
出された障害情報のうち任意の組の情報を障害原因探索
に利用し、他の情報を履歴のみを保持するように構成し
た情報処理装置に関する。
従来から情報処理装置における障害の検出には、制御回
路と演算処理回路との全体を各種の検査方法で常時検証
する常時チェック法、回路の動作中に特別なタイ建ング
信号を発生して装置全体を検証する特定タイミング検証
法、またはこれらの方法を併用した検証法が採用されて
いる。しかし、情報処理装置の内部における運用状況に
着目してみると、情報処理装置全体の各部分が同時に動
作していることはまれである。しかも、処理すべき命令
や指令によって動作する部分は限定され、時系列的にみ
ても同時に動作するのはある一部分に限定されている。
路と演算処理回路との全体を各種の検査方法で常時検証
する常時チェック法、回路の動作中に特別なタイ建ング
信号を発生して装置全体を検証する特定タイミング検証
法、またはこれらの方法を併用した検証法が採用されて
いる。しかし、情報処理装置の内部における運用状況に
着目してみると、情報処理装置全体の各部分が同時に動
作していることはまれである。しかも、処理すべき命令
や指令によって動作する部分は限定され、時系列的にみ
ても同時に動作するのはある一部分に限定されている。
常時チェック法では未使用の回路から検出された障害で
にあっても使用中の回路と同等に取扱われるため、本来
、不要な障害の検出によっても情報処理装置全体が障害
状態となってしまう。このため、上に説明したような動
作は情報処理装置の信頼性を低下させる要因にもなって
いる。しかし、タイオング検証法によれば上に説明した
ような事象は発生しないが、逆に未使用時の誤動作は一
切履歴情報として残らないため、回路に誤動作の前兆が
あっても無視されてしまう。
にあっても使用中の回路と同等に取扱われるため、本来
、不要な障害の検出によっても情報処理装置全体が障害
状態となってしまう。このため、上に説明したような動
作は情報処理装置の信頼性を低下させる要因にもなって
いる。しかし、タイオング検証法によれば上に説明した
ような事象は発生しないが、逆に未使用時の誤動作は一
切履歴情報として残らないため、回路に誤動作の前兆が
あっても無視されてしまう。
１１
よって、本来は予防保全によって救済できる障害が使用
時に発生しやすく、情報処理装置の信頼性を低下させる
という欠点があった。
時に発生しやすく、情報処理装置の信頼性を低下させる
という欠点があった。
本発明の目的は、情報処理装置の内部に具備されている
障害検出回路を任意の時点で任意に選択して有効に動作
させることにより不要な障害検出による情報処理装置の
障害発生を減少させると共に１無効とされている障害検
出回路からの障害情報を履歴情報として保持することに
よシ予防保全の効果を向上させて上記欠点を解決し、保
全性と信頼性とを向上させた情報処理装置を提供するこ
とにある。
障害検出回路を任意の時点で任意に選択して有効に動作
させることにより不要な障害検出による情報処理装置の
障害発生を減少させると共に１無効とされている障害検
出回路からの障害情報を履歴情報として保持することに
よシ予防保全の効果を向上させて上記欠点を解決し、保
全性と信頼性とを向上させた情報処理装置を提供するこ
とにある。
本発明による情報処理装置はそれぞれ一つ以上の障害検
出回路を含む制御部と演算部と、有効フラグレジスタと
、制御記憶部と、障害登録部と。
出回路を含む制御部と演算部と、有効フラグレジスタと
、制御記憶部と、障害登録部と。
履歴保持部と、複数箇のゲートから成立つ。一つ以上の
障害検出回路を含む制御部と、演算部とは障害を検出す
るためのものである。障害検出回路を含む制御部と、演
算部とによって障害が検出されるが、検出された障害を
表わす一つ以上の障害情報について、有効フラグレジス
タはそれぞれを直ちに障害として扱うか否かを判定する
ための基準を記憶するもので、一つ以上の要素を具備し
ている。制御記憶部は有効フラグレジスタに任意の値を
設定するためのものである。障害検出回路を含む演算部
によって検出された障害のうち、障害登録部は直ちに報
告すべき障害情報を登録するためのもので、一つ以上の
要素から成立つ。履歴保持部は障害検出回路のそれぞれ
に対応し、障害情報のうちの障害登録部に登録されず、
直ちに報告しない障害情報を保持するためのものである
。複数箇のゲートは有効フラグレジスタに設定した任意
の値によって障害検出回路を含む演算部からの判定結果
を障害登録部、または履歴保持部に切替えて送出するも
のである。情報処理装置においては、制御記憶部によシ
有効フラグレジスタの値を設定することによって任意の
時点で任意の障害情報の組合わせについて判定結果に応
じて直ちに障害状態にセットするか、履歴情報のみを保
持するにとどめるかを選択できるように構成しである。
障害検出回路を含む制御部と、演算部とは障害を検出す
るためのものである。障害検出回路を含む制御部と、演
算部とによって障害が検出されるが、検出された障害を
表わす一つ以上の障害情報について、有効フラグレジス
タはそれぞれを直ちに障害として扱うか否かを判定する
ための基準を記憶するもので、一つ以上の要素を具備し
ている。制御記憶部は有効フラグレジスタに任意の値を
設定するためのものである。障害検出回路を含む演算部
によって検出された障害のうち、障害登録部は直ちに報
告すべき障害情報を登録するためのもので、一つ以上の
要素から成立つ。履歴保持部は障害検出回路のそれぞれ
に対応し、障害情報のうちの障害登録部に登録されず、
直ちに報告しない障害情報を保持するためのものである
。複数箇のゲートは有効フラグレジスタに設定した任意
の値によって障害検出回路を含む演算部からの判定結果
を障害登録部、または履歴保持部に切替えて送出するも
のである。情報処理装置においては、制御記憶部によシ
有効フラグレジスタの値を設定することによって任意の
時点で任意の障害情報の組合わせについて判定結果に応
じて直ちに障害状態にセットするか、履歴情報のみを保
持するにとどめるかを選択できるように構成しである。
次に本発明について図面を参照して詳細に説明する。第
１図は本発明の一実施例を示すブロック図である。第１
図において、本発明による情報処理装置は制御部１と、
演算部２と、制御記憶部３と、有効フラグレジスタ４と
、障害登録部５と。
１図は本発明の一実施例を示すブロック図である。第１
図において、本発明による情報処理装置は制御部１と、
演算部２と、制御記憶部３と、有効フラグレジスタ４と
、障害登録部５と。
履歴保持部６と、第１〜第４のＡＮＤ／ＮＡＮＤゲート
１０〜１３と、第１〜第８のＡＮＤゲート２０〜２３．
３０〜３３と、ＯＲゲート１とから成立つ。
１０〜１３と、第１〜第８のＡＮＤゲート２０〜２３．
３０〜３３と、ＯＲゲート１とから成立つ。
制御部１け命令の読み出し、命令の解読、オペランドの
準備、命令の実行などの制御を行う。演算部２は制御記
憶部３に格納されているマイクロプログラムによって命
令を実行する。演算部２Ｆｉレジスタ回路２−Ｂ、基本
演算回路２−ＣＩ、補助演算回路２−Ｃ２，乗除算回路
２−Ｄ２編集回路２−Ｅの５ブロツクに分かれる。レジ
スタ回路２−１１ｊソフトウエアで使用されるレジスタ
類とその周辺回路とから構成され、演算に必要なオペラ
ンドの供給、ならびに演算結果の格納を行う。
準備、命令の実行などの制御を行う。演算部２は制御記
憶部３に格納されているマイクロプログラムによって命
令を実行する。演算部２Ｆｉレジスタ回路２−Ｂ、基本
演算回路２−ＣＩ、補助演算回路２−Ｃ２，乗除算回路
２−Ｄ２編集回路２−Ｅの５ブロツクに分かれる。レジ
スタ回路２−１１ｊソフトウエアで使用されるレジスタ
類とその周辺回路とから構成され、演算に必要なオペラ
ンドの供給、ならびに演算結果の格納を行う。
基本演算回路２−Ｃ１ｔ；を基本加減算器、シフト器。
切替器１作業レジスタなどで構成され、加算、減算、比
較、転送などの基本的演算を行う。補助演算回路２−０
２は基本演算以外の演算を行う補助加減算器、々もびに
オペランドの位置や長さなどを計算するための補助作業
レジスタなどで構成されており、命令実行の開始時、あ
るいは終了時など、補助演算が必要となった時に使用さ
れる。乗除算回路２−Ｄｔ１乗算命令や除算命令などで
使用される専用の乗除算器で構成され、上記命令を実行
する時に使用される。編集回路２−Ｅｉｊ：文字データ
を取扱う場合の編集、または転送の命令において使用さ
れる。
較、転送などの基本的演算を行う。補助演算回路２−０
２は基本演算以外の演算を行う補助加減算器、々もびに
オペランドの位置や長さなどを計算するための補助作業
レジスタなどで構成されており、命令実行の開始時、あ
るいは終了時など、補助演算が必要となった時に使用さ
れる。乗除算回路２−Ｄｔ１乗算命令や除算命令などで
使用される専用の乗除算器で構成され、上記命令を実行
する時に使用される。編集回路２−Ｅｉｊ：文字データ
を取扱う場合の編集、または転送の命令において使用さ
れる。
次に第２図に示すタイミングチャートを使用し、さらに
詳細に第１図の情報処理装置の動作を説明する。第２図
のタイミングチャートにおいては、命令Ｘ、命令Ｙ、な
らびに命令２が順次実行された場合の情報処理装置の内
部の各部の動作状態を示している。記−９Ａ、Ｂ、Ｃｓ
、Ｃｔ＋Ｄ＋ Ｅけ第１図に示したプ１０ツク図の各部
Ａ＋ ＢＨＣＩ ＨＣＩ ＨＤ、Ｅにそれぞれ対応し
ている。命令Ｘは基本的々加算命令である。制御部１の
内部Ａでｔ′ｉＴ１とＴ２の期間に命令の実行準備をす
る。次にＴ３の期間に基本演算回路２−Ｃ１では加算を
行い、Ｔ４の期間に演算結果をレジスタ回路２−Ｂに格
納する。このとき、補助演算回路２−Ｃ２が使用されて
いる。命令Ｙ＃′ｉ乗算命令である。制御部１の内部Ａ
でけＴ５とＴ６との期間に命令の実行準備をする。その
後、Ｔ７〜Ｔ９の期間に乗除算回路２−りによって乗算
を実行する。Ｔ９の期間には乗算結果をレジスタ回路２
−Ｂに格納するが、この期間には基本演算回路２−ＣＩ
と補助演算回路２−Ｃ２とが使用される。命令２＃ｉデ
一タ編集命令である。制御部１の内部Ａでｉｊ：Ｔ９〜
Ｔｌｌの期間に命令の実行準備をした後、オペランドの
読出しと演算結果の格納とを行う。一方、基本演算回路
２−Ｃ１ではオペランドを整列させ、補助演算回路２−
Ｃ２では処理中の文字の位置や処理されるべき文字数の
計算などを行う。与えられたオペランドによって編集回
路２−Ｂは文字の編集動作を行う。以上説明したように
して情報処理装置は各命令に対応し、制御記憶部３の処
理手順にしたがってデータを処理する。第２図のタイミ
ングチャートにおける空白の表示から明らかなように、
制御部１と演算部２とには部分的に動作してはいない時
刻が存在する。例えば、乗除算回路２−Ｄは乗除算命令
による処理以外では動作せず、編集回路２−ＥＦｉ編集
や転送の命令による処理以外では動作しない。さらに、
基本演算回路２−ｃｌや補助演算回路２−Ｃ２などにお
いては、命令実行中ではあっても動作してはいない時刻
が数多く存在する。
詳細に第１図の情報処理装置の動作を説明する。第２図
のタイミングチャートにおいては、命令Ｘ、命令Ｙ、な
らびに命令２が順次実行された場合の情報処理装置の内
部の各部の動作状態を示している。記−９Ａ、Ｂ、Ｃｓ
、Ｃｔ＋Ｄ＋ Ｅけ第１図に示したプ１０ツク図の各部
Ａ＋ ＢＨＣＩ ＨＣＩ ＨＤ、Ｅにそれぞれ対応し
ている。命令Ｘは基本的々加算命令である。制御部１の
内部Ａでｔ′ｉＴ１とＴ２の期間に命令の実行準備をす
る。次にＴ３の期間に基本演算回路２−Ｃ１では加算を
行い、Ｔ４の期間に演算結果をレジスタ回路２−Ｂに格
納する。このとき、補助演算回路２−Ｃ２が使用されて
いる。命令Ｙ＃′ｉ乗算命令である。制御部１の内部Ａ
でけＴ５とＴ６との期間に命令の実行準備をする。その
後、Ｔ７〜Ｔ９の期間に乗除算回路２−りによって乗算
を実行する。Ｔ９の期間には乗算結果をレジスタ回路２
−Ｂに格納するが、この期間には基本演算回路２−ＣＩ
と補助演算回路２−Ｃ２とが使用される。命令２＃ｉデ
一タ編集命令である。制御部１の内部Ａでｉｊ：Ｔ９〜
Ｔｌｌの期間に命令の実行準備をした後、オペランドの
読出しと演算結果の格納とを行う。一方、基本演算回路
２−Ｃ１ではオペランドを整列させ、補助演算回路２−
Ｃ２では処理中の文字の位置や処理されるべき文字数の
計算などを行う。与えられたオペランドによって編集回
路２−Ｂは文字の編集動作を行う。以上説明したように
して情報処理装置は各命令に対応し、制御記憶部３の処
理手順にしたがってデータを処理する。第２図のタイミ
ングチャートにおける空白の表示から明らかなように、
制御部１と演算部２とには部分的に動作してはいない時
刻が存在する。例えば、乗除算回路２−Ｄは乗除算命令
による処理以外では動作せず、編集回路２−ＥＦｉ編集
や転送の命令による処理以外では動作しない。さらに、
基本演算回路２−ｃｌや補助演算回路２−Ｃ２などにお
いては、命令実行中ではあっても動作してはいない時刻
が数多く存在する。
次に本発明の特徴である情報処理装置の障害登録部５と
履歴保持部６とについて第１図および第２図を参照して
詳細に説明する。制御部１にはデータバスに関するパリ
ティチェック、応答信号の時間監視、制御信号の正当性
チェックなどＫよって障害を検出するために使用される
障害検出回路が含まれている。よって、検出された障害
情報は報告信号＃１０１を介して障害登録回路５ａに登
録される。障害登録回路５ａに障害が登録されると、障
害登録回路５ａの出力信号ａ１７１上の信号がＯＲゲー
）７に入力され、ＯＲゲートＴの出力信号線２０（ｌ介
して情報処理装置に障害情報が通知され、情報処理装置
が障害状態にセットされる。レジスタ回路２−Ｂも第２
図から明らかなように常に使用状態であるため、レジス
タ回路２−Ｂの内部で発生した障害は報告信号線１０２
によって障害登録回路５ｂに送出され、その出力信号線
１７２上の信号がＯＲゲート７を介して出力信号線２０
０に現われ、これによって情報処理装置が障害状態にセ
ットされる。編集回路２−Ｅは第２図に示すタイミング
チャートからも明らかなように、編集と転送との命令を
実行するＴ１２〜’Ｉ’１９の期間にのみ使用され、そ
れ以外の期間には空きの状態となっている。したがって
、命令を実行するＴ１２〜’Ｊ’１９の期間に編集回路
２−Ｅで発生した障害のみが本来報告すべき障害である
。
履歴保持部６とについて第１図および第２図を参照して
詳細に説明する。制御部１にはデータバスに関するパリ
ティチェック、応答信号の時間監視、制御信号の正当性
チェックなどＫよって障害を検出するために使用される
障害検出回路が含まれている。よって、検出された障害
情報は報告信号＃１０１を介して障害登録回路５ａに登
録される。障害登録回路５ａに障害が登録されると、障
害登録回路５ａの出力信号ａ１７１上の信号がＯＲゲー
）７に入力され、ＯＲゲートＴの出力信号線２０（ｌ介
して情報処理装置に障害情報が通知され、情報処理装置
が障害状態にセットされる。レジスタ回路２−Ｂも第２
図から明らかなように常に使用状態であるため、レジス
タ回路２−Ｂの内部で発生した障害は報告信号線１０２
によって障害登録回路５ｂに送出され、その出力信号線
１７２上の信号がＯＲゲート７を介して出力信号線２０
０に現われ、これによって情報処理装置が障害状態にセ
ットされる。編集回路２−Ｅは第２図に示すタイミング
チャートからも明らかなように、編集と転送との命令を
実行するＴ１２〜’Ｉ’１９の期間にのみ使用され、そ
れ以外の期間には空きの状態となっている。したがって
、命令を実行するＴ１２〜’Ｊ’１９の期間に編集回路
２−Ｅで発生した障害のみが本来報告すべき障害である
。
他の時刻、例えば時刻Ｔ１〜Ｔｌ’ｌの期間に編集回路
２−Ｅで発生した障害の報告を抑止すれば情報処理装置
の信頼性は向上する。しかし、単に抑止したのでは障害
の発生の事実が消滅してしまうため、予防保全の参考と
はならない。したがって、抑止される障害も履歴として
保存すれば予防保全に役立ち、障害を未然に防ぐことが
できる。このため、第２図においては編集回路２−Ｅの
動作中の期間Ｔ１２〜Ｔ１９に対応して有効フラグレジ
スタ４ｅがセットされる。すなわち、Ｔ１２〜Ｔ１９の
期間にＦｉ障害検出回路からの報告を登録するか否かを
示す有効フラグレジスタ４ｅの論理値が１になるわけで
ある。この論理値には制御記憶部３からの設定信号線１
１４によってＡＮＤ条件が付けられている。上記の有効
フラグレジスタ４ｅの論理値が１である場合には、出力
信号線１２４上に送出されている信号が第４のＡＮＤ／
ＮＡＮＤゲート１３に入力され、これにより出力信号線
１３４上に送出されている信号の論理値が１となり、第
４のＡＮＤゲート２３が有効となる。
２−Ｅで発生した障害の報告を抑止すれば情報処理装置
の信頼性は向上する。しかし、単に抑止したのでは障害
の発生の事実が消滅してしまうため、予防保全の参考と
はならない。したがって、抑止される障害も履歴として
保存すれば予防保全に役立ち、障害を未然に防ぐことが
できる。このため、第２図においては編集回路２−Ｅの
動作中の期間Ｔ１２〜Ｔ１９に対応して有効フラグレジ
スタ４ｅがセットされる。すなわち、Ｔ１２〜Ｔ１９の
期間にＦｉ障害検出回路からの報告を登録するか否かを
示す有効フラグレジスタ４ｅの論理値が１になるわけで
ある。この論理値には制御記憶部３からの設定信号線１
１４によってＡＮＤ条件が付けられている。上記の有効
フラグレジスタ４ｅの論理値が１である場合には、出力
信号線１２４上に送出されている信号が第４のＡＮＤ／
ＮＡＮＤゲート１３に入力され、これにより出力信号線
１３４上に送出されている信号の論理値が１となり、第
４のＡＮＤゲート２３が有効となる。
逆に１出力色号線１４４上に送出されている信号の論理
値は０となシ、第８のＡＮＤゲート３３は無効となる。
値は０となシ、第８のＡＮＤゲート３３は無効となる。
この状態で編集回路２−Ｅの内部に設置されている障害
検出回路から報告信号線１０６を介して障害情報が送出
され、障害が報告されると、有効な第４のＡＮＤゲート
２３によってＡＮＤ条件が成立し、出力信号線１５４上
へ障害情報信号が送出され、これにより障害登録回路５
ｅがセットされる。障害登録回路５＠に障害情報が登録
されると、制御部１の場合と同様に出力信号線１７Ｓ上
の信号がＯＲゲート７に入力され、出力信号線２００を
介して情報処理装置が障害状態にセットされる。このと
き、上記条件によって無効とされた第８のＡＮＤゲート
３３で１ｉＡＮＤ条件が成立しないため、出力信号線１
６４上の信号によって履歴保持回路６ｅがセットされる
ことはない。逆に、編集回路２−Ｅが空きの状態にある
期間Ｔ１〜Ｔｌｌでに、有効フラグレジスタ４ｅの論理
値は％０＃とたっており、第４のＡＮＤゲート２３が無
効になり、第８のＡＮＤゲート３３が有効となるように
ＡＮＤ条件が付けられる。この期間に報告信号線１０６
．を介して編集回路２−Ｅの障害が報告されていても第
４のＡＮＤゲート２３ではＡＮＤ条件が成立していない
ため、障害登録回路５ｅがセットされず、したがって情
報処理装置が障害状態にセットされることはない。しか
し、第８のＡＮＤゲー）３３Ｆｉ有効であるため、第８
のＡＮＤゲート３３でＡ Ｎ Ｄ、条件が成立し、出力
信号線１６４に送出された信号で履歴保持回路６ｅがセ
ットされる。これＫよってシステムは編集回路２−Ｅを
使用して障害が発生したことを知ることができる。基本
演算回路２−ＣＩ、補助演算回路２−Ｃ２，および乗除
算回路２−Ｄなども上記編集回路２−Ｅと同様な回路シ
ステムで構成されており、それぞれに対応する有効フラ
グレジスタ４ｃｌ、４ｃ２，４ｄが独立に設置しである
。設定信号線１１１〜１１３上の信号により有効フラグ
レジスタ４ｃｌ、４ｃ２，４ｄが論理値１ｔたけ０にセ
ットされる。これによって出力信号線１２１〜１２３に
接続された第１〜第３のＡＮＤ／ＮＡＮＤゲート１０〜
１２を介し第１〜第３のＡＮＤゲート２０〜２２．また
は第５〜第７のＡＮＤゲート３０〜３２が有効となる。
検出回路から報告信号線１０６を介して障害情報が送出
され、障害が報告されると、有効な第４のＡＮＤゲート
２３によってＡＮＤ条件が成立し、出力信号線１５４上
へ障害情報信号が送出され、これにより障害登録回路５
ｅがセットされる。障害登録回路５＠に障害情報が登録
されると、制御部１の場合と同様に出力信号線１７Ｓ上
の信号がＯＲゲート７に入力され、出力信号線２００を
介して情報処理装置が障害状態にセットされる。このと
き、上記条件によって無効とされた第８のＡＮＤゲート
３３で１ｉＡＮＤ条件が成立しないため、出力信号線１
６４上の信号によって履歴保持回路６ｅがセットされる
ことはない。逆に、編集回路２−Ｅが空きの状態にある
期間Ｔ１〜Ｔｌｌでに、有効フラグレジスタ４ｅの論理
値は％０＃とたっており、第４のＡＮＤゲート２３が無
効になり、第８のＡＮＤゲート３３が有効となるように
ＡＮＤ条件が付けられる。この期間に報告信号線１０６
．を介して編集回路２−Ｅの障害が報告されていても第
４のＡＮＤゲート２３ではＡＮＤ条件が成立していない
ため、障害登録回路５ｅがセットされず、したがって情
報処理装置が障害状態にセットされることはない。しか
し、第８のＡＮＤゲー）３３Ｆｉ有効であるため、第８
のＡＮＤゲート３３でＡ Ｎ Ｄ、条件が成立し、出力
信号線１６４に送出された信号で履歴保持回路６ｅがセ
ットされる。これＫよってシステムは編集回路２−Ｅを
使用して障害が発生したことを知ることができる。基本
演算回路２−ＣＩ、補助演算回路２−Ｃ２，および乗除
算回路２−Ｄなども上記編集回路２−Ｅと同様な回路シ
ステムで構成されており、それぞれに対応する有効フラ
グレジスタ４ｃｌ、４ｃ２，４ｄが独立に設置しである
。設定信号線１１１〜１１３上の信号により有効フラグ
レジスタ４ｃｌ、４ｃ２，４ｄが論理値１ｔたけ０にセ
ットされる。これによって出力信号線１２１〜１２３に
接続された第１〜第３のＡＮＤ／ＮＡＮＤゲート１０〜
１２を介し第１〜第３のＡＮＤゲート２０〜２２．また
は第５〜第７のＡＮＤゲート３０〜３２が有効となる。
このため、演算部２の内部に対応し報告信号線１０３〜
１０５を介して報告される障害情報は、該当する回路が
動作中であってチェックする必要がある場合に限って障
害登録回路５ｃｌ、５ｃ２，５ｄのうちの対応するもの
にセットされ、出力信号線１７３〜１７５ｔ−介してＯ
ＲゲートＴから報告信号線２００に送出される。この障
害情報信号によυ情報処理装置が障害状態にセットされ
るわけである。逆に、空きの状態のときの障害は履歴保
持回路６ ｃ １． ６ ｅ ２． ６ ｄＫ上セツト
れ、障害発生情報として保持されている。障害登録部５
から出力信号線１７１〜１７６上に送出された信号と履
歴保持部６から出力信号線１８１〜１８４上に送出され
た信号とは外部の障害表示部に送出され、情報処理装置
が障害状態となった場合の修復用参考情報として使用さ
れる。本発明によれば、情報処理装置が障害状態ではな
い場合でも、履歴保持部６からの出力信号１！１８１〜
１８４を参照し、予防保全を行う時に参考情報として使
用しているため、情報処理装置が障害状態となるのを未
然に防ぐことができる。
１０５を介して報告される障害情報は、該当する回路が
動作中であってチェックする必要がある場合に限って障
害登録回路５ｃｌ、５ｃ２，５ｄのうちの対応するもの
にセットされ、出力信号線１７３〜１７５ｔ−介してＯ
ＲゲートＴから報告信号線２００に送出される。この障
害情報信号によυ情報処理装置が障害状態にセットされ
るわけである。逆に、空きの状態のときの障害は履歴保
持回路６ ｃ １． ６ ｅ ２． ６ ｄＫ上セツト
れ、障害発生情報として保持されている。障害登録部５
から出力信号線１７１〜１７６上に送出された信号と履
歴保持部６から出力信号線１８１〜１８４上に送出され
た信号とは外部の障害表示部に送出され、情報処理装置
が障害状態となった場合の修復用参考情報として使用さ
れる。本発明によれば、情報処理装置が障害状態ではな
い場合でも、履歴保持部６からの出力信号１！１８１〜
１８４を参照し、予防保全を行う時に参考情報として使
用しているため、情報処理装置が障害状態となるのを未
然に防ぐことができる。
本実施例では演算部２ｆ：５つの回路に分割し、その４
つに灼応した有効フラグレジスタを設けたが、分割数は
任意に決められ、有効フラグレジスタの数も独立に制御
する報告信号線の組に対応し ゛て任意に設定できる。
つに灼応した有効フラグレジスタを設けたが、分割数は
任意に決められ、有効フラグレジスタの数も独立に制御
する報告信号線の組に対応し ゛て任意に設定できる。
また、本実施例では各障害検出回路からの報告信号線を
１本と仮定し、対応する障害登録回路や履歴保持回路な
ども１ユニツトとして表わしているが、これらは１本あ
るいは１ユニツト以上の組であり、複数存在してもかま
わない。本実施例では有効フラグレジスタのセットを制
御記憶部のマイタロプログラムで実施しているが、特に
マイクロプログラムに限定するものでになく、適切な布
線論理装置などによる信号でもよく、有効フラグ出力も
障害を選択させるだけの目的ではなく、他の目的の制御
信号として使用できることは明らかである。
１本と仮定し、対応する障害登録回路や履歴保持回路な
ども１ユニツトとして表わしているが、これらは１本あ
るいは１ユニツト以上の組であり、複数存在してもかま
わない。本実施例では有効フラグレジスタのセットを制
御記憶部のマイタロプログラムで実施しているが、特に
マイクロプログラムに限定するものでになく、適切な布
線論理装置などによる信号でもよく、有効フラグ出力も
障害を選択させるだけの目的ではなく、他の目的の制御
信号として使用できることは明らかである。
本発明は以上説明したように、情報処理装置の障害検出
回路で検出した障害情報を選択的に報告す石か、または
履歴情報として保持するように構成することにより、不
要な障害の発生を抑圧し、情報処理装置の保全性と信頼
性とを著しく向上させることかできるという効果がある
。
回路で検出した障害情報を選択的に報告す石か、または
履歴情報として保持するように構成することにより、不
要な障害の発生を抑圧し、情報処理装置の保全性と信頼
性とを著しく向上させることかできるという効果がある
。
第１図は本発明による情報処理装置の一実施例のブロッ
ク図である。 第２図は第１図の情報処理装置で命令を実行したときに
おける演算部の内部でのブロックの動作を示すタイミン
グチャートである。 １−・・制御部 ２・・・演算部 ３・・−制御記憶部 ４・・・有効フラグレジスタ ５・ｅ・障害登録部 ６・・・履歴保持部 １０〜１３・・・ＡＮＤ／ＮＡＮＤゲート２０〜２３．
３０〜３３・・・ＡＮＤゲート１０１〜１０６，１１１
〜１１４，１２１〜１２４゜１３１〜１３４，１４１〜
１４４，１５１〜１５４．′１６１〜１６４，１７１〜
１７６．１８１〜１Ｂ４゜２００ψ・・・・信号線
ク図である。 第２図は第１図の情報処理装置で命令を実行したときに
おける演算部の内部でのブロックの動作を示すタイミン
グチャートである。 １−・・制御部 ２・・・演算部 ３・・−制御記憶部 ４・・・有効フラグレジスタ ５・ｅ・障害登録部 ６・・・履歴保持部 １０〜１３・・・ＡＮＤ／ＮＡＮＤゲート２０〜２３．
３０〜３３・・・ＡＮＤゲート１０１〜１０６，１１１
〜１１４，１２１〜１２４゜１３１〜１３４，１４１〜
１４４，１５１〜１５４．′１６１〜１６４，１７１〜
１７６．１８１〜１Ｂ４゜２００ψ・・・・信号線
Claims (1)
- 【特許請求の範囲】 それぞれ障害を検出するための一つ以上の障害検出回路
を含む制御部と、演算２部と、前記障害検出回路を含む
前記演算部によって検出された前記障害を表わす一つ以
上の障害情報について、それぞれを直ちに障害として扱
うか否かを判定するための基準を記憶する機能を有し、
一つ以上の前記障害情報に対応した要素から成立つ有効
フラグレジスタと、前記有効フラグレジスタに任意の値
を設定するための制御記憶部と、前記障害検出回路を含
む前記演算部によって検出された前記障害情報のうち、
直ちに報告すべき障害情報を個々に登録するための一つ
以上の要素から成立つ障害登録部と、前記障害情報のう
ち前記障害登録部に登録されず、直ちに報告しない障害
情報を保持するための機能を有し、前記障害検出回路の
それぞれに対応した一つ以上の要素から成立つ履歴保持
部と。 前記有効フラグレジスタに設定した前記任意の値によシ
前記障害検出回番を含む前記演算部からの判定結果を前
記障害登録部、または酌記履歴保、持部に切替えて送出
するための複数筒のゲートとから成立ち、前記制御記憶
部によシ前記有効フラグレジスタの値を設定することに
よシ、任意の時点において任意の前記障害情報の組合わ
せについて、前記判定結果に応じて直ちに障害状態とし
て登録するか、履歴情報のみを保持するにとどめるかを
選択できるように構成したことを特徴とする情報処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102374A JPS58219653A (ja) | 1982-06-15 | 1982-06-15 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102374A JPS58219653A (ja) | 1982-06-15 | 1982-06-15 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58219653A true JPS58219653A (ja) | 1983-12-21 |
Family
ID=14325679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102374A Pending JPS58219653A (ja) | 1982-06-15 | 1982-06-15 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219653A (ja) |
-
1982
- 1982-06-15 JP JP57102374A patent/JPS58219653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253183A (en) | Method and apparatus for diagnosing faults in a processor having a pipeline architecture | |
| US4392208A (en) | Data processing system and diagnostic unit | |
| EP0533337A1 (en) | Apparatus and method for resolving dependencies among a plurality of instructions within a storage device | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| EP0394165A2 (en) | Overlapped execution of sequential instructions from a common stream in multiple processors | |
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| CN112015599B (zh) | 错误恢复的方法和装置 | |
| GB1595438A (en) | Computer input/output system with memory selection | |
| CA1080364A (en) | Microprogrammed control of foreign processor control functions | |
| JPH0430053B2 (ja) | ||
| US6378067B1 (en) | Exception reporting architecture for SIMD-FP instructions | |
| US3707703A (en) | Microprogram-controlled data processing system capable of checking internal condition thereof | |
| US5440604A (en) | Counter malfunction detection using prior, current and predicted parity | |
| EP0654737A1 (en) | Method and apparatus for controlling command retry | |
| JPS58219653A (ja) | 情報処理装置 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| US3465297A (en) | Program protection arrangement | |
| EP0113982B1 (en) | A data processing system | |
| US3562713A (en) | Method and apparatus for establishing a branch communication in a digital computer | |
| JPS5953942A (ja) | マイクロプログラム制御方式 | |
| JPH0373008B2 (ja) | ||
| JPS5939777B2 (ja) | 制御記憶装置 | |
| JP2806799B2 (ja) | 情報処理システム | |
| JPS5832422B2 (ja) | マイクロシンダンホウシキ | |
| JPS5864557A (ja) | 電子計算機の故障点検指示方式 |