JPS58171144A - 復号化装置 - Google Patents

復号化装置

Info

Publication number
JPS58171144A
JPS58171144A JP57054216A JP5421682A JPS58171144A JP S58171144 A JPS58171144 A JP S58171144A JP 57054216 A JP57054216 A JP 57054216A JP 5421682 A JP5421682 A JP 5421682A JP S58171144 A JPS58171144 A JP S58171144A
Authority
JP
Japan
Prior art keywords
error
circuit
decoder
errors
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57054216A
Other languages
English (en)
Inventor
Shigeyuki Kawarabayashi
河原林 成行
Toru Inoue
徹 井上
Yasuo Sugiyama
杉山 康夫
Sadanobu Ishida
禎宣 石田
Takeshi Onishi
健 大西
Masayuki Ishida
雅之 石田
Hiroshi Sugano
宏 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57054216A priority Critical patent/JPS58171144A/ja
Publication of JPS58171144A publication Critical patent/JPS58171144A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0078Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079Formats for control data
    • H04L1/0082Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル情報の復号化装置に係り。
特にディジタル情報の誤り釘止機能および誤り検出機能
をもつ符号の復号化装置の改良に関す3図、第4図およ
び第5図に示すものがあった。
第1図において、(1)け復号化装置への入力端子。
(2)は第1の復号器(以後C1復号器と呼ぶ)、+3
1はテ・インターリーブ回路(遅延回路)、+41は第
2の復号器(以後C2復号器と呼ぶ)、(5a)。
(5b)はそれぞれ復号化装置の7ラグ(検出情報)と
データの出力端子である。第2図はC1復号器の構成図
を示したものであり8図中、(6)は上記C1復号器の
出力端子、(7)は記憶回路。
(8)は誤シ訂正回路、(9)はシンドローム演算回路
顛は誤りなし検出回路、α11は1重誤りであることを
検出する回路、C2は1重誤りの位置と大きさを演算す
る回路、03F!上記各回路を制御する制御回路である
第3図は従来のC2復号器の構成図を示したものであり
2図においてαaはC2復号器への入力端子、151は
入力データの記憶回路、 aI9は誤り訂正回路、tr
rlはシンドローム演算回路、錦は誤りなし検出回路、
C9は1重誤りを検出する回路。
121mは1重誤りの位置と大きさを演算する回路。
1211はフラグを発生する回路、@は上記各回路を制
御する制御回路である。
第4図は従来のC1復号器の復号動作のフローチャート
であり、第5図は従来のC2復号器の復号動作のフロー
チャートである。
次に動作について第i図、第2図、第3図。
第4図および第5図を参照しながら説明する。
符号ci、c2としてはガロア体ay(2)  上にお
ける(32.28.5)リード・ソロモン符号および(
2B、24.5)リード・ソロモン符号をそれぞれ用い
た場合を例にとって説明する。C1復号器、 C2復号
器ではそれぞれ符号CI、 02を復号する。両符号と
も最小距離dは5であるので2シンボル誤り(1シンホ
ルは8ビツトで構成される)まで訂正可能であるが、見
逃し誤りとなる割合を減じるためにOl、 C2復号器
ではいずれも1シンボル誤りのみ訂正するものとする。
通信路あるいは磁気記録その他の記録媒体において誤シ
が混入したデータ32シンボルが入力端子fllから0
1 後号器(2)へ入力する。C1復号器(2)では入
力データ32シンボルのうち1シンボル誤りがあれはこ
れを訂正して情報部28シンボル(32シンボルのうち
、28シンボルが情報部、4シンボルが検査部である)
を出力し。
それ以外の場合には入力データ32シンボルのうち情報
部28シンボルをその捷まテ・インター IJ−ブ回路
(遅延回路)(3)へ出力する。テ・インターリーブ回
路(3)では各シンボルが遅延され、バースト誤りはラ
ンダム誤りに変換される。
C2復号器(4)では入力データ28シンボルのうち1
シンボル誤りがあれはこれを訂正し、情報部24シンボ
ルを出力し、それ以外の場合には入力データ28シンボ
ルのうち情報部24シンボルをその11出力端子(5b
)へ出力する。ただし、1シンボル誤シ以外の誤シが検
出された場合には入力データに対応してフラグ発生回路
(21)でフラグを付加して出力端子(5a)より出力
する。
次にC1復号器(2)の復号動作について第2図および
第4図を参照しながら詳細に説明する。
入力データ32シンボル(2Bシンボルが情報部、残り
4シンボルが検査部である)が入力端子(1)よし入力
し、記憶回路(7)とシンドローム演算回路(9)へ入
力する。シンドローム演算回路(9)では上記32シン
ボル F ”’ (r(1+ rle r2m ”’m r3
1)       °°゛(11によって次式のとおシ
ンドロームSO,S1゜82e S5  を計算する。
・・・(2) So=1もrl S1=yr□・C1・・・(3) 1=0 62 = ”J rl・(C1)2・・・(4)1=O 83−Σr□・(α)          ・・・(5
)1=0 但し。
rliE(Osαj)(0≦1≦31.0≦j≦254
)・・・(6)5ke(0,α) (0≦に≦3.0≦
j≦254) ・・・(7)であり、(2)式、(3)
式、(4)式および(5)式における和は2を法とする
。αけガロア体GF(7)上の根である。
上記シンドローム’Os SIt S2e SS  (
”(0*α1)(0≦1≦254 ) )  を入力と
して、誤りなし検出回路α1では、シンドロームSOs
 Sle S2* SSがすべて0かどうかを判定する
。シンドロームSOs ”’1* ”2+ 83  が
すべて0であれば、龜シが発生していなかったと判定し
、そうでなけれは。
1重以上のibが発生していたと判定する。
誤りなし検出回路a0で、誤りが発生していなかったと
判定した場合には、誤り訂正回路(8)では訂正動作を
せずに記憶回路(7)から入力データ32シンボルのう
ち情報部28シンボルをそのまま出力端子(5)へ出力
する。
誤シなし検出回路onで、1重以上の誤りが発生してい
たと判定した場合には、1重誤り検出回路αl)で1重
誤りかどうかを判定する動作をおこなう。シンドローム
”Os Sto S2t SS  を入力として、1重
誤り検出回路aυでは。
Soキ0.S1キ0,52=)O,534=0かつ S1/So = 82/81 = E3s/B2が満足
されているかどうかを判定する。上記の条件が満足され
ていれば、1重鎖シが発生していたと判定する。上記の
条件が満足されていたけれは、2重以上の誤りが発生し
ていたと判定する。
1重誤り検出回路Cl11で1N誤りが発生していたと
判定した場合にけ、1重誤りの位置と大きさの演算回路
α2で誤りの位置αX(αx6(α)。
Os1≦31)と大きさ eX(exe(αj)、0≦
j≦254)を α工=S、/So            ・・・(8
)eX=So              ・・・(9
)と演算する(演算はいずれもガロア体における演算で
ある)。
C1復号器(2)への入力データ32シンボル、と誤り
パターンを多項式で表現するとそれぞれr (Xl =
 ’l r14’          −Hi;O X           ・・・αD @ (Xi : ex−X と書けるから誤シ訂正回路(8)では = r (Xi■ e (X)           
  ・・・0但し、  01G(0,αjL(0≦j≦
254)によって誤りを訂正しくeは2を法とする加算
である)、出力端子(5b)へ情報部28シンボルを出
力する。
1重誤り検出回路allで、2重以上の誤シが発生して
いたと判定した場合には、誤シ訂正回路(8)で誤シ訂
正動作をせずに、入力データ32シンボルのうち情報部
28シンボルをそのit出力端子(6)へ出力する。
以上によって、入力端子illよシ入力された   ゛
32シンボルのデータに対するC1復号器の復号動作が
終了する。
さらに、C2復号器(4)の動作については第3図のC
2復号器の構成図および第5図の動作フローチャートを
参照しながら説明する。
上記C2復号器の入力端子αIより28シンボル(24
シンボルが情報部であり、残りの4シンボルが検査部で
ある)のデータが入力し、記憶回路1sとシンドローム
演算回路面へ入力する。
ジントロ′−ム演算回路面では、上記28シyポル lr””(roe rls r2m・・・I r27 
)       ・・・(至)を用いて によつそシンドローム”Os S1t ”2e SSを
計算する。ここで。
rle(0,αj)(0≦1≦27.0≦j≦254)
・・・舖であり、αはガロア体GF(2)上の根である
上記シンド”−ム”Oe ”1.S2* SS (e(
Otα1)、(0≦1≦254) )を入力として、誤
りなし検出回路0措では、シンドローム”Os sl 
* S2 m ”3がすべてOかどうかを判定する。シ
ンドロームBO+ S1e S2*S5がすべてOであ
れは、誤如が発生していなかったと判定し、そうでなけ
れは。
1重以上の誤りが発生していたと判定する。
誤りなし検出回路!IIで誤りが発生していなかったと
判定した場合には、誤り訂正回路CIGでは訂正動作を
せずに、記憶回路α9がら入力データ28シンボルのう
ち情報部24シンボルヲソのまま出力端子(5b)へ出
力する。同時に、フラグ発生回路−でそのブロック(1
ブロツクは24シンボルで構成される)に対応したフラ
グを0にリセットして出力端子(5a)へ出力する。
誤りなし検出回路a鴫で1重以上の誤りが発生していた
と判定した場合には、1重誤り検出回路(IIで1重誤
りかどうかを判定する動作をおこなう。1重誤シ検出回
路α[有]ではシンドロームsO。
81、82. E35  を入力としてSOΦ0.S1
キ0.82−IF Os Bs+0かつ S 1/So”82/81=85/82が満足されてい
るかどうかを判定する。上記のいたと判定する。上記の
条件が満足されていなければ、2重以上の誤りが発生し
ていたと判定する。
1重誤り検出回路α係で1重誤りが発生していたと判定
した場合には、1重誤シの位置と大きさの演算回路■で
1重誤シの位置αXと大きさax ’) C1復号器と
同様に(8)式および(9)式で計算する。
C2復号器(4)への入力データ28シンボルおよび誤
りパターンを多項式で表現するとそれぞれ e (Xl= e  X”             
   −1211と書けるので誤り訂正回路0αでは = r (Xl$ e (XI          ・
(21によって誤如を訂正しく■は2を法とする加算で
ある)、情報部24シンボルを出力i子(5b)へ出力
する。
と同時にフラグ発生回路+211でそのブロックに対応
したフラグをリセットして出力端子(5a)へ出力する
1重誤り検出回路部で、2重以上の誤りが発生していた
と判定した場合には、鎖部訂正回路aSで誤り訂正動作
をせずに、入力データ28シンボルのうち情報部24シ
ンボルをその才ま出力端子(5b)へ出力する。同時に
フラグ発生回路011では、訂正不能な誤りが検出され
たとしてそのブロックに対応したフラグをセット(1に
セット)して出力端子(sb)へ出力する。
このようにして入力端子a4より入力された28シンボ
ルのデータに対するc24号器の復号動作が終了する。
以上に示されたC1復号器、C2復号器の動作によって
、入力端子(1)よ勺入力した32シンボルのデータと
テ・インタリープされた28シンボルのデータの復号が
終了し、所1の情報部24シンボルが得られる。このよ
うな復号動作を繰り返して次々とすべての入力データを
復号する。
従来の復号・装置は以上のように構成されているので、
0重復号器で誤如を見逃すのけ通信路あるいけ記録媒体
等で2シンボル以上の誤りが生じた場合でおるからC2
復号器で誤りを検出する確率のオーダはPs(Psは通
信路あるいは記録媒体等におけるシンボル誤り率である
)に比例し、誤如を見逃す確率のオーダーはPa  に
比例する。このように従来の復号化装置は二重に構成さ
れているにもかかわらす誤如を検出する確率あるいは誤
りを見逃す確率があまり改善されないという欠虚があっ
た。
本発明は上記のような従来のものの欠漬を除去するため
になされたもので、上記C1復号器において誤り検出情
報を消失とし、上記C2復号器における復号の際上記消
失情報を利用することによシ、誤りを検出する確率およ
び誤りを見逃す確率を改善できる復号化装置を提供する
ことを目的としている。
以下、この発明の一実施例を図について説明する。第6
図において+11は復号化装置への入力端子、□□□は
ガロア体G F(28)上におけるC1符号(ガロア体
G F (28)上における(32.28.5)リード
・ノロモン符号)を復号するためのC1復号器、 24
1はフラグとデータとをデ・インターリーブするデ・イ
ンターリーブ回路、@はC2符号(カロア体G F (
28)上における(2@、24.5)リード・ンロモン
符号)を復号するためのC2復号器、 (5a)はC2
復号器からのフラグ(02フラグ)の出力端子、 (5
b’)けC2復号器からの復号データの出力端子である
第7図は上記C1復号器の構成例を示したものであり0
図において勾は入力端子(1)より入力した復号化する
データを記憶する記憶回路、C!sはシンドローム演算
回路、@ケ誤りなし検出回路、(至)は1重誤りを検出
する回路、clllは1重鎖シの位置と大きさを演算す
る回路、(至)は2重誤シを検出する回路、C(lは2
重誤りの位置と大きさを演算する回路、(財)は1重鎖
シおよび2重誤りを訂正する回路、3!9は2重以上の
誤りのときにフラグをたてるフラグ発生回路、aSけ上
記各回路を制御する制御回路、  (26a)はフラグ
(Ctフラグ)の出力端子であり、  (26b)け復
号データの出力端子であ、る。   。
第8図は上記C2復号器の構成例を示したものであり1
図において(37a)はフラグ(C1フラグ)の入力端
子、  (571))はデータ(2@シンボルを1ブロ
ツクとする)の入力端子、C1Gはフラグのたっている
シンボルの位置と個数を記憶し。
02フラグを発生する記憶回路、C11は入力端子(3
7b)より入力した復号化するデータを記憶する記憶回
路、閣はシンドローム演算回路、 ttnは誤りなし検
出回路、 +42は1重鎖シを検出する回路、鵠は1重
誤りの位置と大きさを演算する回路、+44は2重誤り
を検出する回路、(ハ)は2重誤りの位置と大きさの演
算回路、(4Gは誤り訂正回路、(471は2重、誤り
が検出されたときに、その誤りの位置にフラグが付いて
いるかどうかをチェックする比較回路でアシ、咽はフラ
グ発生回路。
f41は上記の各回路を制御する制御回路である。
第9図は本発明による上記C1重号器の復号動作のフロ
ーチャートであり、第10図は本発明による上記C2復
号器の復号動作のフローチャートである。
次に動作について第6図、第1図、第8図。
第9図および第10図を参照しながら説明する。
符号C1,C2としては前述のようにガロア体GF(2
)上における(32.28.5)リード・ンロモン符号
および(28,24,5)リード・ソロ、モン符号を用
いた場合を例にとって説明する。
符号CI、 02 とも最小距離dは5であるのでC1
復号器では1重誤りおよび2重誤りは訂正するものとし
、2重以上の誤りを検出した場合にはそのブロックに消
失情報(フラグ)を付加する(2重誤りの場合は誤シを
訂正し、かつフラグを付加する)。C2復号器では上記
消失情報を用いてC1復号器で見逃されたN0個以下の
誤りと上記消失情報の付加されたN1個以下の娯りが訂
正され、訂正能力を超える誤りのうち検出できるものに
はそのブロックにフラグを付加し、C2復号器における
検出情報とする。ただし。
Ne、 Nxけ 2 (NX+N、)+1≦5          ・・
・@を満足する整数でちゃ0本発明においては”X5N
o の組み合せとしては 中 Nx=2.Ne=O(消失情報の杓加された2個以
下の誤りを訂正する) lfl  k’x = 1. Ne = 1 (消失情
報の付加さレタ1個の誤シとC1復号器で見逃された1
個の誤シを訂正する) (IIIL  Hz = O,Ne = 2 (Ct復
号器で見逃された2個以下の娯りを訂正する) について考える。
まず、 c11重器@の動作について説明する。
入力端子(1)より32シンボル(28シンボルが情報
部であシ、残9の4シンボルが検査部である)の1ブロ
ツクのデータが入力し、記憶回路−とシンドローム演算
回路■へ入力する。シンドローム演算回路■では上記3
2シンボルlr = (Po# rls r2m ””
 e r5(i参”11)  −、C70によって次式
のとおりシンドロームSO+S1e”’2*SS  を
計算する。
5o=j□’orl            °°゛(
2)s1==X。rl −α’         ++
+ Q5s2 : 2 rl、(αi)2      
    ・−m1=O s5 =Σr1(cX’)’          ・C
1?11=0 但し。
rlG(0,α)(0≦1≦31.0≦j≦254)・
・・■Sy(、、(o 、αj)(0≦に≦3.0≦j
≦254)・・・(至)であり、αけガロア体GIP(
2)上の根である。
上記シンドローム”Os S1s S2s SS  (
6(Oeα1f(0≦1≦254))を入力として、誤
りなし検出回路凶では、シンドローム”Oe 81s 
S2e ”SがすべてOかどうかを判定する。シンドロ
ーム80゜S1e S2e ”3 がすべて0であれは
誤りが発生していなかったと判定し、そうでなけれは1
重以上の誤りが発生していたと判定する。
誤シなし検出回路ので、誤りが発生していなかったと判
定した場合には、誤り訂正回路(財)では訂正動作をせ
ずに記憶回路勾から入カプータ32シンボルのうち情報
部28シンボルをその普ま出力端子(26b)へ出力す
る。
誤りなし検出回路■で1重以上の誤りが発生していたと
判定した場合には、1重誤、り検出回路■で1重誤りか
どう力・を判定する動作をおこなう。シンドロームSO
s S1m S2* S3  を入力として、1重誤シ
検出回路(至)では ”[1’F Os Sl ’F Os ”’240s 
83キ0力)つ S1/Ba = 82 / 81 = Ss /s2が
満足されているかどうかを判定する。上記の条件が満足
されていれは、1重鎮シが発生していたと判定する。
上記の条件が満足されていなけれは、2重以上の誤漫が
発生していたと判定する。
1重誤り検出回路回で1重鎮シが発生していたと判定し
た場合には、1重鎮シの位置と大きさの演算回路−で(
8)式および(9)式によって誤りの位置αXと大きさ
 e工を計算する。但し。
αXg(α’)、(0≦1≦31)であシ、ex(α’
L(0≦j≦254)である。C1復号器のへの大刀デ
ータ32シンボルおよび誤りパターンを多項式で表現す
るとそれぞれ e (Xi = e  XX・・−nl)と書けるから
、誤り訂正回路(財)では= r (X)Oe (Xl
          ・・・(至)によって誤りを訂正
しくΦは2を法とする加算である)、情報部28シンボ
ルを出方端子(26b)へ出力する。同時にフラグ発生
回路(至)では上記28シンボルに対応したフラグをリ
セットして出力端子(26a)へ出力する。
2重誤り検出回路(至)で2重誤りが検出された場合に
は2重鎖シの位置と大きさの演算回路(至)で例えば下
記のように位置αX、αy(αX、αye(α1L o
≦1≦31)と大きさexe ey(eX’ e”16
(αfO≦j≦254)を算出する。
位置α工、αアについては例えばチーンサーチ(Chi
en 5earch )  と呼ばれる方法によってな
るf (11へC0,C1,C2,・・・、α31を代
入していって f(X)=O・・・(財) を満足する2根αエ   を求める。上記2根・αy ”、−”y  が求まったとき、2重誤)が検出された
としてもよい。上記2根α工=”y  が求まればey
 == ’g + eX              
・・・(至)によって大きさeze eyが求められる
(演算はいずれもガロア体における演算)。
C1復号器(2)への入力データ32シンボルおよび誤
シバターンを多項式で表現すると。
e (Xl = eXX 十eyX         
   −CIlrと書けるので、誤り訂正回路(財)で
は= r (XIG3 e (X)         
 ・・・(至)によって誤り訂正しくΦは2を法とする
加算である)、情報部28シンボルを出力端子(26b
)へ出力する。と同時にこの場合にはフラグ発生回路的
では上記28シンボルに対してフラグをたて出力端子(
26a)へ出力する。
最後に、シンドローム80s SIs S2s 8S 
 のうち0でないものが少なくとも1つあシかつ、1重
誤りでも2重誤りでもない場合には誤に訂正回路(至)
では誤り訂正動作をせず、情報部28シンボルをその1
ま出力端子(25t))へ出力し、同時にフラグ発生回
路(至)では訂正不能な誤りが検出されたとして上記2
Bシンボルに対応してフラグ(C,フラグ)をたて消失
情報として出力端子(26a)へ出力する。
以上のようにしてC1復号器(至)で32シンボルテー
タから情報部28シンボルが復号され。
同時に消失情報も付加される。
このようKO1復号器□□□で復号されたデータはデ・
インターリーブ回路(財)へ入力し、ここで各シンボル
が遅延され、バースト誤シはランダム誤シに変換される
最後に、 c22重器四の動作について説明する。
入力端子(37a)よりC1復号器で得た消失情報(O
jフラ・グ)が入力し、C1フラグがたっている位置と
その個数が記憶回路(至)へ入力される。入力端子(3
7t))よりデ・インターリーブされた2Bシンボル(
24シンボルが情報部であり。
残り4シンボルが検査部である)を1ブロツクとするデ
ータが入力し、記憶回路(イ)とシンドローム演算回路
禰へ入力すを。
シンドローム演算回路禰では上記28シンボ1r=(r
o・rl s r2* ”°e r27 )     
  ・・・−によって0次式のとおシンドローム80w
81eS2.S3  を計算する。
So =1!’0r1−・@D S2=Σr1−(α’)2++143 お:0 但し。
rI G (0,αj)(0≦1≦27.0≦j≦25
4)8にと(0,αj)(0≦に≦3.0≦j≦254
)であシ、αはガロア体GF(2)上の根である。
上記シンドローム80e S1* S2* S3 (G
oo、 (X’)。
(O≦1≦254) )を入力として、誤りなし検出回
路軸りではシンドロームBo、B1.S2.S3  が
すべて0かどうかを判定する。シンドロームSo、51
s2. S、  がすべて0であれは誤)が発生してい
なかったと判定し、そうでなければ、1重以上の誤りが
発生していたと判定する。
゛誤シなし検出回路1411で誤シが発生していながっ
たと判定した場合[4d、誤シ訂正回路−では訂正動作
をせずに記憶回路(至)から入力データ28シンボルの
うち情報部24シンボルをその普ま出力端子(5b)へ
出力する。同時に、フラグ発生回路(ハ)でそのブロッ
ク(1ブロツクは24シンボルで構成される)に対応し
たフラグをOにリセットして出力端子(5a)へ出力す
る。
誤りなし検出回路IDで1重以上の誤りが発生していた
と判定した場合vcFi、  を重誤り検出回路f42
で1重誤りかどうかを判定する動作をおこなう。シンド
ロームS1t ”1+ ”2* S3  を入力として
、1重誤シ検出回路i4zでは SQ !FO,5140,524Q、85キロ〃為つ S 1/So = 82/ 81 =Bs/ 82が満
足されているかどうかを判定する。上記の条件が満足さ
れていれば1重誤りが発生していたと判定する。上記の
条件が満足されてぃなけれは2重以上の誤りが発生して
いたと判定する。
1重誤り検出回路142で1重鎮シが発生していたと判
定した場合には、1重鎮シの位置と大きさの演算回路(
転)で11誤シの位置α工と大きさeXを(8)式およ
び(9)式でそれぞれ計算する。
但し、αX6(α)、(0≦1≦31)であり6  e
zE(ajj、 (o≦j≦2s4)  でアル。c2
2重器器ヘノ入力データ28シンボルおよび誤りパター
yを多珀式で表現するとキれぞれ e(x)=eXX と曹けるから、誤り訂正回路(46では= r (Xl
[有]e (Xi によって誤りを訂正しくeは2を法とする加算である)
、情報部24シンボルを出力端子(5b)へ出力する。
同時に、フラグ発生回路禰で上記24シンボルに対応し
たフラグを0にリセットして出力端子(5a)へ出力す
る。
2重鎖シ検出回路(44でC1復号器の場合と同様にし
て2重鎖シが検出されたときKはの式。
(財)式によって誤シ位置α工、αア をそれぞれ計算
し、(至)式および(至)式によって誤りの大きさe工
ey  を計算する。次に、誤りの位置α工、αアにC
Iフラグが付加されているかどうかを2重鎖シの位置と
フラグの位置との比較回路(財)で調べ。
以下のように場合を分けて復号する。
(1)位置α工、αア の両方にフラグが付加されてい
る場合、1ブロツク内のフラグの総数が4以下のときに
はC1復号器と同様にして271 0 (Xl = =X、 clx =i−jOrl”■(eXX”十eyX7)   −@
によって誤シ訂正回路(社)で2個の消失(フラグの付
加された誤り)が訂正され(■ け2を法とする加算で
ある)、同時にフラグ発生回路四では上記24シンボル
に対応したフラグをOにリセットする。
一方1ブロック内のフラグの総数が5以上のときには誤
シ訂正回路−では訂正動作をせず。
上記24シンボルに対応したフラグをたてる。
フラグの情報は出力端子(5a)から出方し、データは
出力端子(5b)から出方する。
(11)位置α工、αアのいずれか一方にのみフラグが
付加されている場合、1ブロツク内のフラグの総数が3
以下のときには、一式によって誤り訂正回路(社)で消
失1個と誤シ(見逃し)1個が訂正され、同時にフラグ
発生回路嘔では上記24シンボルに対応したフラグをリ
セットする。一方、1ブロツク内のフラグの総数が4以
上のときには誤シ訂正回路−では訂正動作をせず、上記
24シンボルに対応したフラグをたてる。
フラグの情報は出力端子(5a)から出力し。
データは出力端子(5b)から出力する。
all)位置α8.CLyのいずれにもフラグが付加さ
れていない場合、1ブロツク内のフラグの総数がOのと
きには媚式によって誤シ訂正回路−で2個の誤りが訂正
され、同時にフラグ発生回路咽では上記24シンボルに
対応したフラグをOにリセットする。
一方、盲ブロック内のフラグの総数が1以上のときには
、誤り訂正回路(社)では訂正動作をせず、上“記24
シンボルに対応したフラグをたてる。フラグ情報は出力
端子(5a)から出力し、データは出力端子(5b)か
ら出力する。
さらに、シンドロームSOs S1s S2* SS 
 のうちOでないものが少なくとも1つあり、かつ1重
誤)でも2重誤りでもない場合には。
畝り訂正回路■で誤シ」正動作をせずにデータをそのま
ま出力端子(5b)へ出力し、同時にフラグ発生回路(
社)では訂正不能な誤りが検出されたとして上記24シ
ンボルに対応してフラグをたて出力端子(5a)へ出力
する。
以上のように入力端子(1)より入力した32シンボル
ぶんのデータがC1復号器ので復号され。
消失情報を付加され、デ・インターリーブ回路■でデ・
インターリーブされ、C2復号器■では消失情報を付加
された28シンボルぶんのデータが復号される。このよ
うな復号動作を繰り返して次々とすべての入力データを
復号する。
なお、上記実施例ではC1符号としてガロア体GF(2
)上の(32,28,5)リード・ソロモン符号を用い
、 C2符号としてガロア体G F (28)上の(2
g、24.5)リード・ソロモン符号を用いた場合舎示
したが、al、C2符号としてはそれぞれ任意の線形符
号でもよい。
以上のように9本発明によれはCIi号器で1重pbお
よび2重誤シを訂正し、かつ2重以上の娯シがある場合
には消失情報(フラグ)を付加し、 C2復号器では上
記消失情報を利用して2重の誤りまで訂正するように構
成したので。
誤シを検出する確率のべき乗の最小項のべき乗の最小項
がPs  に比例し、誤シを見逃す確率のべき乗の最小
項がP8  に比例し、性能が大幅に向上するという効
果がある。
第1図は従来の復号化装置の構成図、第2図は従来のC
1復号器の構成図、第3図は従来のC2復号器の構成図
、第4図は従来の0重復号器の穣号動作のフローチャー
ト、第5図は従来のC2復号器の復号動作のフローチャ
ート、第6図は本発明の復号化装置の構成図、第1図は
本発明の特徴をなすC1復号器の構成図、第8図は本発
明の特徴をなすC2復号器の構成図。
$9図は本発明の特徴をなすC1復号器の復号動作のフ
ローチセー)、lltlO図は本発明の特徴をなすC2
復号器の復号動作のフローチャートである。
図中、(りは復号化装置への入力端子、(2)は従来に
おける0重得号器、(3)はデ・インターリーブ回路、
(4)は従来におけるC2復号器、 (5a)はフラグ
(誤シ検出情報)の出力端子、 (sb)は復号データ
の出力端子、(6)は従来の C1復号器における復号
データの出力端子、(7]け入力データの記憶回路、(
8Ht誤り訂正回路、(9)はシンドローム演算回路、
alけ誤シなし検出回路、 anは1重誤り検出回路、
υは1゛重誤りの位置と大きさの演算回路、α41は従
来のC2復号器における入力端子、αSは入力データの
記憶回路、Gυは誤り訂正回路、ff71はシンドロー
ム演算回路、ash誤りなし検出回路、0gは1重誤シ
検出回路、120#−r1重誤シの位置と大きさの演算
回路、c111Fiフラグ(誤り検出情報)発生回路、
C3のけ制御1回路。
CBは本発明における C1復号器、髄はデ・インター
リーブ回路、器は本発明におけるC2復号器、  (2
6a)はフラグ(消失情報)のWカ端子。
(26b)は復号データの出力端子、圓は記憶回路。
@はシンドローム演算回路、□□□は誤りなし検出回路
、cDは1jt誤り検出回路、@は1重誤シの位置と大
きさの演算回路、(至)は2重畝漫の検出回路、31は
2重誤りの位置と大きさの演算回路。
(財)は誤り訂正回路、(至)はフラグ(消失情報)発
生回路、C1lは制御回路である。(37a)は本発明
におけるC2復号器におけるフラグ(消失情報)の入力
端子、(37b)はデータの入力端子、CIlけ消失情
報(位置と個数)を記憶し又新たに書変えるための記憶
回路、C11はデータの記憶回路。
f4Gはシンドローム演算回路、14υは誤シなし検出
回路、(4zは1重誤り検出回路、(43は1重鎖pの
位置と大きさの演算回路、(財)は2重誤り検出回路、
卿は2重誤シの位置と大きさの演算回路。
(4Bは誤シ訂止回路、(4ηは2重誤りの位置にフラ
グがや1加されてbるかどうかを調べるための2重誤り
の位置とフラグの位置との比較回路、關はフラグ発生回
路、 !41は制御回路である。
なお図中同一あるいは相当部分には同一符号を1すして
示しである。
代理人 葛 野 信 − 第1図 第4図 第5図 第6図 第9図 第1頁の続き 0発 明 者 石田雅之 長岡京市馬場図所1番地三菱電 機株式会社電子商品開発研究所 内 0発 明 者 菅野宏 長岡京市馬場図所1番地三菱電 機株式会社電子商品開発研究所

Claims (1)

  1. 【特許請求の範囲】 fll  誤シ検出および誤シ訂正の機能をもつ第1の
    復号器と、第1の復号器の出力データをデ・インターリ
    ーブするデ・インターリーブ回路。 脹シ検出および誤り訂正の機能をもつ第2の復号器とか
    ら成るり号化装置において、上記第1のり号器は誤りを
    訂正するとともに誤りを検出した場合にはデータに7ラ
    グを付加して消失情報とする回路を備え、上記第2の復
    号器は誤シにフラグが付加されているかどうかを判定す
    る機能を有する回路と付加されているフラグの総数に応
    じて誤り訂正するかどうかを判別する機能を有する回路
    を備えたことを特徴とする復号化装置。 (2)  第2の復号器として2個の誤りまでを訂正定
    した場合には2個の誤りにフラグが付いているかどうか
    を判別し、2個の誤シの両方にフラグが付いているとき
    はフラグの総数が4以下であれはこの誤シを訂正し、5
    以上であれば誤り検出の処理をし、2個の誤りのうちど
    ちらか一方のみにフラグが付いているときはフラグの総
    数が3以下であれはこの誤りを訂正し、4以上であf″
    L#′i誤)検出の処理をし2個の誤シのいずれにもフ
    ラグが付いてぃないときにはフラグの総数が0であれは
    この誤シを訂正し、1以上であれは誤り検出の処理をし
    、復号器が3個以上の誤りと判断した場合には誤)検出
    の処理をする機能を有する特許請求の範囲第(11項記
    載の復号化装置。
JP57054216A 1982-04-01 1982-04-01 復号化装置 Pending JPS58171144A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57054216A JPS58171144A (ja) 1982-04-01 1982-04-01 復号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57054216A JPS58171144A (ja) 1982-04-01 1982-04-01 復号化装置

Publications (1)

Publication Number Publication Date
JPS58171144A true JPS58171144A (ja) 1983-10-07

Family

ID=12964343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57054216A Pending JPS58171144A (ja) 1982-04-01 1982-04-01 復号化装置

Country Status (1)

Country Link
JP (1) JPS58171144A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095640A (ja) * 1983-10-31 1985-05-29 Hitachi Ltd 誤り訂正方法及び装置
WO1985002958A1 (en) * 1983-12-20 1985-07-04 Sony Corporation Method and apparatus for decoding error correction code
JPS6113820A (ja) * 1984-06-29 1986-01-22 Hitachi Ltd 誤り訂正符号の復号装置
JPS63120528A (ja) * 1986-11-07 1988-05-24 Matsushita Graphic Commun Syst Inc 二重誤り訂正回路
JPH06324896A (ja) * 1993-09-17 1994-11-25 Hitachi Ltd 誤り訂正方法及び装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095640A (ja) * 1983-10-31 1985-05-29 Hitachi Ltd 誤り訂正方法及び装置
WO1985002958A1 (en) * 1983-12-20 1985-07-04 Sony Corporation Method and apparatus for decoding error correction code
JPS6113820A (ja) * 1984-06-29 1986-01-22 Hitachi Ltd 誤り訂正符号の復号装置
JPS63120528A (ja) * 1986-11-07 1988-05-24 Matsushita Graphic Commun Syst Inc 二重誤り訂正回路
JPH06324896A (ja) * 1993-09-17 1994-11-25 Hitachi Ltd 誤り訂正方法及び装置

Similar Documents

Publication Publication Date Title
US4541091A (en) Code error detection and correction method and apparatus
US5872798A (en) Error correctable data transmission method and device based on semi-cyclic codes
JPS6354254B2 (ja)
NL8200207A (nl) Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
JPH084233B2 (ja) 誤り訂正符号の復号装置
KR19990028535A (ko) 디스크 드라이브 버퍼 내의 데이터 보호 방법 및 장치
US3745528A (en) Error correction for two tracks in a multitrack system
JP2006517048A (ja) エラー訂正ブロックをエンコーディング及びデコーディングする方法
JP4979607B2 (ja) データ・ストレージ・テープ・フォーマット内の符号語対ヘッダのエラー訂正する方法、システム及びプログラム
JPS628056B2 (ja)
JPS58171144A (ja) 復号化装置
US5623504A (en) Methods and apparatus for encoding and/or decoding digital data elements with different degrees of error protection in accordance with a quasi-product code
EP0603932B1 (en) Method and apparatus for implementing a quasi-product code with different degrees of protection against errors
JP2004080762A (ja) クロスインターリーブリード−ソロモン符号訂正を行う方法及び装置
JPH08293802A (ja) インターリーブ式誤り訂正方法
JPS58171145A (ja) 復号化装置
JPH0126569B2 (ja)
EP0698269A1 (en) Error correctable data transmission method and device based on semi-cyclic codes
JP2001244823A (ja) クロスインターリーブドリードソロモンコードの復号の処理内の誤り訂正のための装置
JPH0823970B2 (ja) ディジタルデータ処理システム
JPH0442854B2 (ja)
JPH0477488B2 (ja)
JP2605269B2 (ja) エラー訂正方法
JPS568946A (en) Coding-decoding system for concatenate code
JP2647646B2 (ja) 誤り訂正方法