JPS5816264B2 - ジキバブルメモリソウチ - Google Patents

Description

【発明の詳細な説明】 発明の利用分野 この発明は、複数個のシフトレジスタを用いる磁気バブ
ルメモリ装置において、不良シフトレジスタを除いてメ
モリを動作させるための技術に関ヌするものである。

従来技術とその問題点 複数個のシフトレジスタを用いる磁気バブルメモリ装置
、たとえば、メージャマイナーループ方式の磁気バブル
メモリ装置では、マイナーループ；にいくつか欠陥があ
った場合、これらのループに書込まれた情報は、そこな
われてしまい、メモリとして正常に動作しなくなる。

そのため、この欠陥ループには書込みをおこなわないで
、別の代替ループに書込む必要がある。

しかしながら、これ、を実行するためには、本来、欠陥
ループに書込まれるべき情報を、別のどのループに書込
むかという対応をとりながら、書込み、読出しを制御し
なければならないが、欠陥ループの発生する場所と欠陥
ループの個数とが不定であることから、この制御はきわ
めて複雑なものとなり、現在まで簡単で効果的なものは
提案されていない。

したがって、本発明の目的は、この欠陥ループを除いて
正常に動作させるための簡単で効果的な手段を備えた磁
気バブルツモリ゛装置を提供することである。

以下、本発明を実施例によって詳細に説明する。

実施例 １ 第１図が、本発明による磁気バブルメモリ装量の実施例
１の説明図である。

この実施例は、６ビツトのデータに対して記憶ループが
８個あり、２個の記憶ループ欠陥まで許容しうる例であ
る。

基本メモリ構成は、ノージャマイナーループ方式となっ
ており、マイナー記憶ループ１０１には２個の欠陥１０
２がある。

記憶ループ１０１のメモリ動作の良、不良を示す情報が
、書込み可能リードオンリメモリ（以後ＦＲＯＭと書く
。

）１０３の中に、良状態は“１”、不良状態は０”とし
て書込まれている。

図の場合には、マイナー記憶ループ１０２の状態に対応
して、１１０１０１１１と書込まれている。

３ビツトのカウンター１０４はバブル移動用回転磁界発
生回路１０５からの同期パルスに応じて、ＦＲＯＭ１０
３を右端番地より順に走査する。

６ビツトの入力情報１０６（簡単のため、すべて１”と
し、下端にＭＳＤがとられるものとする）が、パラレル
インシリアルアウトシフトレジスタ１０７に入ると、上
述のＦＲＯＭの走査出力１０８に、よってシリアルシフ
トされる。

この場合、走査出力力じ１”の場合にはシフトされ、θ
″の場合にはシフトされないものとする。

記憶ループ１０１の／１６１から／１６３までは動作状
態が良であるので、回転磁界の３サイクルの間、ＦＲＯ
Ｍの走査出力は１”であり、入力情報１０６は３ビツト
シリアルシフトされ、発生器駆動回路１０９をドライブ
し、発生器１１０によって、ノージャループ１１１に書
込まれる。

次の回転磁界のサイクルのときは、記憶ループ１０１の
Ａ４に欠陥があるため、ＦＲＯＭの走査出力は′０”で
あり、入力情報１０６はシフトされず、その結果、書込
みはおこなわれない。

そして４ビツト目のデータは、次の回転磁界のサイクル
でシフトされ、ノージャループ１１１に書込まれる。

以下同様にして、ノージャループ１１１には１１１０１
０１１という情報パターンが書込まれる。

この先頭の情報が、ゲート１１２の＃１まで移動したと
き、ゲート制岬回路１１３が動作して、情報は記憶ルー
プ１０１のＡ１〜／Ｉ６３、／１６５、屑／１６７、／
Ｉ６８の記憶ループに移動記憶される。

これによって、欠陥ループ／１６４、／１６６は除去さ
れていることがわかる。

読出しの場合、記憶ループ１０１中の情報は、ゲート１
１２、ゲート制飢回路１１３によって、ノージャループ
１１１に移され、以後ノージャループ上を移動する。

このときメージャルーブには１１１０１０１１なる情報
パタンか移動する。

そして記憶ループ１０１のＡ１に記憶されていた情報す
なわち上記情報パタンの先頭が、検出器１１４と増幅器
１１５とによって検出されたとき、カウンター１０４は
再びＦＲＯＭ１０３を右端番；地より走査する。

そしてその走査出力１０８が、シリアルインパラレルア
ウトシフトレジスタ１１６をシリアルシフトする。

この場合も、走査出力１０８が“１″のときシフトされ
０°′のときシフトされないとする。

最初の３サイクルでは走査出力力じ１”であるため、ノ
ージャループ上の情報パタンは３ビツトだけシフトレジ
スタ１１６にシフトインされる。

情報パタンの４ビツト目では、ＦＲＯＭの走査出力１０
８が”０”であるため、シフトレジスタ１１６はシフト
されず、この４ビツト目は無視される。

そして情報パタンの５ビツト目が次のサイクルでシフト
レジスタ１１６にシフトインされる。

以後同様にして、８サイクルの回転磁界によって、シフ
トレジスタ１１６は６ビツトシフトされ、もとの書込み
情報が正しく再現され、読出し情報１１７となる。

この実施例では、書込み、読出しを６ビツトパラレルに
するため、パラレルインシリアルアウトシフトレジスタ
１０７とシリアルインパラレルアウトシフトレジスタ１
１６を用いたが、書込み読出しを６ビツトシリアルにお
こなうのであれば単に６ビツトのシリアルインシリアル
アウトシフトレジスタでよいことは容易に考えられる。

これらの実施例においては、２個の記憶ループ欠陥まで
許容できる例であるが、取扱う情報のビット数と、記憶
ループの数、ＦＲＯＭのビット数、シフトレジスタのビ
ット数を適当に選ぶことにより、任意個数の欠陥でも許
容しうるメモリ装置を構成することができる。

以上説明したごとく、本発明によれば、記憶ループ状態
記憶装置に記憶ループの動作状態を書込んでおくことに
より、記憶ループの欠陥の場所と欠陥記憶ループの数に
よらず、それらの欠陥記憶ループを除去してメモリを動
作させることができる。

実施例 ２ 本発明の他の実施例を、第２図、第３図に示す。

第２図は、本発明の磁気バブルメモリ装置の書込み回路
の説明図であり、第３図は読出し回路の説明図である。

実施例１と同じく、２個の欠陥ループまで許容しうる例
である。

実施例１と同じ部分については同じ番号で示し、ノージ
ャマイナーループの部分については実施例１と同じ状態
となっているものとして、図示していない。

まず、第２図の書込み回路について説明する。

情報の書込みは、１ビツトづつ、バブル移動用回転磁界
発生回路１０５からの同期パルスＣＰに従って行なわれ
る。

ＦＲＯＭ１０３の中には、マイナー記憶ループの動作の
良、不良を示す情報が、実施例１と同様に書込まれてい
る。

３ビツトのカウンタ１０４は、同期パルスＣＰに応じて
、ＦＲＯＭ１０３を右端番地より順に走査する。

今、１，１□１３１４１，１６”なる６ビツトの入力情
報Ｗを書込む場合について考える。

添字は情報のビット順位を示している。

第２図において、２０２．２０３は同期パルスＣＰによ
って駆動されるフリップフロップであり、入力に応じて
第４図ａのような時間関係の出力を出す。

２０４は書込み切換え回路であり、初期状態ではＷの位
置にあり、ＰＲＯＭの出力１０８が′０”となるたびに
１つづつ上に切換わるようになっている。

２０５はゲ゛−ト回路であり、ＦＲＯＭの出力１０８が
′０”である場合には書込み切換え回路の出力ＷＢ１を
ブロックする。

記憶ループの４１からＡ３までは動作状態が良であるの
で、回転磁界の最初の３サイクルの間、ＦＲＯＭの出力
１０８は′１”′であり、書込み切換え回路２０４はＷ
につながっているので、その出力ＷＢ１は”１，１２１
３”となり、またゲート回路２０５もオープンであるか
ら、バブル発生器駆動回路１０９へのバブル書込み情報
ＷＢ２は、ｎ ｉ、 １２ｉ ３Ｎとなる。

次の回転磁界のサイクルでは、記憶ループ腐４に欠陥が
あるため、ＰＲＯＭ出力１０８は０″となり、書込み切
換え回路２０４はＷＤｌにつながる。

そしてその出力ＷＢ１は＋１３ＪＰなる情報を示すが、
これはゲート回路２０５によってブロックされ、バブル
書込み情報ＷＢ２は′０”となる。

次の１サイクルでは、記憶ループ／１６．５の動作状態
が良であるため、書込み切換え回路２０４はＷＤｌにつ
ながったままで、出力ＷＢ１は６１４′なる情報を示し
、かつゲート回路２０５がオープンであり、バブル書込
み情報ＷＢ２も６１４′となる。

次の１サイクルでは、記憶ループＡ６に欠陥があるため
、ＰＲＯＭ出力１０８は０′”となり、書込み切換え回
路２０４はＷＤ２に切換わる。

そしてその出力ＷＢ１は”１４”を示すが、これはゲー
ト回路２０５によってブロックされ、バブル書込み情報
ＷＢ２は′０″となる。

次の２サイクルでは、記憶ループ／Ｉ６７．４８の動作
状態が良いためＰＲＯＭ出力１０８は″１”であり、書
込み切換え回路２０４はＷＤ２につながったままであり
、その出力ＷＢＩは１．１６ｔｊとなり、ゲート回路２
０５もオープンであるから、バブル書込み情報ＷＢ２は
’１，１６”となる。

結局、バブル書込み情報は°’ １１１２１，０１゜０
１．１６”となり、欠陥ループである／１６４、／１６
６の記憶ループには情報が書込まれず、これらの欠陥の
影響を受けないことがわかる。

次に第３図の読出し回路について説明する。

ＦＲＯＭｌ ０３は、３ビツトのカウンタ１０４によっ
て右端番地から順に走査される。

そして、ＦＲＯＭの出力１０８が°０°′であった場合
には、すぐ次の番地に移るようになっている。

またＦＲＯＭの中の２１０９１の個数を計数するカウン
タ３０１の出力２によって、ＦＲＯＭの番地走査開始は
′０″の個数のサイクルだけ遅れるようになっている。

バブル検出信号の増幅器１１５からのバブル読出し情報
ＲＢは、同期パルスＣＰによって駆動される２つのフリ
ップフロップ３０２，３０３に接続されている。

そして、バブル読出し情報ＲＢとフリップフロップの出
力ＲＤ１ 、ＲＤ２の時間関係は、第４図すのようにな
っている。

それらは読出し切換え回路３０４に接続されている。

読出し切換え回路３０４は、初期状態においてカウンタ
３０１によって示される０″の個数だけＲＢから下に切
換わった位置にあり、ＦＲＯＭの出力１０８力げ０″と
なるたびに、１つづつ上に切換わるようになっている。

この列の場合、０”の個数は２個なので、初期状態では
読出し切換え回路３０４はＲＤ２につながっている。

ケート回路３０５はＰＲＯＭ出力１０８がＩＩ ０１１
のとき、書込み切換回路３０４の出力をブロックするよ
うになっている。

′１１１□１３０１４０１，１６”なるバブル読出し情
報ＲＢが入ってくると、２サイクル遅れてからＦＲＯＭ
が走査されはじめ、はじめの３サイクルはＰＲＯＭ出力
１０８が“１′”であるから、読出し情報Ｒは１．１□
１３′°となる。

次のサイクルでは、ＰＲＯＭ出力力げ０″なので、読出
し切換え回路３０４はＲＤｌに切り換わる。

そしてＦＲＯＭは次の番地に移り記憶ループ／１６．５
の動作状態を示す′１”がＰＲＯＭ出力１０８にあられ
れ、読出し情報Ｒは“１４”となる。

次のサイクルでは、ＦＲＯＭは記憶ループ／１６６の状
態を示す０”となるので、読出し切換え回路３０４はＲ
Ｂに切換わる。

そしてＦＲＯＭは次の築地に移り、記憶ループ／１６．
７の状態を示す°°１”がＰＲＯＭ出力１０８にあられ
れ、読出し情報は“１５となる。

次のサイクルでは、ＦＲＯＭ出力は記憶ループ／ｉ６．
８の動作状態を示す“１”となるので読出し切換え回路
３０４はそのままＲＢにつながり読出し情報Ｒは１３″
となる。

結局、読出し情報は１１１２１３１４ｉ５１６′となり
、書込んだ情報が欠陥記憶ループの影響を受けず正しく
読出されることがわかる。

本実施例では、切換え回路２０４，３０４をスイッチで
示したが、これは同等な機能をもつ他の回路であってさ
しつかえない。

また、この実施例では２個の記憶ループ欠陥まで許容す
る例であるが、取扱う情報のビット数と記憶ループの数
、ＦＲＯＭのビット数、フリップフロップの個数、切換
え回路の接点数を適当に選ぶことにより、任意個数の欠
陥でも許容しうるメモリ装置を構成することができる。

本発明はその構成の特徴として （１）すべてのループの良、不良状態を記憶する記憶ル
ープ状態記憶装置を用いていること。

このことにより、ループの良、不良状態のいろいろの組
合せに関係なく、制（財）系は伺ら、変更する必要はな
い。

ループの良、不良の状態が異なる組合せに対しては、単
にこの記憶装置の内容を変更するのみでよい。

（２）この記憶装置としてＲＯＭを用いていること。

このことは本発明の必須要件でなく、単にメモリであれ
ば、本発明は動作する。

しかし、バブルメモリの大きな特徴は不揮発性である。

従って、この要件に合せるためには、この記憶装置とし
てＲＯＭを用いることは非常に効果的である。

ＲＯＭとすることにより、バブルメモリ全体の不揮発性
が保証される。

（３）バブルの書込み、又は、読出しのタイミングを制
菌する系をとくにシフトレジスタにて構成するとより有
効である。

このことにより、書込むべき又は読出されるべき情報の
制菌が、先の記憶装置からの情報により、単にシフトす
るかしないかを側脚するだけでよく、たとえ、ループの
良、不良の状態の組合せの異なる場合でも、この制−系
は伺ら変更する必要はない。

【図面の簡単な説明】

第１図が本発明による磁気バブルメモリ装置の説明図で
ある。 １０１は８個の記憶ループであり、１０２は記憶ループ
内の欠陥であり、１０３は記憶ループのメモリ動作の良
、不良をあられすＦＲＯＭであり、１０４はそのＦＲＯ
Ｍを走査するカウンターである。 このカウンターは回転磁界発生回階１０５からの同期パ
ルスによってＦＲＯＭを右端番地より走査する。 １０６は入力情報であり１０７はパラレルインシリアル
アウトシフトレジスタである。 １０８は上記ＦＲＯＭの走査出力であり、１０９は発生
器駆動回路、１１０は発生器である。 １１１はノージャルーブであり、１１２はゲート、１１
３はゲート制（財）回路、１１４は検出器、１１５は増
幅器、１１６はミリアルインパラレルアウトシフトレジ
スタであり、１１７は読出し情報である。 第２図は本発明による実施例２の書込み回路の説明図で
あり、１０３は記憶ループの動作状態を記憶するＦＲＯ
Ｍであり、１０４は番地走査用のカウンタで、１０５は
バブル移動用回転磁気発生回路で、２０２，２０３はフ
リップフロップ、２０４は書込み切換え回路、２０５は
ゲート回路である。 １０９は発生器駆動回路である。第３図は読出し回路の
説明図であり、１０３はＰＲＯＭ、１０４は番地走査用
カウンタ、１０５はバブル移動用回転磁界発生回路、１
０８はＦＲＯＭの出力、１１５はバブル検出信号増幅器
、３０１は、ＰＲＯＭ中の”０″の個数を計数するカウ
ンタ、３０２，３０３はフリツプフ田ンブ、３０４は読
出し切換え回路、３０５はゲート回路である。 第４図は実施例２によるバブルメモリ装置の書込み、読
出しのタイミング関係を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ 磁気バブル情報の書込み装置と、読出し装置と、磁
   気バブルが循環する複数個の記憶ループとを含む磁気ン
   くプルメモリ装置において、上記複数個の記憶ループの
   うち、動作の良好なループを第１の状態の情報に、動作
   不良なループをこれと異なる第２の状態め情報に対応ず
   けて記憶するための記憶ループ状態記憶装置と、上記書
   込み装置及び読出し装置にそれぞれ接続され、上記記憶
   ループに書込むべき情報及び該記憶ループから読出され
   た情報を格納するためのシフトレジスタであって、上記
   記憶ループ状態記憶装置の第１の情報に対応してビット
   シフトし、第２の情報のときはシフトないしシフトレジ
   スタ手段と、 ｉ を有することを特徴とする磁気バブルメモリ装置。 ２ 前記記憶ループ状態記憶装置は固定記憶装置である
   ことを特徴とする特許請求の範囲第１項記載の磁気バブ
   ルメモリ装置。