JPS5815750B2 - Tokeisouchi - Google Patents

Tokeisouchi

Info

Publication number
JPS5815750B2
JPS5815750B2 JP48144077A JP14407773A JPS5815750B2 JP S5815750 B2 JPS5815750 B2 JP S5815750B2 JP 48144077 A JP48144077 A JP 48144077A JP 14407773 A JP14407773 A JP 14407773A JP S5815750 B2 JPS5815750 B2 JP S5815750B2
Authority
JP
Japan
Prior art keywords
display
circuit
day
signal
week
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP48144077A
Other languages
Japanese (ja)
Other versions
JPS5098369A (en
Inventor
樫尾俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP48144077A priority Critical patent/JPS5815750B2/en
Publication of JPS5098369A publication Critical patent/JPS5098369A/ja
Publication of JPS5815750B2 publication Critical patent/JPS5815750B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、曜日または秒単位の表示のために複数の表
示器を備え、上記複数の表示器の表示位置で曜日または
秒単位を表示するようにした時計装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a timepiece device that includes a plurality of indicators for displaying days of the week or seconds, and displays the days of the week or seconds at the display positions of the plurality of indicators.

時計装置、特lこ腕時計装置等において、液晶、発光ダ
イオード等の表示手段を用いることが考えられている。
BACKGROUND OF THE INVENTION It has been considered to use display means such as liquid crystals and light emitting diodes in timepiece devices, especially wristwatch devices.

このような電子的表示手段を用いる場合、FEMタイプ
の液晶表示素子、あるいは他の表示素子でも前面にフィ
ルタ等を備えた表示部にあっては表示駆動された時にの
みその表示素子が確認できるようになることが多い。
When using such electronic display means, if the display unit is a FEM type liquid crystal display element or other display element with a filter etc. on the front, the display element can be checked only when the display is driven. It often becomes.

また、このような時計装置の場合、その表示部を第1図
に示すように構成することが考えられる。
Further, in the case of such a timepiece device, it is conceivable that the display section thereof be configured as shown in FIG.

すなわち、表示盤1部に数字表示部2を形成し、この数
字表示部2で時刻あるいは月日を表示するようにすると
共tこ、7個の表示器3a〜3gを例えば直列的に配置
すると共に、この表示器3a〜3gを曜泊それぞれに対
応させ、曜日指示信号により表示1駆動し、曜日表示し
得るようにするものである。
That is, a numeric display section 2 is formed on one part of the display panel, and this numeric display section 2 is used to display the time or month and day, and seven indicators 3a to 3g are arranged, for example, in series. At the same time, the displays 3a to 3g are made to correspond to each day of the week and are driven to display 1 by a day of the week instruction signal to display the day of the week.

例えば月曜日である場合には、月曜に相当する表示器3
bを表示1駆動するように制御するものである。
For example, if it is Monday, display 3 corresponding to Monday
b is controlled to drive display 1.

また上記のようなデジタル腕時計において秒表示を行な
わせる場合には、上記4桁の時および分の数字表示部2
の隣りに2桁の秒表示部を設けるか、または時表示部と
分表示部との間の区切り表示体を1秒周期で点滅させる
ことにより秒表示を行っていた。
In addition, when displaying seconds in a digital wristwatch such as the one described above, the four-digit hour and minute number display section 2
Seconds were displayed by providing a two-digit second display next to the hour display or by flashing a separator between the hour display and minute display at one-second intervals.

しかしながら前者のような構成にあっては数字表示部が
6桁になるため、コンパクト性を要求される腕時計には
適さす、時、分の表示が小さくなってしまうという問題
が生じていた。
However, in the former configuration, since the number display section is six digits, there is a problem that the hour and minute display becomes small, which is not suitable for a wristwatch that requires compactness.

また後者のような構成にあっては、区切り表示体の点滅
を数・えなければ何時細分何秒というような正確な秒時
刻情報まで知ることができないという欠点があった。
In addition, the latter configuration has the disadvantage that accurate second time information, such as the number of subdivisions of seconds, cannot be obtained without counting the blinking of the separator display.

この発明は上記事情に鑑みなされたもので、その目的と
するところは、何ら補助的手段を用いる、ことなく限ら
れた表示面積で曜日及び10秒単位の秒情報を表示し得
る時計装置を提供することにある。
This invention was made in view of the above circumstances, and its purpose is to provide a clock device that can display the day of the week and second information in units of 10 seconds in a limited display area without using any auxiliary means. It's about doing.

以下図面を参照してこの発明の一実施例を説明する。An embodiment of the present invention will be described below with reference to the drawings.

第2図は概略的な構成を示したもので、基本的なりロン
ク信号を得る発振器11を有し、この発振器11からの
発振信号は分周回路12で適宜分周し、1秒間1パルヌ
の計時計数信号を形成する。
Fig. 2 shows a schematic configuration, which has an oscillator 11 that obtains a basic RON signal, and the oscillation signal from this oscillator 11 is appropriately frequency-divided by a frequency dividing circuit 12. Form a counting signal.

そして、この分周回路12からの計時計数信号は計時計
数回路13に計数歩進信号として結合し、計時信号を発
生させるものである。
The counting signal from the frequency dividing circuit 12 is coupled to the counting circuit 13 as a counting step signal to generate a timing signal.

この場合、計時計数回路13は、分周回路12からのパ
ルヌ信号を計数する10進の秒計数回路14、この秒計
数回路14のキャリー信号で10秒毎に歩進される6進
の10秒計数回路15、この計数回路15からの1分毎
のキャリー信号で歩進される10進の分計数回路16、
この分計数回路16からの10分毎のキャリー信号で計
数される6進の10分計数回路1γ、この計数回路11
からの1時間毎に得られるキャリー信号で計数される1
2進の時計数回路18、さらにこの計数回路18の半日
毎のキャリー信号で計数されるAM、PM判別計数回路
19からなる。
In this case, the counter counting circuit 13 includes a decimal second counting circuit 14 that counts the Parnu signal from the frequency dividing circuit 12, and a hexadecimal second counting circuit 14 that is incremented every 10 seconds by the carry signal of this second counting circuit 14. a second counting circuit 15; a decimal minute counting circuit 16 that is incremented by a carry signal every minute from the counting circuit 15;
A hexadecimal 10-minute counting circuit 1γ that counts with a carry signal every 10 minutes from this minute counting circuit 16, this counting circuit 11
1 counted in the carry signal obtained every hour from
It consists of a binary clock counting circuit 18 and an AM/PM discrimination counting circuit 19 that counts based on the half-day carry signal of this counting circuit 18.

また、上記計時計数回路13からのキャリー出力信号、
すなわちAM、PM判別計数回路19からのキャリー信
号は、日表示計数回路20に供給される。
In addition, a carry output signal from the counting circuit 13,
That is, the carry signal from the AM/PM discrimination counting circuit 19 is supplied to the date display counting circuit 20.

そして、この日表示計数回路20は上記キャリー信号で
直接計数される7進の曜日計数回路21.10進の日計
数回路22を備え、日計数回路22からの10日毎のキ
ャリー信号で4進の10日計数回路23を計数駆動する
The day display counting circuit 20 includes a day counting circuit 21 in 7 decimal notation and a day counting circuit 22 in decimal notation which is directly counted by the above-mentioned carry signal. The 10-day counting circuit 23 is driven for counting.

そして、この10日計数回路23からのキャリー信号で
12進の力計数回路24を計数駆動するようになる。
Then, the carry signal from the 10-day counting circuit 23 drives the hexadecimal force counting circuit 24 for counting.

この場合、力計数回路24は、実際には計数回路22.
23で31日、30日等を計数した時に計数歩進させる
必要があるものであるが、その詳細な手段は省略して示
しである。
In this case, force counting circuit 24 is actually counting circuit 22 .
Although it is necessary to increment the count when counting the 31st, 30th, etc. in 23, the detailed means for doing so is omitted.

このような計時計数回路13、日表示計数回路21から
の計数信号は、選択回路25,26゜2γ、28に結合
されるもので、選択回路25には10秒計数回路15、
曜日計数回路21およびAM、PIVI判別計数回路1
9からの信号を結合し選択回路26には分計数回路16
、日計数回路22、選択回路21には10分計数回路1
γ、10日計数回路23、選択回路28には時計数回路
18、力計数回路24からのそれぞれ計数信号を結合す
る。
The counting signals from the clock counting circuit 13 and the day display counting circuit 21 are coupled to the selection circuits 25, 26°2γ, 28, and the selection circuit 25 includes the 10 second counting circuit 15,
Day of the week counting circuit 21 and AM, PIVI discrimination counting circuit 1
The selection circuit 26 combines the signals from the minute counting circuit 16.
, the day counting circuit 22, and the selection circuit 21 include the 10 minute counting circuit 1.
The counting signals from the clock counting circuit 18 and the force counting circuit 24 are coupled to the γ, 10 day counting circuit 23 and the selection circuit 28, respectively.

そして、この選択回路25〜28では、計時および日表
示の選択指令にしたがって、計時計数回路13あるいは
日表示計数回路21の一方を選択し、その選択された回
路13あるいは21からの計数信号を、それぞれデコー
ダ、ドライバ29,30,31,32に結合する。
The selection circuits 25 to 28 select either the clock counting circuit 13 or the day display counting circuit 21 according to the time measurement and date display selection commands, and output the counting signal from the selected circuit 13 or 21. , are coupled to decoders and drivers 29, 30, 31, and 32, respectively.

そして、デコーダ・ドライバ29では表示i3a〜3g
を、デコーダ・ドライバー30〜32では数値表示部2
の各桁を表示駆動するようにする。
Then, the decoder driver 29 displays i3a to 3g.
In the decoder drivers 30 to 32, the numerical display section 2
so that each digit of is driven for display.

すなわち、上記のように構成される時計装置にあっては
、選択回路25〜28に通常は計時選択指令が供給され
るもので、計時計数回路13からの計時信号がデコーダ
・ドライバー29〜32が結合される。
That is, in the clock device configured as described above, the selection circuits 25 to 28 are normally supplied with a clock selection command, and the clock signal from the clock counting circuit 13 is sent to the decoder drivers 29 to 32. are combined.

したがって、数値表示部2で時刻がディジタル状に表示
され、表示器3a〜3gの中の6個が、例えは10秒毎
に表示駆動され、10秒単位の表示をするようになり、
また残りの1個でAM、PMを表示するものである。
Therefore, the time is displayed digitally on the numerical display unit 2, and six of the displays 3a to 3g are driven to display, for example, every 10 seconds, so that the display is displayed in units of 10 seconds.
The remaining one is used to display AM and PM.

また、選択回路25〜28に日表示選択指令があると、
数値表示部2で月日を、表示器3a〜3gで曜日を表示
するようになるものである。
Moreover, when the selection circuits 25 to 28 receive a date display selection command,
The numerical display unit 2 displays the month and day, and the displays 3a to 3g display the day of the week.

第3図は上記のような時計装置の特に選択回路25、デ
コーダ・ドライバー29部に関連する曜日および秒表示
部を取り出して示した構成図であり、10秒計数回路1
5からの10秒単位の計時信号、および曜計数回路21
からの曜日表示信号は、それぞれrlJ 、r2J
、 [4jの数値に対応する3ビット信号を、それぞれ
ラインL1〜L2゜LOI〜L’oaに対応して結合さ
れるものである。
FIG. 3 is a block diagram showing the day of the week and seconds display section particularly related to the selection circuit 25 and decoder/driver 29 section of the above-mentioned timepiece device.
5 to 10 seconds, and day counting circuit 21
The day of the week display signals from rlJ and r2J are respectively rlJ and r2J.
, [4j] are coupled to the lines L1-L2°LOI-L'oa, respectively.

そして、計時信号ラインL1〜L3は選択回路25のア
ンド回路33a、33b、33cに曜日表示信号のライ
ンL。
The clock signal lines L1 to L3 are sent to the AND circuits 33a, 33b, and 33c of the selection circuit 25 as the line L of the day of the week display signal.

1〜LO3はアンド回路34a、34b34cにそれぞ
れ接続し、アンド回路33aと34a、33bと34b
、33cと34cのそれぞれ出力端はオア回路35a
、35b、35cを介して出力信号ラインL1□j L
12 ff L13に接続する。
1 to LO3 are connected to AND circuits 34a, 34b and 34c, respectively, and AND circuits 33a and 34a, 33b and 34b
, 33c and 34c, each output terminal is an OR circuit 35a.
, 35b, 35c to the output signal line L1□j L
12 ff Connect to L13.

そして、アンド回路34a〜34cには選択指令のある
時にゲート信号を与え、アンド回路33a〜33cには
インパーク41から選択指令の無い定常時にゲート信号
を与えるようにする。
A gate signal is given to the AND circuits 34a to 34c when there is a selection command, and a gate signal is given to the AND circuits 33a to 33c when there is no selection command from the impark 41.

上記オア回路35a〜35cを介して結合される3ビツ
トの信号は、デコーダ出力回路36のデコーダ29aに
結合する。
The 3-bit signal coupled through the OR circuits 35a to 35c is coupled to the decoder 29a of the decoder output circuit 36.

このデコーダ29aからは曜日それぞれに対応する出力
信号が取り出されるものであり、また計時信号が結合さ
れた場合には「日」〜「金」に対応して10秒単位毎の
表示出力信号が取り出される。
Output signals corresponding to each day of the week are taken out from this decoder 29a, and when timekeeping signals are combined, display output signals are taken out every 10 seconds corresponding to "Sunday" to "Friday". It will be done.

そして、このデコーダ29aからの出力信号は、それぞ
れアンド回路37a〜31gに供給するもので、このア
ンド回路37a〜37gには例えば1秒間1パルスの信
号を計数するバイナリカウンタ38からの出力信号がゲ
ート信号として結合される。
The output signals from the decoder 29a are supplied to AND circuits 37a to 31g, respectively, and the AND circuits 37a to 37g receive an output signal from a binary counter 38 that counts one pulse signal per second, for example. combined as a signal.

すなわち、アンド回路37a〜37gは1秒毎に開閉制
御されるもので、このアンド回路3γa〜37g出力は
それぞれインバータ39a〜39gを介して取り出され
る。
That is, the AND circuits 37a to 37g are controlled to open and close every second, and the outputs of the AND circuits 3γa to 37g are taken out via inverters 39a to 39g, respectively.

またドライバ29bは7個の表示器3a〜3gにそれぞ
れ対応する増巾器a−’−gで構成され、インバータ3
9aの出力は直接表示素子aに結合される。
Further, the driver 29b is composed of amplifiers a-'-g corresponding to the seven display devices 3a to 3g, respectively, and the inverter 3
The output of 9a is directly coupled to display element a.

また、インバータ39b〜39gの出力はそれぞれアン
ド回路40b〜40gを介してドライバb−gに結合す
る。
Further, the outputs of inverters 39b to 39g are coupled to drivers bg via AND circuits 40b to 40g, respectively.

そして、アンド回路40bにはオア回路42の出力信号
を、アンド回路40cにはオア回路43の出力信号を、
アンド回路40dにはアンド回路44の出力信号を、ア
ンド回M 44 eにはラインL13からの信号を、ア
ンド回路44fにはアンド回路45の出力信号をアンド
回路44gにはオア回路46の出力信号をそれぞれゲー
ト信号として結合する。
The AND circuit 40b receives the output signal of the OR circuit 42, and the AND circuit 40c receives the output signal of the OR circuit 43.
The AND circuit 40d receives the output signal of the AND circuit 44, the AND circuit M44e receives the signal from the line L13, the AND circuit 44f receives the output signal of the AND circuit 45, and the AND circuit 44g receives the output signal of the OR circuit 46. are combined as gate signals.

そして、オア回路42にはラインLllの信号およびオ
ア回路43の出力信号を結合し、オア回路43にはライ
ンL121 Li2の信号を供給する。
The signal on the line Lll and the output signal of the OR circuit 43 are coupled to the OR circuit 42, and the signal on the lines L121 to Li2 is supplied to the OR circuit 43.

またアンド回路44にはオア回路43の出力信号と共に
、ラインLll S Li2の信号の結合されるオア回
路4γの出力信号を供給し、アンド回路45にはライン
LllL13を接続する。
Further, the AND circuit 44 is supplied with the output signal of the OR circuit 43 as well as the output signal of the OR circuit 4γ to which the signal of the line LLL S Li2 is combined, and the AND circuit 45 is connected to the line LLL13.

さらにオア回路46にはラインL1□、L13の信号の
結合されるアンド回路48の出力信号と、インバータ4
1出力とAM、PM判別出力との結合されるアンド回路
49の出力信号を結合してなる〇 すなわち、ラインL11〜L13に一合される3ビツト
の信号と、曜日との関係を次のように設定すれば、アン
ド回路40b〜40gにはそれぞれ「月」〜「土」、「
火」〜Fil 、r水」〜「±」 。
Furthermore, the OR circuit 46 receives the output signal of the AND circuit 48 to which the signals of lines L1□ and L13 are combined, and the output signal of the inverter 4.
The output signal of the AND circuit 49 is combined with the AM and PM discrimination outputs. In other words, the relationship between the 3-bit signal combined on lines L11 to L13 and the day of the week is as follows. , the AND circuits 40b to 40g will have "Monday" to "Saturday" and "
Fire” ~ Fil, r Water” ~ “±”.

「木」〜「土」、「金」〜「土」 「±」のみに↑れぞ
れゲート信号が与えられる。
↑Gate signals are given only to “Thursday” to “Saturday”, “Friday” to “Saturday” and “±”.

1日」 000 1月」 100 「火」 010 「水」 110 「木」 001 「金」 101 「土」 011 すなわち、上記のように構成される時計装置にあって、
金曜日表示のための選択指令が与えられたとすると、3
ビツトの曜日表示信号がアンド回路34a〜34cを介
してラインLll〜L13に結合される。
"1st" 000 "January" 100 "Tuesday" 010 "Wednesday" 110 "Thursday" 001 "Friday" 101 "Saturday" 011 In other words, in the clock device configured as above,
Given the selection command for Friday display, 3
A bit day of the week indicating signal is coupled to lines Lll-L13 via AND circuits 34a-34c.

そして、曜日表示信号の内容が例えば日曜日であると仮
定すると、デコーダ29aの日曜日の出力ラインに出力
信号があられれ、アンド回路40b〜40gのゲートは
全て開かれない。
Assuming that the content of the day of the week display signal is, for example, Sunday, an output signal is applied to the Sunday output line of the decoder 29a, and none of the gates of the AND circuits 40b to 40g are opened.

そして、デコーダ出力回路36のアンド回路3γaにゲ
ート信号が与えられるので、バイナリカウンタ38の出
力がアンド回路37aから取り出され、その出力はイン
バータ39aで反転されてドライバ29bの記憶素子a
に結合され、日曜に対応する表示器3aを点滅表示する
ようになる。
Then, since the gate signal is given to the AND circuit 3γa of the decoder output circuit 36, the output of the binary counter 38 is taken out from the AND circuit 37a, and the output is inverted by the inverter 39a and the memory element a of the driver 29b is
The display 3a corresponding to Sunday flashes.

この場合、アンド回路3γb〜37gからは出力信号が
得られず、インバータ39b〜39gからアンド回路4
0b〜40gにゲート信号が結合されるが、このアンド
回路40b〜40gにはラインLll〜L13部からの
ゲート入力がないので、他の表示器3b〜3gは表示駆
動されない。
In this case, no output signal is obtained from the AND circuits 3γb to 37g, and no output signal is obtained from the AND circuit 4 from the inverters 39b to 39g.
Gate signals are coupled to the AND circuits 0b to 40g, but since the AND circuits 40b to 40g do not have gate inputs from the lines Lll to L13, the other displays 3b to 3g are not driven to display.

すなわち、1個の表示器3aのみが点滅表示し、「日曜
」であることを確認される。
That is, only one display 3a blinks, confirming that it is "Sunday".

また、曜日表示信号の内容が例えば水曜日「110jで
ある場合には、デコーダ29aの水曜に相当する出力ラ
インからアンド回路3rdにのみゲート信号が与えられ
、同時にオア回路42゜43、アンド回路44に出力信
号が得られる状態となる。
Further, when the content of the day of the week display signal is Wednesday "110j", a gate signal is given only to the AND circuit 3rd from the output line corresponding to Wednesday of the decoder 29a, and at the same time, the gate signal is applied to the OR circuit 42, 43 and the AND circuit 44. A state is reached where an output signal can be obtained.

すなわち、オア回路42,43、アンド回路44により
アンド回路40b〜40dにゲート信号が与えられ、イ
ンパーク39dを除く他のインバータ出力は「1」に保
持されるため、1日」〜「火」までの表示器3a〜3c
は表示駆動され、またバイナリカウンタ38の出力に対
応してインバータ39dの出力が反転制御されるため、
表示器3cは点滅駆動される。
That is, gate signals are given to the AND circuits 40b to 40d by the OR circuits 42, 43 and the AND circuit 44, and the outputs of the other inverters except for the impark 39d are held at "1", so that Display units 3a to 3c up to
is driven to display, and the output of the inverter 39d is inverted in response to the output of the binary counter 38.
The display 3c is driven to blink.

すなわち、表示すべき曜日の表示器3dから一惧j方向
の全ての表示器3a〜3cが表示状態にあり、これらの
「日」〜「火」はすでに過ぎていることおよび目的の表
示器3dが特に点滅状態にあるため、表示器3dの配列
順位が明確に判断でき、当日が1水曜」でありまだ終っ
ていないことが読み俄れるものである(同様に1金曜」
の場合には表示器3a〜3eが表示状態が保持され、表
示器3fが点滅表示状態となるもので、常に曜日表示す
べき表示器の順位が判別でき、不動作状態の表示器が確
認できない場合でも確実な曜日表示判読が行なえる。
That is, all the displays 3a to 3c in the direction from the display 3d for the day of the week to be displayed are in the display state, and these "Sunday" to "Tuesday" have already passed, and the target display 3d Since it is blinking, the order of arrangement of the display 3d can be clearly determined, and it can be read that the current day is Wednesday 1st and has not finished yet (Similarly, it is Friday 1st).
In this case, the displays 3a to 3e are kept in their display state, and the display 3f is in a blinking display state, so that the order of the displays that should always display the day of the week can be determined, and the display that is in an inactive state cannot be confirmed. The day of the week display can be reliably read even when

同様に表示器3a〜3gを用いる秒表示の場合でも、「
0〜10秒」の帥囲では[臼J、「11〜20秒」の範
囲では1月」 、・・・・・・・・・「51〜160秒
」の範囲では「金」の表示の場合と同様に表示が行なわ
れる。
Similarly, in the case of seconds display using the displays 3a to 3g, "
In the range of 0 to 10 seconds, the display is [Mold J], in the range of 11 to 20 seconds, it is January, and in the range of 51 to 160 seconds, it is displayed as gold. The display is performed in the same way as in the case.

そして、この場合には選択指令が無くインパーク41出
力が11」であるため、アンド回路49からのAMある
いはPMの指示内容に応じて「土」の表示器3gが駆動
され、AMあるいはPMを判別表示するものである。
In this case, since there is no selection command and the output of the impark 41 is 11, the indicator 3g for "earth" is driven according to the content of the AM or PM instruction from the AND circuit 49, and the AM or PM is selected. It is used to distinguish and display information.

以上の実施例では、表示すべき表示器より日曜側の表示
器を点灯するようにしたが、これは土曜日側であっても
よい。
In the above embodiment, the display on the Sunday side of the display to be displayed is lit, but this may be on the Saturday side.

また、AM、PM等の特別表示に「土」の表示器3gを
使用したが、これは「日」等の他の表示器であってもよ
い。
Further, although the "Sat" indicator 3g is used for special indications such as AM and PM, other indicators such as "Sun" may be used instead.

この場合「臼」の表示器3aは特別の表示器とし、また
「日」曜を効果的に表示し得るようにするため、第1図
のように全ての表示器3a〜3gを直線状にせず、1日
」の表示器3aのみを例えば上部中央等に配置するよう
にしてもよい。
In this case, the "mortar" indicator 3a is a special indicator, and in order to effectively display "Sunday" and the day of the week, all the indicators 3a to 3g are arranged in a straight line as shown in Figure 1. Only the display 3a for "1st day" may be placed, for example, in the upper center.

また、特に直線状にせす、円形その他の形状に配列して
もよい以上のようにこの発明によれば、各曜山こ対応す
る7つの表示体のうちの6つの表示体で秒時刻情報を1
0秒単位で積算的に表示させるようにしたので、何ら部
品点数を増やさず最小の表示面積で曜日および秒時刻情
報を表示することができるという優れた効果を発揮する
ものである。
In addition, according to the present invention, the seconds and time information can be displayed on six of the seven display bodies corresponding to each day. 1
Since the information is cumulatively displayed in units of 0 seconds, it is possible to display the day of the week and second time information in a minimum display area without increasing the number of parts.

したがって、特に腕時計等の小型化した表示部を有する
時計装置を構成する場合、判読の容易性の効果のみなら
ず、表示盤部の設計、意匠的等にも大きな効果を発揮す
るものである。
Therefore, especially when configuring a timepiece device such as a wristwatch having a miniaturized display section, the present invention not only improves readability but also greatly improves the design and design of the display panel.

以上、この発明は上述記載の事項に限らず、その要旨を
逸脱しないMで種々の応用が可能であることは勿論であ
る。
As mentioned above, it goes without saying that the present invention is not limited to the matters described above, and can be applied in various ways without departing from the gist thereof.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に関係する時計装置の表示盤部を示す
図、第2図はこの発明の一実施例に係る時計装置を説明
する構成図、第3図は上記実施例の曜日表示制御部を取
り出しさらに詳細に示した構成図、 1・・・・・−表示盤、2・・・・・・数値表示部、3
a〜3g・・・・・・表示器、11・・・・・・発振器
、12・・・・・・分周回路、13・・・・・・計時計
数回路、21・・・・・・日表示計数回路、25〜28
・・・・・・選択回路、29〜32・・・・・・デコー
ダ・ドライバ、29a・・・・・・デコーダ、29b・
・・・・・ドライバ、36・・・・・・デコーダ出力回
路、38・・・・・・バイナリカウンタ。
FIG. 1 is a diagram showing the display panel of a timepiece device related to the present invention, FIG. 2 is a configuration diagram illustrating a timepiece device according to an embodiment of the present invention, and FIG. 3 is a day-of-the-week display control of the above embodiment. 1... - display panel, 2... numerical display section, 3
a to 3g...display device, 11...oscillator, 12...divider circuit, 13...counting circuit, 21...・Day display counting circuit, 25-28
... Selection circuit, 29-32 ... Decoder driver, 29a ... Decoder, 29b.
... Driver, 36 ... Decoder output circuit, 38 ... Binary counter.

Claims (1)

【特許請求の範囲】[Claims] 1 時および分をそれぞれ数字表示する時刻表示部と、
この時刻表示部に近接配置された7つの表示体と、この
7つの表示体によって曜日を表示させる曜日表示手段と
、上記7つの表示体のうちの6つの表示体によって10
秒単位の時刻情報を表示させる秒表示手段と、上記曜日
表示手段と秒表示手段とを選択的に切換える表示切換手
段とを備えた時計表示手段において、上記秒表示手段は
10秒単位の時刻情報に基づき上記6つの表示体を順次
積算的に表示駆動する第1の表示制御手段と、この第1
の表示制御手段によって積算的に表示駆動された表示体
のうち最先端にある表示体を点滅させる第2の表示制御
手段とを具備していることを特徴とする時計装置。
1. A time display section that displays numbers for hours and minutes,
Seven display bodies disposed close to the time display section, a day of the week display means for displaying the day of the week by these seven display bodies, and a day of the week display by six of the seven display bodies.
The clock display means includes a second display means for displaying time information in seconds, and a display switching means for selectively switching between the day of the week display means and the seconds display means, wherein the second display means displays time information in 10 second units. a first display control means for sequentially and cumulatively driving the six display bodies based on the
1. A timepiece device comprising: a second display control means for blinking the most advanced display among the display bodies cumulatively driven for display by the display control means.
JP48144077A 1973-12-26 1973-12-26 Tokeisouchi Expired JPS5815750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP48144077A JPS5815750B2 (en) 1973-12-26 1973-12-26 Tokeisouchi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48144077A JPS5815750B2 (en) 1973-12-26 1973-12-26 Tokeisouchi

Publications (2)

Publication Number Publication Date
JPS5098369A JPS5098369A (en) 1975-08-05
JPS5815750B2 true JPS5815750B2 (en) 1983-03-28

Family

ID=15353727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP48144077A Expired JPS5815750B2 (en) 1973-12-26 1973-12-26 Tokeisouchi

Country Status (1)

Country Link
JP (1) JPS5815750B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856166A (en) * 1971-11-15 1973-08-07
JPS5219975A (en) * 1975-08-06 1977-02-15 Mitsubishi Electric Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4856166A (en) * 1971-11-15 1973-08-07
JPS5219975A (en) * 1975-08-06 1977-02-15 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPS5098369A (en) 1975-08-05

Similar Documents

Publication Publication Date Title
US4355380A (en) Electronic timepiece with auxiliary digital display
US4695168A (en) Electronic watch having two motors and comprising means for perpetually indicating the day of the month
US4205516A (en) Electronic display device
US4379641A (en) Multi-alarm electronic watch
US4428681A (en) Date display device
JPH0258597B2 (en)
US5465239A (en) Analogue display timeplace able to provide alphanumerical information concerning the state of an operation mode or of a programmed event
JPS5815750B2 (en) Tokeisouchi
US4178750A (en) Control circuit for electronic timepiece
US4214433A (en) Calendar display apparatus
US4085575A (en) Digital electronic timepiece
US4258431A (en) Electronic timepiece having an analog display device and a digital display device
US4431314A (en) Presettable digital time-piece display system
CA1088764A (en) Electronic display device
USRE29250E (en) Digital electronic watch having calendar display arrangement
USRE31225E (en) Single switch arrangement for adjusting the time being displayed by a timepiece
GB2052115A (en) Electronic timepiece with auxiliary digital display
JPS6113195B2 (en)
JPS6257957B2 (en)
US4114362A (en) Electronic timepiece
JPS5840186B2 (en) electronic clock with calendar
JPH0143669Y2 (en)
JPS5819077B2 (en) calendar calendar
JPS628160B2 (en)
JPS5822719B2 (en) Tokeisouchi