JPS58150306A - 電力増幅器のバイアス回路 - Google Patents
電力増幅器のバイアス回路Info
- Publication number
- JPS58150306A JPS58150306A JP57017737A JP1773782A JPS58150306A JP S58150306 A JPS58150306 A JP S58150306A JP 57017737 A JP57017737 A JP 57017737A JP 1773782 A JP1773782 A JP 1773782A JP S58150306 A JPS58150306 A JP S58150306A
- Authority
- JP
- Japan
- Prior art keywords
- level
- bias
- output
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電力増幅器のバイアス回路の改良に関する。
一般に1電力増幅器のバイアス回路には第1図に示すよ
うなダイオード(3−1)や可変抵抗(3−2)等から
成る定電圧回路によるバイアス回路(3)が用いられ、
!ツシュグル出力回路の出力トランジスタ(5)及び(
6)の両ペース間に!l続して該出力トランジスタのバ
イアス電流を定めているm ig i図において、(1
)は入力端子、(2)Fi入力トランジスタ、(4)は
定電流源% (7) 、 (8)は抵抗、(9)は出力
端子、(ト)社負荷抵抗、十Bは正電源、−Bは電電源
である。
うなダイオード(3−1)や可変抵抗(3−2)等から
成る定電圧回路によるバイアス回路(3)が用いられ、
!ツシュグル出力回路の出力トランジスタ(5)及び(
6)の両ペース間に!l続して該出力トランジスタのバ
イアス電流を定めているm ig i図において、(1
)は入力端子、(2)Fi入力トランジスタ、(4)は
定電流源% (7) 、 (8)は抵抗、(9)は出力
端子、(ト)社負荷抵抗、十Bは正電源、−Bは電電源
である。
ところが、このようなバイアス回路は、出力トランジス
タ(5) 、 (6)の温度上昇などKよって皺出力ト
ランジスタ(5) 、 (6)のバイアス電流が変化す
るので、温度補償素子であるダイオード(3−1)によ
って上記出力トランジスタの温度上昇を検出し、バイア
ス電流の変化を補正して動作の安定を図っている。しか
し、かような温度補償の方法は、出力トランジスタを取
付けたラジェータ等を介して温度を検出しているので、
熱伝達時間の遅れや温度特性の違い等によって正確な温
度補償が困難であって、バイアス電流の安定化に時間を
要したり、バイアス電流の補正に過不足を生じたヤして
バイアス電流が安定性に欠ける難点がある。
タ(5) 、 (6)の温度上昇などKよって皺出力ト
ランジスタ(5) 、 (6)のバイアス電流が変化す
るので、温度補償素子であるダイオード(3−1)によ
って上記出力トランジスタの温度上昇を検出し、バイア
ス電流の変化を補正して動作の安定を図っている。しか
し、かような温度補償の方法は、出力トランジスタを取
付けたラジェータ等を介して温度を検出しているので、
熱伝達時間の遅れや温度特性の違い等によって正確な温
度補償が困難であって、バイアス電流の安定化に時間を
要したり、バイアス電流の補正に過不足を生じたヤして
バイアス電流が安定性に欠ける難点がある。
本発明は、上述の如き欠点がなく温度安定性に優れた電
力増幅器用バイアス回路を提供しようとするものである
。以下、図面によシ本発明を具体的に説明する。
力増幅器用バイアス回路を提供しようとするものである
。以下、図面によシ本発明を具体的に説明する。
第2図は、本発明の実施例を示す略式回路図である6図
において、s1図と対応する部分には同一符号を付して
説明を省略する。図の左下方の破線で囲んだ部分はムS
O保−回路であplこれについては後で説明する。(2
)及び斡は比較器で、図示のように1これらの一方の入
力端子はそれぞれA点及びB点に!1続され、他方の入
力端子E及びFはそれぞれ基準直流電源an 、 as
の正極及び負極に接続される。 (15−1)及び(1
5−2)はオア・ダートで、これらは変換回路(2)を
構成する。 (16−1)及び(16−2)は積分回路
を構成する抵抗及びコンデンサで、(16−3)及び(
15−4朋駆動回路を構成するNチャンネルFET及び
PチャンネルFII?である。(I室上、積分回路と駆
動回路を一緒にして積分・駆動回路(ト)と呼ぶととK
する。
において、s1図と対応する部分には同一符号を付して
説明を省略する。図の左下方の破線で囲んだ部分はムS
O保−回路であplこれについては後で説明する。(2
)及び斡は比較器で、図示のように1これらの一方の入
力端子はそれぞれA点及びB点に!1続され、他方の入
力端子E及びFはそれぞれ基準直流電源an 、 as
の正極及び負極に接続される。 (15−1)及び(1
5−2)はオア・ダートで、これらは変換回路(2)を
構成する。 (16−1)及び(16−2)は積分回路
を構成する抵抗及びコンデンサで、(16−3)及び(
15−4朋駆動回路を構成するNチャンネルFET及び
PチャンネルFII?である。(I室上、積分回路と駆
動回路を一緒にして積分・駆動回路(ト)と呼ぶととK
する。
本実施例の動作は、次のとおりである。
まず、無信号時の動作について説明する。出力トランジ
スタ(5)及び(6)のバイアス電流は抵抗(7)及び
(8) K fiれ、これらの抵抗によってム点と出力
端子(9)の間及びB点と出力端子(9)の関に電圧降
下が生じるから、比較器(6)及びα◆の一方の入力端
子に上記バイアス電流の大きさに応じた電圧が印加され
る。比較器(6)及びα◆は、このA点及びB点と出力
端子(9)との間の電圧を端子E及びFK印加された基
準電源(ロ)及び(至)の電圧と比較し、下記の如き比
較出力信号を生じる。すなわち、比較器(2)及びα◆
は、端子E又はFの基準レベルに比べてム又はB点の電
圧が大きい場合、低■レベル信号を出力し、逆にム又は
興廃の電圧が小さい場合、高(6)レベル信号を出力す
る。オア・r −) (15−1)#i、比較器(11
優又はa◆の少なくともどちらか一方の出力がHレベル
のときHレベル信号を、両出力ともLレベルのときLレ
ベル信号を生じる。アンド・r−) (15−2)i、
両入力が共KHレベルのときのみHレベル信号を生じ、
他の場合#iLレベル信号を生じる。積分・駆動回路α
Qは、変換回路(2)からのH又はLレベル制御信号を
積分し、この積分信号によって駆動回路の(すなわちC
,D2点間の)内部インピーダンスを変化させる。すな
わち、制御信号がHレベルの場合は、内部インピーダン
スを増大させて出力トランジスタ(5) 、 (6)の
バイアス電流を増加させ、制御信号がLレベルの場合は
、内部インピーダンスを減少させてバイアス電流を減少
させる。
スタ(5)及び(6)のバイアス電流は抵抗(7)及び
(8) K fiれ、これらの抵抗によってム点と出力
端子(9)の間及びB点と出力端子(9)の関に電圧降
下が生じるから、比較器(6)及びα◆の一方の入力端
子に上記バイアス電流の大きさに応じた電圧が印加され
る。比較器(6)及びα◆は、このA点及びB点と出力
端子(9)との間の電圧を端子E及びFK印加された基
準電源(ロ)及び(至)の電圧と比較し、下記の如き比
較出力信号を生じる。すなわち、比較器(2)及びα◆
は、端子E又はFの基準レベルに比べてム又はB点の電
圧が大きい場合、低■レベル信号を出力し、逆にム又は
興廃の電圧が小さい場合、高(6)レベル信号を出力す
る。オア・r −) (15−1)#i、比較器(11
優又はa◆の少なくともどちらか一方の出力がHレベル
のときHレベル信号を、両出力ともLレベルのときLレ
ベル信号を生じる。アンド・r−) (15−2)i、
両入力が共KHレベルのときのみHレベル信号を生じ、
他の場合#iLレベル信号を生じる。積分・駆動回路α
Qは、変換回路(2)からのH又はLレベル制御信号を
積分し、この積分信号によって駆動回路の(すなわちC
,D2点間の)内部インピーダンスを変化させる。すな
わち、制御信号がHレベルの場合は、内部インピーダン
スを増大させて出力トランジスタ(5) 、 (6)の
バイアス電流を増加させ、制御信号がLレベルの場合は
、内部インピーダンスを減少させてバイアス電流を減少
させる。
したがって、温度上昇等により出力トランジスタ(5)
及び(6)のバイアス電流が増加してA及びB点の電圧
が増大し、両電圧が端子E及びFの予め定め九基準レベ
ルを越えると、比較器(2)及びa4は共KLレベル信
号を出し、保護回路からの信号がHレベルの場合に制御
信号FiLレベルとな9、駆動回路の内部インピーダン
スは減少してバイアスを減少させる。また、伺らかの原
因で出力トランジスタ(5)又は(6)の一方のバイア
ス電流が無信号時における正常な値よりも減少し九場合
は、バイアス電流が減少した儒の比較器からHレベル信
号が出るので、オア・r −) (15−IX)出力は
H1/ベルしたがって制御信号はHレベルとなり、駆動
回路の内部インピーダンスは増大してバイアスを増加さ
せる。
及び(6)のバイアス電流が増加してA及びB点の電圧
が増大し、両電圧が端子E及びFの予め定め九基準レベ
ルを越えると、比較器(2)及びa4は共KLレベル信
号を出し、保護回路からの信号がHレベルの場合に制御
信号FiLレベルとな9、駆動回路の内部インピーダン
スは減少してバイアスを減少させる。また、伺らかの原
因で出力トランジスタ(5)又は(6)の一方のバイア
ス電流が無信号時における正常な値よりも減少し九場合
は、バイアス電流が減少した儒の比較器からHレベル信
号が出るので、オア・r −) (15−IX)出力は
H1/ベルしたがって制御信号はHレベルとなり、駆動
回路の内部インピーダンスは増大してバイアスを増加さ
せる。
次に1人力信号が印加された場合め動作を説明する。上
述のように、本発明バイアス回路は、比較器(6)及び
a◆の端子E及びFK印加する基準電源的及び(至)の
基準レベルに応じてバイアスを制御するので、貴の入力
信号の印加により仮に出力トランジスタ(5)の電流が
増大し出力トランジスタ(6)の電流が減少(カットオ
フ方向)するようになつ九場合、比較器(6)の出力は
Lレベルで比較器a◆の出力はHレベルである。したが
って、一方の出力がHレベルであるため変換回路(2)
の出力はHレベルとなり、駆動回路の内部インピーダン
スは増大しバイアスを増加させる。更に増加して出力ト
ランジスタ(6)の電流が基準電源に)Kよって予め定
めた電流値を越えるようKなると、比較器a◆の出力は
Lレベルとなり変換回路に)の入力が共KLレベルとな
るので、その出力もLレベルとなりバイアスは減少する
。
述のように、本発明バイアス回路は、比較器(6)及び
a◆の端子E及びFK印加する基準電源的及び(至)の
基準レベルに応じてバイアスを制御するので、貴の入力
信号の印加により仮に出力トランジスタ(5)の電流が
増大し出力トランジスタ(6)の電流が減少(カットオ
フ方向)するようになつ九場合、比較器(6)の出力は
Lレベルで比較器a◆の出力はHレベルである。したが
って、一方の出力がHレベルであるため変換回路(2)
の出力はHレベルとなり、駆動回路の内部インピーダン
スは増大しバイアスを増加させる。更に増加して出力ト
ランジスタ(6)の電流が基準電源に)Kよって予め定
めた電流値を越えるようKなると、比較器a◆の出力は
Lレベルとなり変換回路に)の入力が共KLレベルとな
るので、その出力もLレベルとなりバイアスは減少する
。
すなわち、入力信号が印加された場合、通常のBNk動
作のときにはどちらか一方の出力トランジスタがカット
オフしてしまうが、本発明によれば、入力信号の大きさ
に関係なくどちらか一方の出力トランジスタが先に定め
え無信号時の値よシも小さくならないようにパイアズが
制御され、813図に示すような動作電流波形となる。
作のときにはどちらか一方の出力トランジスタがカット
オフしてしまうが、本発明によれば、入力信号の大きさ
に関係なくどちらか一方の出力トランジスタが先に定め
え無信号時の値よシも小さくならないようにパイアズが
制御され、813図に示すような動作電流波形となる。
同11において、1、、I4はそれぞれ出力トランジス
タ(5) 、 (6)の電流を示す。
タ(5) 、 (6)の電流を示す。
上述の動作は積分・駆動回路(2)の充電及び放電時定
数を充分に小さくし九場合に行なわれ、トランジスタの
電流増加検出→バイアス減少に制御→電流の過減少検出
→バイアス増大に制御→電流の過増大検出→バイアス減
少に制御の繰返し制御に賛する時間を充分に速くしうる
ので、電流の最小値は殆ど一定の値に弾丸れる。
数を充分に小さくし九場合に行なわれ、トランジスタの
電流増加検出→バイアス減少に制御→電流の過減少検出
→バイアス増大に制御→電流の過増大検出→バイアス減
少に制御の繰返し制御に賛する時間を充分に速くしうる
ので、電流の最小値は殆ど一定の値に弾丸れる。
なお、上述の積分時定数について充電時定数を小さく放
電時定数を光分に大きくすれば、バイアスの減少速度が
非常に遍く−1るので、第4図の動作電流波形に示すよ
うな入力信号の大きさに応じてバイアスが肇化する効率
のよいに級動作とすることができる。すなわち、入力信
号の正又は員の一一タ時Kt[が最も減少して電源的及
び(J4によって決まる最低電流以下となる度毎に積分
回路の出力が増大し、上記ピーク時においても上記最低
電流が流れるようKなる。この電流最低値は、電源(財
)及び(至)を調整することにより所望の値に設定でき
る。
電時定数を光分に大きくすれば、バイアスの減少速度が
非常に遍く−1るので、第4図の動作電流波形に示すよ
うな入力信号の大きさに応じてバイアスが肇化する効率
のよいに級動作とすることができる。すなわち、入力信
号の正又は員の一一タ時Kt[が最も減少して電源的及
び(J4によって決まる最低電流以下となる度毎に積分
回路の出力が増大し、上記ピーク時においても上記最低
電流が流れるようKなる。この電流最低値は、電源(財
)及び(至)を調整することにより所望の値に設定でき
る。
次に、破線で囲んだ保−回路について説明する。
抵抗(11−1)、(11−2)及びダイオード(11
−3)はl1io検出回路DtJt11r1.シ、抵抗
(13−1)、(13−2)及びダイオード(13−3
B第2の検出回路(2)を構成する。
−3)はl1io検出回路DtJt11r1.シ、抵抗
(13−1)、(13−2)及びダイオード(13−3
B第2の検出回路(2)を構成する。
(1τ)及び(14’)it(6)、α◆と同様な比較
器、(1τ)及び(1ぎ)は基準電源であり 、(15
−3)tiアンド・ダートである0例えば、出力端子(
9)に接続され九負荷抵抗(至)が短絡してトランジス
タ(5)の電流が増大−した場合、ム点のレベルし友が
って抵抗(11−1)と(11−2沖接続点のレベルは
殆ど変化しないが端子(9)が接地レベルに下がるので
、抵抗(11−1)t (+1−2)の接続点のレベル
が基準電源(1τ)のレベルを越え、比較器(12’)
2)出力はLレベルとなってアンド・ダート(15−3
)o出力FiLレベルとなる。したがって、オア・f
−) (15−IX)出力のレベルと無関係に側御信号
FiLレベルとなって駆動回路の内部インピーダンスを
減少させ、トランジスタ(5)の電流を減少させる。を
九、トランジスタ(6)の電流が増大し九場合も、上述
と同様に比較器(14′ρ系路が動作して電流を減少さ
せる。
器、(1τ)及び(1ぎ)は基準電源であり 、(15
−3)tiアンド・ダートである0例えば、出力端子(
9)に接続され九負荷抵抗(至)が短絡してトランジス
タ(5)の電流が増大−した場合、ム点のレベルし友が
って抵抗(11−1)と(11−2沖接続点のレベルは
殆ど変化しないが端子(9)が接地レベルに下がるので
、抵抗(11−1)t (+1−2)の接続点のレベル
が基準電源(1τ)のレベルを越え、比較器(12’)
2)出力はLレベルとなってアンド・ダート(15−3
)o出力FiLレベルとなる。したがって、オア・f
−) (15−IX)出力のレベルと無関係に側御信号
FiLレベルとなって駆動回路の内部インピーダンスを
減少させ、トランジスタ(5)の電流を減少させる。を
九、トランジスタ(6)の電流が増大し九場合も、上述
と同様に比較器(14′ρ系路が動作して電流を減少さ
せる。
この場合、ダイオード(至)、翰がないと本増幅器はB
緩動作を続けることKfkる。しかし、ダイオード(ロ
)、−があると、これらOダイオードが短絡してC,D
点及び端子(9)のレベルがほぼ等しくなり、本増幅器
は動作を停止する。これらのダイオードは、正常時にお
いては逆バイアスとなるので、動作に支障を与えること
はない。
緩動作を続けることKfkる。しかし、ダイオード(ロ
)、−があると、これらOダイオードが短絡してC,D
点及び端子(9)のレベルがほぼ等しくなり、本増幅器
は動作を停止する。これらのダイオードは、正常時にお
いては逆バイアスとなるので、動作に支障を与えること
はない。
なお、ムSO検出されない通常の正常動作状態では、比
較器(lτ)及び(14’、り出力は共KHレベルであ
り、アンド・r−) (15−3)よりアンド・ダート
(15−2)KHレベル信号を供給するので、変換回路
(2)は通常のバイアス電流の制御動作を°する。しか
し、上述のようK Aso検出されると、比較器(1ワ
。
較器(lτ)及び(14’、り出力は共KHレベルであ
り、アンド・r−) (15−3)よりアンド・ダート
(15−2)KHレベル信号を供給するので、変換回路
(2)は通常のバイアス電流の制御動作を°する。しか
し、上述のようK Aso検出されると、比較器(1ワ
。
(14’)の系は比較器(ロ)、I4の系よシ優先して
動作するのである。
動作するのである。
これまで本発明の1実施例について説明したが、本発明
に用いるレベル検出手段(比較・変換)及び積分・駆動
手段は、周知の種々の方法を使用することができるeg
gs図は、駆動回路にホト・カブラ(16−5)を用い
九場合を示す、この場合は、抵抗(16−1)K印加さ
れる信号がHレベルのとき端子C,D間の内部インピー
ダンスが減少するので、動作極性は上述の実施例と逆に
なる。
に用いるレベル検出手段(比較・変換)及び積分・駆動
手段は、周知の種々の方法を使用することができるeg
gs図は、駆動回路にホト・カブラ(16−5)を用い
九場合を示す、この場合は、抵抗(16−1)K印加さ
れる信号がHレベルのとき端子C,D間の内部インピー
ダンスが減少するので、動作極性は上述の実施例と逆に
なる。
第6図は、上述の実施例において説明したような、光電
時定数を小さく放電時定数を大きくするための回路例を
゛示すもので、抵抗(16−1)とコンデンサ(16−
2X)間に抵抗(16−7)とダイ# −1’ (18
−6)の並列回路を挿入している。また、コンデンサ(
16−2)tj、図においてコンデンサ(16−2’)
で示すように、 FET(16−3)、(16−りの両
ドレイン関K[続してもよい。
時定数を小さく放電時定数を大きくするための回路例を
゛示すもので、抵抗(16−1)とコンデンサ(16−
2X)間に抵抗(16−7)とダイ# −1’ (18
−6)の並列回路を挿入している。また、コンデンサ(
16−2)tj、図においてコンデンサ(16−2’)
で示すように、 FET(16−3)、(16−りの両
ドレイン関K[続してもよい。
以上説明したとおり、本発明によれば、出力トランジス
タのバイアス電流を、ラジェータ等を介し温度検出して
温度補償するのではなく、直接出カドランジスj4D電
流を検出し、て予め定めた基準レベルと比較して制御す
るので、バイアス電流は極めて早く安定になる。また、
出力トランジスタの動作にりいて、信号の大きさや温度
ドリフト等に左右されず、當に最小の電流値が設定され
★ットオ7することなく、第311Iや第4図のような
動作を安定に・行なわせることができる。
タのバイアス電流を、ラジェータ等を介し温度検出して
温度補償するのではなく、直接出カドランジスj4D電
流を検出し、て予め定めた基準レベルと比較して制御す
るので、バイアス電流は極めて早く安定になる。また、
出力トランジスタの動作にりいて、信号の大きさや温度
ドリフト等に左右されず、當に最小の電流値が設定され
★ットオ7することなく、第311Iや第4図のような
動作を安定に・行なわせることができる。
111図は従来例を示す回路図、第2図は本発明の実施
例を示す略式回路図、第3及び第4図は第2図のものの
動作説@用波形図、第5及び第6図はそれぞれ本発明に
用いる積分・駆動(ロ)路の他の例を示す回路図である
。 (51* (6)・・・・・出力トランジスタ、 (
’12 、14 、15)・・・・・レベル検出手段−
(16−1,16−2) * (16−1゜IL−2、
16−1,16−7)・・・・・積分手段、 (16−
3。 16−4) * (16−5)・・・・・駆動手段。 第3図 第4図 λ4′W!1111 第5図 第8図
例を示す略式回路図、第3及び第4図は第2図のものの
動作説@用波形図、第5及び第6図はそれぞれ本発明に
用いる積分・駆動(ロ)路の他の例を示す回路図である
。 (51* (6)・・・・・出力トランジスタ、 (
’12 、14 、15)・・・・・レベル検出手段−
(16−1,16−2) * (16−1゜IL−2、
16−1,16−7)・・・・・積分手段、 (16−
3。 16−4) * (16−5)・・・・・駆動手段。 第3図 第4図 λ4′W!1111 第5図 第8図
Claims (1)
- グツシュデル出力トランジスタの各々の出力電流の少な
くとも一方が基準値を越えると第1のレベルの出力信号
を発生し、各々の出力電流が共に上記基準値より小さい
と第2のレベルの出力信号を発生するレベル検出手段と
、咳レベル検出手段の出力信号を積分して積分信号を発
生する積分手段と、上記積分信号に応じて上記出力トラ
ンジスタのバイアス電流を制御する駆動手段とを有する
ことを特徴とする電力増幅器のバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57017737A JPS58150306A (ja) | 1982-02-05 | 1982-02-05 | 電力増幅器のバイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57017737A JPS58150306A (ja) | 1982-02-05 | 1982-02-05 | 電力増幅器のバイアス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58150306A true JPS58150306A (ja) | 1983-09-07 |
Family
ID=11952054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57017737A Pending JPS58150306A (ja) | 1982-02-05 | 1982-02-05 | 電力増幅器のバイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58150306A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013521689A (ja) * | 2010-03-02 | 2013-06-10 | ドゥビアル | A級プッシュプル増幅器 |
-
1982
- 1982-02-05 JP JP57017737A patent/JPS58150306A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013521689A (ja) * | 2010-03-02 | 2013-06-10 | ドゥビアル | A級プッシュプル増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
US4194147A (en) | Parallel connected switching regulator system | |
US7609498B2 (en) | Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated | |
US6285539B1 (en) | Switch driver | |
EP0860926A2 (en) | Thermally aided power sharing of power supplies with or without an external current share line | |
US5073837A (en) | Low voltage protection circuit | |
US6559623B1 (en) | In-rush current control for a low drop-out voltage regulator | |
US6459321B1 (en) | Gate protection clamping circuits and techniques with controlled output discharge current | |
US6184663B1 (en) | Apparatus for driving electric load | |
KR100844052B1 (ko) | 조정기 회로 및 그 제어 방법 | |
US4678984A (en) | Digital power converter input current control circuit | |
TWI831857B (zh) | 用於調節交換式電源供應器之偏電壓的設備 | |
US20090027028A1 (en) | Pulse width modulated controller applied to switch-type voltage regulator | |
WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
US4019096A (en) | Current limiting apparatus | |
GB1570972A (en) | Ignition system including threshold circuit | |
US6713991B1 (en) | Bipolar shunt regulator | |
US5045768A (en) | Off-line battery charger | |
US5705913A (en) | Overdischarge detection device and overdischarge prevention device for a chargeable electric cell, operable with a variable threshold voltage to prohibit discharge in accordance with relative weight of a load | |
EP0030445A2 (en) | High power and high voltage transistor control circuit | |
US20100127676A1 (en) | Power source apparatus | |
JPS58150306A (ja) | 電力増幅器のバイアス回路 | |
JP2765844B2 (ja) | 発電機用の電圧調整器 | |
US11368147B2 (en) | Gate drive circuit | |
US6801063B1 (en) | Charge compensated bootstrap driving circuit |