JPS5813917B2 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel

Info

Publication number
JPS5813917B2
JPS5813917B2 JP48099073A JP9907373A JPS5813917B2 JP S5813917 B2 JPS5813917 B2 JP S5813917B2 JP 48099073 A JP48099073 A JP 48099073A JP 9907373 A JP9907373 A JP 9907373A JP S5813917 B2 JPS5813917 B2 JP S5813917B2
Authority
JP
Japan
Prior art keywords
voltage
sustain voltage
sustain
current
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP48099073A
Other languages
Japanese (ja)
Other versions
JPS5049944A (en
Inventor
安藤倭士
古田宏
清水道博
石崎洋之
村瀬賢三
梅田章三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP48099073A priority Critical patent/JPS5813917B2/en
Publication of JPS5049944A publication Critical patent/JPS5049944A/ja
Publication of JPS5813917B2 publication Critical patent/JPS5813917B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、プラズマ・ディスプレイ・パネルの動作を確
実化するだめの駆動方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a driving method for ensuring reliable operation of a plasma display panel.

一般に、プラズマ・ディスプレイ・パネルを駆動するに
は、パネルの各セルに放電維持電圧、即ち、サステイン
電圧を印加しておき、所要のセルに書込み電圧を印加し
て該セルを放電発光させ、その後はサステイン電圧のみ
で放電発光を継続させ、或いは、所要のセルに消去電圧
を印加して該セルの放電発光を停止するようにしている
Generally, in order to drive a plasma display panel, a discharge maintenance voltage, that is, a sustain voltage, is applied to each cell of the panel, a write voltage is applied to the required cells to cause the cells to discharge and emit light, and then In this case, discharge light emission is continued using only a sustain voltage, or an erase voltage is applied to a required cell to stop discharge light emission from that cell.

前記の如く、セルに印加する各電圧の定め方は良く知ら
れているが、その標準的な場合を第1図について説明す
る。
As mentioned above, the method of determining each voltage to be applied to a cell is well known, and a standard case will be explained with reference to FIG.

第1図において、各ラインは電圧レベルを表わしていて
、記号Vf1は、プラズマ・ディスプレイ・パネルにサ
ステイン電圧を印加して、該サステイン電圧を徐々に上
昇させ、全セルの中、どれか一つでも放電発光した場合
における電圧を表わし、記号■fnは全セルが放電発光
した場合における電圧を表わし、記号vs1は前記と逆
に、前記サステイン電圧を徐々に降下させ、全セルの中
、どれか一つでも放電発光停止した場合における電圧を
表わし、記号Vsnは全セルが放電発光停止した場合に
おける電圧を表わしている。
In FIG. 1, each line represents a voltage level, and the symbol Vf1 indicates that a sustain voltage is applied to the plasma display panel, and the sustain voltage is gradually increased to select one of the cells among all the cells. However, the symbol ■fn represents the voltage when all the cells discharge and emit light, and the symbol vs1 represents the voltage when the sustain voltage is gradually lowered to It represents the voltage when even one cell stops emitting discharge, and the symbol Vsn represents the voltage when all cells stop emitting discharge.

さて、通常、ランダム・アドレスによって選択書込み、
選択消去をする場合、書込み電圧は前記電圧■fnより
若干高目の電圧に設定し、消去電圧は前記電圧■snよ
り若干低目に設定し、サステイン電圧は記号Vsで示し
てあるように電圧■81と電圧Vf1の中間に設定する
ようにしている。
Now, usually write selected by random address,
When selectively erasing, the write voltage is set to a voltage slightly higher than the voltage ■fn, the erase voltage is set to a voltage slightly lower than the voltage ■sn, and the sustain voltage is set to a voltage as shown by the symbol Vs. (2) The voltage is set between 81 and the voltage Vf1.

そして、各電圧は第2図に見られる如き関係でパネルに
印加される。
Each voltage is then applied to the panel in the relationship shown in FIG.

第2図において、21はサステイン電圧波形、22は消
去電圧波形、23は書込み電圧波形をそれぞれ示してい
る。
In FIG. 2, 21 represents a sustain voltage waveform, 22 represents an erase voltage waveform, and 23 represents a write voltage waveform.

ところで、サステイン電圧■5は、前記のようにして、
パネルの放電発光を確実に維持できるレベルに固定的に
設定されるのであるが、それによりパネルが常に安定し
て作動するとは限らない。
By the way, the sustain voltage 5 is determined as described above.
Although it is fixedly set at a level that can reliably maintain the discharge light emission of the panel, it does not mean that the panel will always operate stably.

即ち、外部電源の電圧が変動すると、当然、サステイン
電圧も変動し、例えば、サステイン電圧が低下した場合
には、書込み電圧を印加しても、セルの壁電荷が安定条
件に達するのが遅いため、所謂、立消えの状態になって
しまう。
In other words, when the voltage of the external power supply fluctuates, the sustain voltage naturally fluctuates, and for example, if the sustain voltage decreases, even if a write voltage is applied, the cell wall charge will be slow to reach a stable condition. , it becomes a so-called disappearing state.

また、サステイン電圧が上昇した場合には、消去電圧を
印加しても、放電発光を停止させることができない。
Further, when the sustain voltage increases, even if an erase voltage is applied, discharge light emission cannot be stopped.

更に、前記各電圧はパネルが新しいものとして設定する
のであるから、パネルの特性が経時変化した場合には、
所期の動作をさせることができない。
Furthermore, since each voltage mentioned above is set as if the panel were new, if the characteristics of the panel change over time,
Unable to perform the desired operation.

本発明は、プラズマ・ディスプレイ・パネルを駆動する
にあたり、外部電源変動等によりサステイン電圧が変動
したり、或いはパネルの特性が経時変化した場合でも、
書込み又は消去の際に、壁電荷を急速に増加して安定条
件に移行させ、或いは壁電荷を急速に減少して不安定条
件に移行させるようにして、動作を確実化することを目
的としサステイン電圧(電流)を周期的に印加して放電
発光を維持するプラズマ・ディスプレイ・パネルにおい
て、選択されたセルに放電発光のだめの書込みまたは当
該選択セルにおける放電発光の消去を行なう際、そのア
クセス信号を加える時点の前後いずれか或いはその両方
における所定サイクル数分の前記サステイン電圧(電流
)について、書込みの場合では通常レベルよりも大きな
レベルのサステイン電圧(電流)を、消去の場合では通
常のレベルよりも小さなレベルのサステイン電圧(電流
)を印加するようにしたことを特徴とするプラズマ・デ
ィスプレイ・パネルの駆動方式、を提供するもので、以
下これを詳細に説明する。
When driving a plasma display panel, the present invention provides the ability to operate a plasma display panel even when the sustain voltage fluctuates due to fluctuations in the external power supply or when the characteristics of the panel change over time.
During writing or erasing, the purpose of sustaining is to rapidly increase the wall charge and transition to a stable condition, or rapidly decrease the wall charge and transition to an unstable condition, thereby ensuring operation. In a plasma display panel that maintains discharge light emission by periodically applying a voltage (current), when writing the discharge light emission to a selected cell or erasing the discharge light emission in the selected cell, the access signal is used. Regarding the sustain voltage (current) for a predetermined number of cycles either before or after the application point, or both, in the case of writing, the sustain voltage (current) is at a level higher than the normal level, and in the case of erasing, the sustain voltage (current) is higher than the normal level. The present invention provides a plasma display panel driving method characterized by applying a small level sustain voltage (current), which will be described in detail below.

第3図は本発明を実施してパネルに書込む場合の電圧波
形例を表わすものである。
FIG. 3 shows an example of a voltage waveform when writing to a panel by implementing the present invention.

第3図において、32はサステイン電圧波形、31aは
変調サステイン電圧波形、32は書込み電圧波形をそれ
ぞれ示している。
In FIG. 3, 32 represents a sustain voltage waveform, 31a represents a modulated sustain voltage waveform, and 32 represents a write voltage waveform.

即ち、パネルには、当初、波形31で示されるサステイ
ン電圧■sが印加されているが、波形32で示される書
込み電圧Vfが印加された後、数サイクルにわたり、波
形31aで示す変調サステイン電圧v8wを印加するも
のである。
That is, the sustain voltage ■s shown by the waveform 31 is initially applied to the panel, but after the write voltage Vf shown by the waveform 32 is applied, the modulated sustain voltage v8w shown by the waveform 31a is applied to the panel for several cycles. is applied.

この変調サステイン電圧v8wは第1図に見られるよう
に通常のサステイン電圧v5よりも電圧レベルを高く採
ってある。
As shown in FIG. 1, this modulated sustain voltage v8w has a higher voltage level than the normal sustain voltage v5.

従って、セルに書込み電圧Vfが印加された後,前記の
如き高い電圧レベルの変調サステイン電圧V8wが数サ
イクル持続して印加されるので、セルにおける壁電荷は
急速に立上って安定条件に移行することができる。
Therefore, after the write voltage Vf is applied to the cell, the modulation sustain voltage V8w at a high voltage level as described above is continuously applied for several cycles, so that the wall charge in the cell rapidly rises and shifts to a stable condition. can do.

第4図は本発明を実施してパネルの放電発光を消去する
場合の電圧波形例を表わすものである。
FIG. 4 shows an example of a voltage waveform when the present invention is implemented to erase the discharge light emission of the panel.

図において、41はサステイン電圧波形、41aは変調
サステイン電圧波形、42は消去電圧波形をそれぞれ示
している。
In the figure, 41 indicates a sustain voltage waveform, 41a indicates a modulated sustain voltage waveform, and 42 indicates an erase voltage waveform.

即ち、パネルには、当初、波形41で示されるサステイ
ン電圧■8が印加されているが、波形42で示される消
去電圧■8が印加された後、数サイクルにわたり、波形
41aで示す変調サステイン電圧■seを印加するもの
である。
That is, the sustain voltage 8 shown by the waveform 41 is initially applied to the panel, but after the erase voltage 8 shown by the waveform 42 is applied, the modulated sustain voltage shown by the waveform 41a changes over several cycles. (2) This is to apply se.

この変調サステイン電圧vseは第1図に見られるよう
に通常のサステイン電圧V8よりも電圧レベルを低く採
ってある。
As shown in FIG. 1, this modulated sustain voltage Vse is set at a lower voltage level than the normal sustain voltage V8.

従って、セルに消去電圧Veが印加された後、前記の如
き低い電圧レベルの変調サステイン電圧■seが数サイ
クル持続して印加されるので、セルにおける壁電荷は急
速に立下って不安定条件、即ち消去条件へ移行すること
になる。
Therefore, after the erase voltage Ve is applied to the cell, the modulation sustain voltage SE at a low voltage level as described above is continuously applied for several cycles, so that the wall charge in the cell rapidly falls, creating an unstable condition. In other words, the process moves to the erasing condition.

淘、変調サステイン電圧■seは消去電圧Veが印加さ
れる以前数サイクルにわたり印加するようにしても良い
Alternatively, the modulation sustain voltage (se) may be applied for several cycles before the erase voltage Ve is applied.

第3図及び第4図に関する説明で理解できるように、本
発明によれば、書込み電圧或いは消去電圧を印加する前
後において変調サステイン電圧を印加することにより、
セルの状態を書込み或いは消去が確実に行なわれるよう
に変化させるものである。
As can be understood from the explanation regarding FIGS. 3 and 4, according to the present invention, by applying a modulated sustain voltage before and after applying a write voltage or an erase voltage,
The state of the cell is changed to ensure that writing or erasing is performed.

また、図示例では変調サステイン電圧として、サステイ
ン電圧の振幅を変化させる場合について説明したが、こ
れに限らずサステイン電流に関する振幅を変化させるよ
うにしても良い.第5図には、本発明を実施するのに好
適な回路例が示されている. 図において、Q1乃至Q3はトランジスタ、D1乃至D
3はダイオード、T1乃至T3はトランジスタQ1乃至
Q3のエミツタに接続された入力端子、PW,Ps,P
eはトランジスタQ1乃至Q3のベースに接続された制
御人力端子、Eはサステイン電源、CPはクロツク・パ
ルスの入力端子、OPは出力端子をそれぞれ示している
Further, in the illustrated example, a case has been described in which the amplitude of the sustain voltage is changed as the modulated sustain voltage, but the present invention is not limited to this, and the amplitude related to the sustain current may be changed. FIG. 5 shows an example of a circuit suitable for implementing the present invention. In the figure, Q1 to Q3 are transistors, D1 to D
3 is a diode, T1 to T3 are input terminals connected to the emitters of transistors Q1 to Q3, PW, Ps, P
Reference character e represents a control terminal connected to the bases of transistors Q1 to Q3, E represents a sustain power supply, CP represents a clock pulse input terminal, and OP represents an output terminal.

この回路において、制御入力端子”w,Ps’Peは、
TTL(Transistor−Transistor
Logic)の論理レベルで駆動されるようになってい
る。
In this circuit, the control input terminals "w, Ps'Pe" are
TTL (Transistor-Transistor
Logic).

例えば、端子PWにt1pのパルスが入力されたとする
と、他の端子Ps,Peo入カレベルか゛0”であれば
、トランジスタQ1のみがオンになる。
For example, if a pulse of t1p is input to the terminal PW, only the transistor Q1 is turned on if the input levels of the other terminals Ps and Peo are "0".

そしてサステイン電源Eに■8wlなる電圧が印加され
、そのとき端子CPにクロツク・パルスが入っていれば
、電圧vSw′の波高値と等しい波高値を持つ変調サス
テイン電圧v8wのパルスか端子OPから出力され、パ
ネルに印加される。
Then, if a voltage of ■8wl is applied to the sustain power supply E and a clock pulse is input to the terminal CP at that time, a pulse of the modulated sustain voltage v8w having a peak value equal to the peak value of the voltage vSw' is output from the terminal OP. and applied to the panel.

以下同様に、端子P8,Poを適宜駆動して、通常のサ
スティン電圧Vs或いは消去の際に使用する変調サステ
イン電圧vsoを端子OPから出力してパネルに印加す
る。
Similarly, the terminals P8 and Po are driven as appropriate, and the normal sustain voltage Vs or the modulated sustain voltage Vso used for erasing is output from the terminal OP and applied to the panel.

以上の説明で判るように、本発明によれば、プラズマ・
ディスプレイ・パネルに書込みまだは消去のアクセス信
号を加える時点の前後いずれか、或いは両方における所
定サイクル数分のサステイン電圧または電流の振幅を書
込みの場合では大きく、消去の場合では小さく変化させ
、その後、再び通常の状態に戻すようにして、アクセス
を確実に行なうようにすることができ、外部電源電圧の
変動、パネル特性の変化等の影響を皆無にすることがで
きる。
As can be seen from the above explanation, according to the present invention, plasma
The amplitude of the sustain voltage or current for a predetermined number of cycles is changed either before or after the point in time when a writing or erasing access signal is applied to the display panel, or both, to a large extent in the case of writing and a small amount in the case of erasing, and then, Access can be ensured by returning to the normal state again, and the effects of fluctuations in external power supply voltage, changes in panel characteristics, etc. can be completely eliminated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はプラズマ・ディスプレイ・パネルに印加する電
圧のレベル関係を説明する線図、第2図はパネルに印加
する電圧波形の従来例を示す電圧波形図、第3図及び第
4図は本発明を実施する場合にパネルに加えられる電圧
波形の一例を示す電圧波形図、第5図は本発明を実施す
るのに好適な回路例を示す回路図をそれぞれ表わす。 図において、■8は通常のサステイン電圧、vfは書込
み電圧、■oは消去電圧、VSWは書込み時に加える変
調サステイン電圧、VSeぱ消去時に加える変調サステ
イン電圧をそれぞれ示す。
Figure 1 is a diagram explaining the level relationship of the voltages applied to the plasma display panel, Figure 2 is a voltage waveform diagram showing a conventional example of the voltage waveform applied to the panel, and Figures 3 and 4 are the diagrams used in this book. FIG. 5 is a voltage waveform diagram showing an example of a voltage waveform applied to a panel when carrying out the invention, and FIG. 5 is a circuit diagram showing an example of a circuit suitable for carrying out the invention. In the figure, {circle around (8)} represents a normal sustain voltage, vf represents a write voltage, ■o represents an erase voltage, VSW represents a modulated sustain voltage applied during writing, and VSe represents a modulated sustain voltage applied during erase, respectively.

Claims (1)

【特許請求の範囲】[Claims] 1 サズテイン電圧(電流)を周期的に印加して放電発
光を維持するプラズマ・ディスプレイ・パネルにおいて
、選択されたセルに放電発光のだめの書込みまたは轟該
選択セルにおける放電発光の消去を行なう際、そのアク
セス信号釜加える時点の前後いずれか或いはその両方に
おける所定サイクル数分の前記サステイン電圧(電流)
について書込みの場合では通常レベルよりも大きなレベ
ルのサステイン電圧(電流)を、消去の場合では通常m
レベルよりも小さなレベルのサスティン電圧(電流)を
印加するようにしたことを特徴とするプラズマ・ディス
プレイ・パネルの駆動方式。
1. In a plasma display panel that maintains discharge light emission by periodically applying a saturation voltage (current), when writing the discharge light emission in a selected cell or erasing the discharge light emission in the selected cell, The sustain voltage (current) for a predetermined number of cycles either before or after the access signal is applied.
For writing, the sustain voltage (current) is higher than the normal level, and for erasing, the sustain voltage (current) is usually m
A plasma display panel driving method characterized by applying a sustain voltage (current) at a level smaller than the current level.
JP48099073A 1973-09-03 1973-09-03 Driving method of plasma display panel Expired JPS5813917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP48099073A JPS5813917B2 (en) 1973-09-03 1973-09-03 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP48099073A JPS5813917B2 (en) 1973-09-03 1973-09-03 Driving method of plasma display panel

Publications (2)

Publication Number Publication Date
JPS5049944A JPS5049944A (en) 1975-05-06
JPS5813917B2 true JPS5813917B2 (en) 1983-03-16

Family

ID=14237718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP48099073A Expired JPS5813917B2 (en) 1973-09-03 1973-09-03 Driving method of plasma display panel

Country Status (1)

Country Link
JP (1) JPS5813917B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014811U (en) * 1983-07-06 1985-01-31 株式会社島津製作所 end mill katsuta
JPH0563718U (en) * 1992-01-31 1993-08-24 株式会社米田工具製作所 Centering drill

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674485B2 (en) * 1993-11-11 1997-11-12 日本電気株式会社 Driving method for discharge display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014811U (en) * 1983-07-06 1985-01-31 株式会社島津製作所 end mill katsuta
JPH0563718U (en) * 1992-01-31 1993-08-24 株式会社米田工具製作所 Centering drill

Also Published As

Publication number Publication date
JPS5049944A (en) 1975-05-06

Similar Documents

Publication Publication Date Title
JP2772753B2 (en) Plasma display panel, driving method and driving circuit thereof
JP5213181B2 (en) Discharge circuit and display device having the same
CN114241976A (en) Pixel circuit and display panel
US20230419883A1 (en) Driving signals and driving circuits in display device and driving method thereof
US4496879A (en) System for driving AC plasma display panel
KR100493912B1 (en) Apparatus and method for driving of plasma display panel
JPS5813917B2 (en) Driving method of plasma display panel
JPH0151198B2 (en)
JPS6333718B2 (en)
CN215265528U (en) Drive circuit and display device
JP2020523641A (en) Light emission control drive circuit, light emission control driver, and organic light emitting display device
US6208084B1 (en) Display device including display panel using AC discharge
KR20060016805A (en) Plasma display device
KR100906647B1 (en) Semiconductor memory apparatus for reducing power consumption
KR20190141781A (en) Light emission control circuit, light emission control driver and display device
JPS5839117A (en) Mos transistor driving circuit
US11810512B2 (en) Pixel circuit and display panel
KR20030013561A (en) method of driving a AC-type plasma display panel
KR100364725B1 (en) Apparatus and method for driving plasma display panel
JPH07134566A (en) Method for driving dc type gas discharge light emitting device
KR20230143650A (en) Pixel circuit and display apparatus having the same
TWI233085B (en) Light emitting panel display device
CN117456907A (en) Pixel driving circuit, display panel and display device
JPS5836354B2 (en) Gas Hoden Panel Nokudo Houshiki
KR20050041720A (en) Driving method of plasma display panel and plasma display device