JPS58110033A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装曾、特にアモルファス半導体層を具備
する素子、及びその製造方法に関するものである。

試みられている。このａ−８ｔは例えば真空蒸着法で基
板上に堆積せしめるが、この際、ａ−８ｉ中のダングリ
ングボンドを水素原子で埋めてその感光特性を良くする
ために活性水素ガスを供給し、かつａ−８ｔの電気伝導
度を制御するために燐、アルミニウム等のドーパントを
蒸発せしめてａ−８ｉ中にドープすることがある。

この種の水素含有ａ−８ｉ　（ａ−８ｉ　：　Ｈ）を用
いた具体的構造として、下部電極層と下部電極層との間
に１−８ｔ　：　Ｈ層を設けることが多い。ところが一
般に、この種ａ−８ｔ　：　Ｈ素子においてはａ−８ｉ
：Ｈ膜の厚さが約１μｍと比較的薄いために、第１図に
示す如＜　ａ−ｓｉ　：　Ｈ膜１中にピンホール２が無
視できない程度に発生してしまう。このピンホール２に
よりて、ａ−８ｔ　：　Ｈ膜ｌ上に被宥した上部電極３
がピンホール２を介し下部電ｆ＋＠４に接触し、上下の
両電極間が短絡する事態が生じることが判明した。この
結果、第２図に等価回路で示すように、この素子５の両
極間に上記短絡箇所による付加抵抗Ｒが入りてしまい、
この抵抗分と素子５の内部抵抗ｒとが閉回路中に直列接
続されたのと等価となり、これによって抵抗Ｒが入らな
い場合に比べて素子に多くのリーク電流が発生し、その
開放電圧Ｖ。Ｃが低下することになる。このために素子
自体が使用に供し得ないものになってしまうのである。

上記した下部電極４は金属板、金属箔又はガラス板上に
蒸着法、スパッタリング法等によって形成された金属薄
膜からなるのが一般的である。この上にグロー放電法、
スパッタリング法、蒸着法等でａ−８ｉ：Ｈ膜を形成す
る場合、上記した如きピンホールを発生し易いが、この
原因は幾つかある。１つは、第３Ａ図に示す如く、下部
電極４上に付着した塵埃等の異物６がａ−８ｉ　：　Ｈ
膜１の形成後に剥離して、ピンホール２が生じることで
ある。また、第３Ｂ図の如く、下部電極４上に付着した
有機物からなる汚物７（油膜等）が存在していると、そ
の上のａ−８ｉ：Ｈ膜１の付着強度が低下し、有機物の
付着量が多いときにはａ−８ｉ二ｌ（と有機物とが混合
又は反応して変質する。この変質部分８又は付着性の悪
い部分は、膜強度が低いためＫａ−８１：　Ｈの製膜後
に剥離し易く、やはりピンホール２を生ぜしめるのであ
る。

本発明者は、こうした実情を考慮して、上記のピンホー
ルに起因する素子特性の劣化を防止すべく検討を重ねた
結果、極めて有効な対策を見出し、本発明に到達したの
である。

即ち、本発明によれば、下部電極層が酸化され易い導電
性材料で形成され、上記ピンホールの如き半導体層中の
欠除部における下部電極層の表面域が酸化物に変換され
た構造にしたことを特徴としている。従りて、上記酸化
物の絶縁作用によって、半導体層の欠除部内に上゛都電
極層等の導体層が入シ込んでも下部電極層との電気的接
触（導通）を阻止できるから、素子特性を良好なものに
保持することが可能となる８、また、上記酸化物は残し
ておいても、素子全体に占める割合が小さいことから莢
質的に問題とはならない。

この本発明による半導体装置は、・酸化され易い下部電
極層上に半導体を形成した後に表面酸化処理を施し７て
上記した酸化物を下部電極層の露出表面域に形成し、そ
の後に上部電極層を形成することによって製造するのが
望ましい。この方法によれば、上ｎピしたピンホールの
如き欠除部において１部電極層の表面域に、上部電極層
を絶縁する酸化物を確実に生成でき、信頼性の高い装置
を作成することができる。

以下、本発明を第４図〜第８図に示す実施例について更
に詳細に説明する。

まず＠４図について素子構造をその製造工程に沿って説
明する。

第４Ａ図のように、上述した方法に従い、良導電性の金
属板等の基板（図示せず）上に蒸着法等で形成した下部
電極層４上にグロー放電法、スパッタリング法又は蒸着
法でａ−８ｉ　：　Ｈ膜１を成長せしめる。このときａ
−８ｉ　：　）（膜１は厚さ１μｍ程度と薄いために各
所にピンホール２が生じている。

次帆で第４Ｂ図のように、表面側を酸化処理することに
よって、ピンホール２内に露出していた下部電極層４０
表面域をその酸化物１ｏに変換せしめる。下部電極層４
拡酸化され易い材料で形成しているため、酸化物１０は
迅速に生成するが、同時にａ−Ｂｔ：Ｈ膜１の表面は下
部電極層４よすは酸化の程度拡小さいが上記酸化物１ｏ
に連続した薄いシリコン酸化被膜１１に変化するように
してよい。

まえ下部電極層４自体は良導電体であってその上のａ−
８ｉ：ＨＪ［１に悪影響を及ぼさず、ａ−８ｉ：Ｈ膜１
と良好に接触し得、かっＩＬ−８ｉ：Ｈ膜１の接着強度
が充分となるようにすることが必要である。

次い−ｔ’第４ｃ図のように、蒸着法等によってピンホ
ール２の部分を含む全面に上部電極層３を被着し、素子
５を完成させる。

このようにして得られた素子によれば、ビンボール２に
おける下部電極層４の表面が酸化物１ｏで榎われている
ために、その良絶縁作用によって上部電極層３との間を
充分に絶縁し、既述した如き両電極間の短絡現象を防ぐ
ことができる。この結果、ピンホール２におけるリーク
電流をなくし、充分な出力電圧を得ることができる。

下部電極層４の構成材料は上記したことから適切に選択
する必要があるが、特に、アルミニウム、クロム、チタ
ン、ゲルマニウム、鉄とするのがよい。これらは一般に
、ａ−８ｉよシも酸化速度が大きく、上記酸化処理によ
って迅速に酸化され得る性質を有している。

上記酸化処理は、大別して次の２種類の方法で行なうこ
とが望ましい。

（１）酸化性雰囲気（特に酸素雰囲気）中で加熱処理す
る。この場合、１００〜３００℃で５〜ｌＯ分間処理す
るのがよいが、特に３００℃を越えて温度が高くなりす
ぎるとａ−８ｉが劣化する恐れがある。

（２）活性化又はイオン化した酸化性ガス（特に酸素ガ
ス）中に表面を曝す。この場合、（イ）下部電極層（又
は基板）にθ〜−６ＫＶの直流電圧又は０〜６ＫＶの交
流電圧を印加し、かつ室温〜３００℃で５〜１０分間処
理すると、下部電極層の露出量へ酸化性ガスが充分に吸
引されかつその酸化作用が促進される。（→酸化性ガス
のグロー放電中に曝しながら室温〜３００℃で５〜１０
分間処理するのもよい。

これらの酸化方法は、ａ−８ｉ膜１の形成方法に応じて
適宜採用でき、ａ−８ｉ膜１を蒸着法で形成するときに
は上記（２）の０）の方法を使用する。この方法では、
基板を同蒸着装置内に配し、ａ−８ｉ蒸着時に使用した
水素放電管に酸素を導入し、活性又はイオン化酸素を送
シ込んで酸化することができる。また、ａ−８ｉ膜１を
スパッタリング法で付けるときには上記（２）の（ロ）
の方法がよく、グロー放電法（例えば０２とＡｒとの混
合ガス中）で付けるときには上記（１）の方法を用いる
とよい。

なお、既述の第３Ｂ図に示した有機物７が上記酸化処理
の直前まで下部電極上に残っていたとしても、上記酸化
処理時に酸化除去されるので問題はないが、このために
は上記（２）の（へ）、（→の酸化方法を適用すること
が有効である。また、下部電極層上にａ−８ｉ膜を形成
するときには、下部電極層の表面に存在し得る酸化膜を
イオンボンバード等の方法で予め充分に除去してから、
ａ−ｇｉ膜を形成することが望ましい。

次に、本実施例において使用可能なａ−８Ｌ膜（必要と
あれば電極層）形成用の装置、例えば真空蒸着装置を第
５図について説明する。この装置は、被蒸着基板２１及
びシリコン蒸発源ｎを収容した真空槽（即ちペルジャー
）２３を具備している。

基板２１はヒーター冴で３５０〜４５０℃に加熱される
一方、直流電源６によシ０〜−６ＫＶの直流バイアス電
圧が印加される。図中、訪は活性水素及び水素イオンを
導入するための導入管、２７は水素ガス四を活性化及び
イオン化するために導入管部中に設けられた放電管、列
は排気管であって真空ポンプ（図示せず）に接続されて
いる。

この装置を用いることによって、例えば１０−４’ｌ’
ｏｒｒオーダーの真空下で蒸発源２２から蒸発されたシ
リコンを基板２１上にａ−８ｉとして堆積させると同時
に、負電位の基板２１上へ導入管がからの活性ガスを吸
引して堆積するａ−８ｉ中に水素原子を結合せしめ、上
述したダングリングボンドを水素原子で塩めるようにす
る。得られた水素含有ａ−８１は、暗抵抗及び光感度と
もに充分なものとなシ、膜質が均一でばらつきの少ない
ものとなっている。

また、上記の水素ガス四に代えて、或いは水素ガスと同
時に、同様の作用（ａ−８ｉのダングリングボンドを埋
める作用）を行なうフッ素等の・・ロゲンガスや、シラ
ンガスを導入してもよい。また、別の修飾ガスとして、
アモルファスシリコンの抵抗値を高めたアモルファス酸
化シリコン、アモルファス窒化シリコンを形成するため
の不純物、例えば酸素原子、窒素原子を供給する酸素ガ
ス、窒素ガス、アンモニアガス等や、アモルファスシリ
コンの導電型を決めるドーパシト、例えばリンやボロン
、砒素を供給するホスフィン、ジボラン、アルシン、更
にはアモルファス炭化シリコン全形成するためのメタン
ガス等の炭化水素ガスも包含される。これらの修飾ガス
は１種若しくは複数種を同−又は別個の導入管から導入
することができる。上記したドーパントは、周期表第■
族及び第■族元素から選択されるが、その供給方法とし
て、少なくとも１種のドーパントの蒸錨源をペルジャー
内に配し、シリコンと同時に蒸着するようにしてもよい
。

なお、上記装置においては、水素ガス等の放電管ｎをペ
ルジャーｎ外に配しているので、ペルジャー回内に配す
る場合に比べて、汚染が非常に少なくｊ！ｔ）、操作時
のペルジャー内の熱やガスで放電管の電極や構成材料が
損傷を受けることがない。

従って、放電管の材質の選択の自由度が大きくなり、ま
たその構造や配置も任意に行なうことができる。また、
放電管内の冷却用水冷パイプ（図示せず）の構造も設計
し易く、その冷却効率も良好となると共に、放電管自体
の交換作業もペルジャー外で容易に行なえる。但、活性
ガスを送シ込むという点では、放電管をペルジャー内に
設けてよいことは勿論である。

なお、この真空蒸着装置は上述した上下の電極層を形成
する際にも使用してよい。また、上述した酸化処理にも
使用可能であるが、この場合には上記の放電管ｌに酸化
性ガスを供給し、これを活性化又はイオン化して下部電
極及びａ−８ｔの面に作用させることができる。

第６図は、上記した方法を適用して形成された、ａ−８
ｉ層１を光導電層として有する素子、例えば太陽電池を
示すものである。このうち、ａ−８ｉ層１は２層構造か
らなシ、下部のａ−８ｉ層１ａはドーパントによりてＮ
型化され、下地の下部電極４に対し良好なオーミックコ
ンタクト性を有している。２層目のａ−ｆＪｉ層ｌｂは
ドーパントのない真性半導体であり、その表面には上述
した薄い８１０、膜１１が形成されている。光を入射さ
せるべき最上面にはｐｔからなる上部電極３が被着され
、更にＰｄ電極（資）が所定パターンに設けられている
。　、表お、２１はステンレス鋼勢の基板である。

このような太陽電池を用いて、各種の実験を行なったと
ころ、次の如き結果が得られた。

本発明に従って下部電極４として酸化され易い例えばア
ルミニウムを用い、上述した方法でａ−８ｉ層１形成後
に酸化処理した後に上部電極３を設けた場合、開放電圧
（ｖｏｃ）、短絡電流（Ｉｓｃ）、光電変換効率ηは次
の如くでありた。

但、照射した光はＡＭＩ　（１００ｍＷ／ａｊ）とした
。

Ｖ６ｃ　５８０ｍＶ Ｉ２Ｏ３ｍＡ／　ｃｓｉ η　約３チ また、比較のために、下部電極４を従来のＡｕ電極又は
ステンレス鋼（ＳＵＳ）電極とし、従来構造の太陽電池
を作成した場合、次のデータが得られた（但、照射光は
ＡＭＩ）。

ｖｏｃ　２００ｍＶ Ｉ６ｃ３ｍＡ／ｃｊ η　約０．２％ この結果から、本発明に従うｔ素子の優位性が明らかで
ある。従来構造では、既述したピンポールによる短絡で
リーク電流が生じるために、素子特性が劣化している。

なお、この従来構造の下部電極拡酸化され難い材質から
なっているので、仮に本発明における上述した酸化処理
を施してもピンホール部分に酸化膜を形成し難く、上記
の短絡現象を防止することはできない。本発明による第
６図の構造においては、簡略化のためにａ−８ｉのピン
ホールは図示省略されているが、ａ−３ｉ表面に生じる
酸化膜１１については素子特性に悪影響を与えることは
ない。むしろ、酸化膜１１は電極−ａ−８１間の接合特
性を向上させるＭＯ８構造を形成している。

第７図は、本発明を電界効果トランジスタ（ＦＥＴ）、
例えばＭ　Ｉ　Ｓ　（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ
ｇ＠ｍ１ａｏｎｄｕｃｔｏｒ　）　Ｆ　Ｅ　Ｔに応用し
た例を示すものである。

この場合、ａ−８ｉ層１をＰ型不純物のドーピングによ
ってＰ型基板とし、上述した酸化処理後にａ−８ｉ表面
に成長したＳｉＯ□膜１１膜体１自化膜として用い、こ
の上に上部電極３（即ちゲート電極）を選択的に残すよ
うにしている。ａ−８ｔ層１は公知のレーザーアニール
技術によって予メ単結晶化しておくのがよい。３１及び
３２はＮ１型ソース又はドレイン領域ズあって、ａ−Ｓ
ｉ層１の形成後にＮ型不純物（例えばリン、砒素）の拡
散又はイオン打込みによって選択的に形成されたもので
ある。ゲート電極３としてチタン等の高融点金属を用い
ると、それを”マスクとして上記Ｎ型不純物をイオン打
込み、更にはアニールすることが可能となり、セルファ
ライン（自己整合的）にソース及びドレイン領域を形成
することができる。なお、このゲート電極３を形成する
には、例えば上述の第４Ｃ図の工程後に電極材料層３を
フォトエツチングでバターニングすればよい。この場合
、ピンホール２内にある電極材料はエツチングされずに
そのまま残ってしまうことがあっても、酸化物１０によ
って下部電極４とは電気的に分離される。

これに反し、従来の構造では、ピンホール２内に残った
電極材料が下部型ｆｆ４と導通するために、その電位の
影響がａ−Ｓｉ層１の表面近傍へ直接及び、ａ−Ｓｉ層
１上に設ける層間絶縁膜（図示せず）上の素子間のアル
ミニウム配線又は電極（図示せず）との間に望ましくな
い相互作用が生じる可能性がある。或いは、ピンホール
２の部分での層間絶縁膜の付きが悪いと、そこに水分等
の不純物質が侵入して下部電極４に達し、電気的不良を
生ぜしめる恐れがあるが、本発明に従う構造では上述し
九酸化物１０の絶縁作用で上記不純物質による悪影響を
防止できる効果がある。

第８図は、第７図のＦＥＴを実際にＩＣに組込んだ場合
の構造を示している。

この場合には、上述したａ−Ｓｉ層１表面の酸化膜１１
はゲート酸化膜としては用１９ず、公知の選択酸化骸術
によるフィールドＳｉＯ□膜羽を形成する際の耐酸化マ
スク３４（Ｓｉ３Ｎ４膜）の下地膜として用いている。

ゲート酸化膜はこの選択酸化後に８ｉ、Ｎ４膜あ及び５
ｉｎ２膜１１をエツチングで除去してから、ゲート酸化
を施すことによって形成する。

このよりなＦＥＴ構造においても、上述のピンホール２
内に従来のように下部電極４が霧出していると、ピンホ
ール２の箇所には上記フィールドＳｉｎ、膜羽が均一に
成長しないから、その上に設けたアルミニウム配線又は
電極（図示せず）がピンホール２内に入り込んで下部電
極４と短絡してしまう可能性がある。こうした事態は、
本発明のように上述の酸化物１０を形成しておけば効果
的に防止することができる。

以上、本発明を例示したが、上述した例は本発明の技術
的思想に基いて更に変形が可能である。

例えば、゛半導体層の構成材料は種々選択できる。

また、本発明は上述したデバイスに限らず、ホトセンサ
ー吟の様々な装置に適用可能である。

【図面の簡単な説明】

第１図〜第３図は従来の素子構造を説明するものであっ
て、 第１図は要部断面図、 第２図は素子の等価回路図、 第３Ａ図及び第３Ｂ図はピンホールの発生原因を示す要
部の各断面図 である。 第４図〜第８図は本発明の実施例を示すものでありて、 第４Ａ図〜第４Ｃ図は素子の製造プロセスを順次示す要
部の各断面図、 第５図は真空蒸着装置の概略断面図、 第６図は太陽電池の一部断面図、 第７図はＭＩＳＦＥＴの断面図、 第８因Ｉ／１Ｍｌ５ＦＥＴのＩＣの一製造工程における
断面図 である。 なお、図面に用いられている符号において、１．１＆、
１ｂ・・・・・・・・・・・・・・・ａ−８ｔ：Ｈ膜２
・・―・・・ｅ・・・…・・ピンホール３・・・・・・
・・・・・・・・・上部電極層４・・・・・・・・・・
・・・・・下部電極層５−−−−・・・・・・・・・・
・素子１０・・・・・・・・・・・・酸化物 １１・・・・・・・・・・・・ＳｉＯ□膜２１・・・・
・・・・・・・・基板 ｎ・・・・・・・・・・・・蒸発源 ２７−・・・・・・・・・・・放電管 である。 代理人　弁理士　　掻板　　宏 第２図 第３Ａ図

Claims (1)

1. 【特許請求の範囲】 １、下部電極層と上部電極層との間に半導体層を有する
   半導体装置において、前記下部電極層が酸化され易い導
   電性材料からなり、前記半導体層の欠除部における前記
   下部電極層の表面域が酸化物に変換されていることを特
   徴とす不半導体装置。 ２、下部電極層がアルミニウム、クロム、チタン、ゲル
   マニウム又は鉄からなる、特許請求の範囲の第１項に記
   載した装置。 ３、半導体層が水素及び／又はノ・ロゲン含有真性又ハ
   トーブトアモルファスシリコン、アモルファス酸化シリ
   コン、アモルファス窒化シリコン又ハアモルファス炭化
   シリコンからなる、特許請求の範囲の第１項又は第２項
   に記載した装置。 ４、半導体層にピンホールが存在し、このピンホール内
   に露出した下部電極層の表面から半導体層の全表面にか
   けて酸化物被膜が形成され、この酸化物被膜上に上部電
   極層が設けられている、特許請求の範囲の第１墳〜第４
   項のいずれか１項に記載した装置。 ５、半導体層を光導電層とする光学素子として用いられ
   る、特許請求の範囲の第１項〜第４項のいずれか１項に
   記載した装置。 ６、半導体層を基板とする電界効果トランジスタとして
   用いられる、特許請求の範囲の第１墳〜第４項のいずれ
   か１項に記載した装Ｔ−０７、酸化され易い導電性材料
   からなる下部電極層上に半導体層を形成する工程と、こ
   の形成後に表面側を酸化処理する工程と、この酸化処理
   後に上部電極層を形成する工程とを有することを特徴と
   する半導体装置の製造方法。 ８、下部電極層をアルミニウム、クロム、チタン、ゲル
   マニウム又は鉄で形成する、特許請求の範囲の第７項に
   記載した方法。 ９、半導体層を水素及び／又はハロゲン含有真性又ハｔ
   ”−７’ドアモルファスシリコン、アセルファス酸化シ
   リコン、アモルファス窒化シリコン又はアモルファス炭
   化シリコンで形成する、特許請求の範囲の８７項又は第
   ８項に記載した方法。 １０、酸化性雰囲気中で加熱することによって酸化処理
   を行なう、特許請求の範囲の第７項〜第９項のいずれか
   １項に記載した方法。 １１、１００〜３００℃で５〜１０分間加熱する、特許
   請求の範Ｈの第１０項に記載した方法。 １２、活性化又はイオン化された酸化性ガス中に表面を
   曝すことによって酸化処理を行なう、特許請求の範囲の
   第７項〜第９項のいずれが１項に記載した方法。 １３、下部電極層にθ〜−６ＫＶの直流電圧又はθ〜６
   ＫＶの交流電圧を印加し、室温〜３ｏｏ℃に保持して５
   〜１０分間酸化処理する、特許請求の範囲の第１２項に
   記載した方法。 １４、酸化性ガスのグロー放電中に曝しながら室温〜３
   ００℃に保持して５〜１０分間酸化処理する、特許請求
   の範囲の第１２項に記載した方法。 １５、下部電極層の表面にある酸化膜を予め除去した後
   、半導体層を前記下部電極層上に形成する、特許請求の
   範囲の第７項〜第１４項のいずれか１項に記載した方法
   。 １６、シリコン蒸発源からシリコンを蒸発せしめる一方
   、修飾ガスとして、水素、ハロゲン、酸素、窒素、シラ
   ン、ホスフィン、ジボラン、アルシン、炭化水素及びア
   ンモニアからなる群よシ選ばれた少なくとも１種を供給
   して半導体層を特徴する特許請求の範囲の第９項に記載
   した方法。 １７、周期表第■族及び第Ｖ族元素から選ばれた少なく
   とも１種のドーパント蒸発源も真空槽内に配し、この蒸
   発源から蒸発せしめたドーパントをドープした半導体層
   を特徴する特許請求の範囲の第９項に記載した方法。 １８、シリコン蒸発源からシリコンを蒸発せしめる一方
   、修飾ガスとして、水素、ハロゲン、酸素、窒素、炭化
   水素及びアンモニアからなる群より選ばれた少なくとも
   １種を供給して、水素及び／又はハロゲン含有アモルフ
   ァスシリコン、アモルファス酸化シリコン、アモルファ
   ス窒化シリコン又はアモルファス炭化シリコンを下部電
   極層上に堆積させる、特許請求の範囲の第１７項に記載
   した方法。 １９、真空槽内に供給されるガスとして、放電装置によ
   り生成された活性元素及び／又はイオンを含むガスを用
   いる、特許請求の範囲の第１２項、第１３項及び第１６
   項〜第１８項のいずれか１項に記載した方法。 加、真空槽内に供給されるガスを真空槽外に設けられた
   放電装置によシ活性化又はイオン化する、特許請求の範
   囲の第１９項に記載した方法。 ２１、半導体層を光導電層とする光学素子を特徴する特
   許請求の範囲の第７項〜第加項のいずれか１項に記載し
   た方法。 ｎ、半導体層を基板とし、この中に能動領域を形成した
   電界効果トランジスタを特徴する特許請求の範囲の第７
   項〜第加項のいずれか１項に記載した方法。