JPS58107921A - Current supply device - Google Patents

Current supply device

Info

Publication number
JPS58107921A
JPS58107921A JP20857581A JP20857581A JPS58107921A JP S58107921 A JPS58107921 A JP S58107921A JP 20857581 A JP20857581 A JP 20857581A JP 20857581 A JP20857581 A JP 20857581A JP S58107921 A JPS58107921 A JP S58107921A
Authority
JP
Japan
Prior art keywords
transistor
current
bias
load
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20857581A
Other languages
Japanese (ja)
Other versions
JPH0317122B2 (en
Inventor
Hiroshi Mizuguchi
博 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20857581A priority Critical patent/JPS58107921A/en
Publication of JPS58107921A publication Critical patent/JPS58107921A/en
Publication of JPH0317122B2 publication Critical patent/JPH0317122B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Abstract

PURPOSE:To attain excellent limit characteristics against ambient temperature change and to prevent the deterioration in the rate of utilization of a power supply voltage, by limiting a bias of an input of a transistor (TR) connected in series with a load to the power supply by means of a comparison means. CONSTITUTION:TRs 2 and 8 are formed on an IC chip and the emitter area of the TR2 is 100 times that of the TR8. When IM>100I0 is established where IM is a current flowing to a DC motor 3 which is load and I0 is an output current of a constant current source 9, the potential of an inverting input 10a of a comparator 10 is higher than the potential of a non-inverting input 10b and a current supplied from a bias supply means 7 is absorbed in an output 10c, then the emitter current of the TR2 rapidly decreases. Since balancing is kept when the IM is equal to 100I0, the IM is made dependent on the I0.

Description

【発明の詳細な説明】 本発明は出力電流制限機能を有する電流供給装置に係り
、きわめて簡単な構成で優れた制限特性を有する電流供
給装置を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a current supply device having an output current limiting function, and provides a current supply device having an extremely simple configuration and excellent limiting characteristics.

従来からよく知られているこの種の装置は、例えば、T
、n、s、Hainilton : Handbook
 oflinaar integrated elec
tronics forresearch ” McG
RAW−HILL  Book Company(UK
) Lim1ted  、 London (1977
)(7)318ページに示されている様に負荷と直列に
電流検出抵抗を挿入し、この検出抵抗の両端に発生する
電圧を検出トランジスタのベース・エミッタ間に印加す
るという方法が多用されてきた。
Conventionally well known devices of this type include, for example, T
,n,s,Hainilton: Handbook
oflinaar integrated elec
tronics forresearch” McG
RAW-HILL Book Company (UK
) Lim1ted, London (1977
) (7) As shown on page 318, a method often used is to insert a current detection resistor in series with the load and apply the voltage generated across this detection resistor between the base and emitter of the detection transistor. Ta.

しかしながら、バイポーラトランジスタのベース・エミ
ッタ間のニー電圧(Knee Voltage )は周
知の様に2 m170前後の負の温度係数を有し、しか
も電流検出抵抗もモノリシックICのテップ上に構成し
たとすると、I(3内の拡散抵抗の抵抗値が一般に20
001)pm程度の正の温度係数を有しているので、全
体としては制限電流値が60o。
However, as is well known, the knee voltage between the base and emitter of a bipolar transistor has a negative temperature coefficient of around 2 m170, and if the current detection resistor is also configured on the step of a monolithic IC, the I (The resistance value of the diffused resistor in 3 is generally 20
001) Since it has a positive temperature coefficient of about pm, the overall limit current value is 60o.

ppm位の負の温度係数を有し、例えば制限電流値’i
 20 ℃において1人に設定したとしても、120℃
ではその値が0.6Aになってしまい問題が多かった。
It has a negative temperature coefficient of about ppm, for example, the limiting current value 'i
Even if it is set for one person at 20℃, the temperature will rise to 120℃.
In this case, the value was 0.6A, which caused many problems.

また、負荷に直列に電流検出抵抗ケ挿入すると、その分
だけ電力損失が増加し、電源電圧の利用率も悪化すると
いう問題があった。
Furthermore, when a current detection resistor is inserted in series with the load, there is a problem in that the power loss increases by that amount, and the utilization rate of the power supply voltage also deteriorates.

本発明の電流供給装置は以上の様な問題を解消するもの
である。
The current supply device of the present invention solves the above problems.

第1図は本発明の一実施例に係る電流供給装置の回路結
線図を示したものである。同図において、電源1の両端
にはトランジスタ2のコレクタ・エミッタ間と直列に負
荷である直流モータ3が接続され、前記トランジスタ2
のベース・エミッタ間には抵抗4が接続されているとと
もに同ベースにはトランジスタ6のエミッタが接続され
ている。
FIG. 1 shows a circuit connection diagram of a current supply device according to an embodiment of the present invention. In the figure, a DC motor 3, which is a load, is connected to both ends of a power supply 1 in series with the collector-emitter of a transistor 2.
A resistor 4 is connected between the base and emitter of the transistor 6, and the emitter of a transistor 6 is connected to the base of the resistor 4.

前記トランジスタ6のコレクタは抵抗6を介してプラス
側給電線路1aに接続され、前記トランジスタ5のベー
スとプラス側給電線路1aの間には。
The collector of the transistor 6 is connected to the positive power supply line 1a via a resistor 6, and the transistor 6 is connected between the base of the transistor 5 and the positive power supply line 1a.

例えば可変抵抗器などのバイアス供給手段子が接続され
ている。
For example, a bias supply means element such as a variable resistor is connected.

一方、前記トランジスタ2のエミッタが接続されたマイ
ナス側給電線路1bにはトランジスタ8のエミッタが接
続され、前記トランジスタ8のベース1ri同コレクタ
に接続され、同コレクタとプラス側給電線路1aの間に
は定電流源9が接続されている。さらに、前記トランジ
スタ2のベースにはオーブンコレクタ出力形式のコンパ
レータ1゜の反転入力端子10aが接続され、前記コン
パレータ1oの非反転入力端子10bは前記トランジス
タ8のコレクタ(ベース)に接続され、同出力端子10
Cは前記トランジスタ5のベースに接続されている。
On the other hand, the emitter of a transistor 8 is connected to the negative feed line 1b to which the emitter of the transistor 2 is connected, the base 1ri of the transistor 8 is connected to the collector, and there is a connection between the collector and the positive feed line 1a. A constant current source 9 is connected. Further, an inverting input terminal 10a of an oven collector output type comparator 1° is connected to the base of the transistor 2, and a non-inverting input terminal 10b of the comparator 1o is connected to the collector (base) of the transistor 8, and the same output terminal is connected to the base of the transistor 2. terminal 10
C is connected to the base of the transistor 5.

さて、第1図の回路において、少なくともトランジスタ
2とトランジスタ8が同−ICチップ上に形成され、前
記トランジスタ2は前記トランジスタ8の100倍のエ
ミッタ面積を有しているものとし、定電流源9の出力電
流を工oとし、負荷の直流モータ3に流れる電流をIM
とすると、1、)100IO が成立したときに、コンパレータ1oの反転入力端子1
0aの電位が同非反転入力端子10bの電位よりも高く
なり、バイアス供給手段7から供給される電流が前記コ
ンパレータ1oの出力端子10Cに吸収されるので、前
記トランジスタ2のエミッタ電流は急激に減少する。結
局、IM −100I□ が成立している状態で平衡が保たれるから、負荷電流1
Mは定電流源9の出力電流Ioに依存することになる。
Now, in the circuit of FIG. 1, it is assumed that at least transistor 2 and transistor 8 are formed on the same IC chip, transistor 2 has an emitter area 100 times that of transistor 8, and constant current source 9 Let the output current of
Then, when 1,)100IO is established, the inverting input terminal 1 of the comparator 1o
The potential of the transistor 0a becomes higher than the potential of the non-inverting input terminal 10b, and the current supplied from the bias supply means 7 is absorbed by the output terminal 10C of the comparator 1o, so the emitter current of the transistor 2 decreases rapidly. do. In the end, balance is maintained with IM -100I□ established, so the load current 1
M depends on the output current Io of the constant current source 9.

すなわち、前記出力電流Io k適当に設定することに
より、負荷電流の制限値を自由に設定する  、ことが
出来る〇 第1図の回路では負荷に直列に電流検出用の抵抗が接続
されていないので、電流検出抵抗による電力損失の増大
や電源電圧の利用率の悪化なども無く、また、制限電流
値の温度係数もほぼ零にすることが出来る。
In other words, by appropriately setting the output current Iok, it is possible to freely set the limit value of the load current. In the circuit shown in Figure 1, there is no current detection resistor connected in series with the load. There is no increase in power loss due to the current detection resistor, there is no deterioration in the utilization rate of the power supply voltage, and the temperature coefficient of the limiting current value can be made almost zero.

第2図は本発明の別の実施例を示したもので、第2図に
おいて、トランジスタ5のベースとマイナス側給電線路
1bの間には電圧安定化回路ケ構成する定電圧ダイオー
ド11とトランジスタ120ベース・エミッタ間が直列
に接続され、前記トランジスタ120ベース・エミッタ
間には抵抗13が接続されている。
FIG. 2 shows another embodiment of the present invention. In FIG. 2, a constant voltage diode 11 and a transistor 120 forming a voltage stabilizing circuit are connected between the base of the transistor 5 and the negative feed line 1b. The base and emitter of the transistor 120 are connected in series, and a resistor 13 is connected between the base and emitter of the transistor 120.

また、前記定電圧ダイオード11と前記トランジスタ6
のベースの接続点にはトランジスタ14のベースが接続
され、前記トランジスタ14のエミッタは抵抗16を介
してマイナス側給電線路1bに接続されているとともに
、同コレクタはトランジスタ16のベースおよびコレク
タ、トランジスタ17.18のベースに接続されている
Further, the constant voltage diode 11 and the transistor 6
The base of the transistor 14 is connected to the connection point of the base of the transistor 14, and the emitter of the transistor 14 is connected to the negative power supply line 1b via the resistor 16. .18 base.

前記トランジスタ16,17.18は前記トランジスタ
14のコレクタ電流を入力電流とするカレントミラー回
路を構成しており、前記トランジスタ17はトランジス
タ8に定電流を供給する定電流源と1〜で用いられてお
り、前記トランジスタ18は前記電圧安定化回路に定電
流を供給する定電流源として用いられている。
The transistors 16, 17, and 18 constitute a current mirror circuit that uses the collector current of the transistor 14 as an input current, and the transistor 17 is used as a constant current source that supplies a constant current to the transistor 8. The transistor 18 is used as a constant current source that supplies a constant current to the voltage stabilizing circuit.

さらに、前記トランジスタ12のコレクタは抵抗19を
介してプラス側給電線路1aに接続され同コレクタには
トランジスタ2oのベースが接続され、前記トランジス
タ2oのエミッタはマイナス側給電線路1bに接続され
ているとともに同コレクタは前記トランジスタ16,1
7.18によるカレントミラー回路の共通ベースに接続
されている。
Further, the collector of the transistor 12 is connected to the positive power supply line 1a via a resistor 19, the base of the transistor 2o is connected to the collector, and the emitter of the transistor 2o is connected to the negative power supply line 1b. The collector is the transistor 16,1
It is connected to the common base of a current mirror circuit according to 7.18.

第2図の回路では、直流モータ3には定電圧ダイオード
11の端子電圧によって定まる一定電圧が供給されると
ともに、定電流源17によって供給されるトランジスタ
8へのバイアス電流値と前記トランジスタ8とトランジ
スタ2のエミツタ面積比によって定壕る制限電流値以上
の電流が負荷側に流れない様に阻止する機能を有してい
る。
In the circuit shown in FIG. 2, a constant voltage determined by the terminal voltage of the constant voltage diode 11 is supplied to the DC motor 3, and a bias current value to the transistor 8 supplied by the constant current source 17 and the voltage between the transistor 8 and the transistor are supplied to the DC motor 3. The emitter area ratio of 2 has a function of preventing a current exceeding the limit current value from flowing to the load side.

なお、第2図において、トランジスタ12のベース・エ
ミッタ間接合はトランジスタ14のベース・エミッタ間
接合と相殺し合って抵抗16の両端に定電圧ダイオード
11の端子電圧がそのまま現われる様にする目的で用い
られているが、それと同時に、前記トランジスタ12は
抵抗19.トランジスタ2oとともにカレントミラー回
路のための起動回路を構成している。
In FIG. 2, the base-emitter junction of the transistor 12 is used for the purpose of canceling out the base-emitter junction of the transistor 14 so that the terminal voltage of the voltage regulator diode 11 appears as it is across the resistor 16. However, at the same time, the transistor 12 is connected to the resistor 19. Together with the transistor 2o, it constitutes a starting circuit for the current mirror circuit.

すなわち、電源電圧が零から次第に上昇していったと、
き、まず、トランジスタ20に抵抗19を介してベース
電流が流れてカレントミラー回路を起動させ、その後は
トランジスタ14が導通状態となる。
In other words, when the power supply voltage gradually increases from zero,
First, a base current flows through the transistor 20 via the resistor 19 to activate the current mirror circuit, and thereafter the transistor 14 becomes conductive.

電源電圧がさらに上昇して定電圧ダイオード11に電流
が流れ始めると、トランジスタ12にもベース電流が流
れる様になり、以後は前記トランジスタ12がオン状態
となって前記トランジスタ2oは遮断状態に移行する。
When the power supply voltage further increases and current begins to flow through the constant voltage diode 11, the base current also begins to flow through the transistor 12, and from then on, the transistor 12 is turned on and the transistor 2o is turned off. .

ところで、第1図および第2図に示した本発明の実施例
では、いずれも負荷として直流モータが接続され、各ト
ランジスタにはバイポーラトランジスタが用いられてい
るが、モータ以外の負荷を接続しても良いし、トランジ
スタはMO8形FETなどのユニポーラトランジスタで
あっても良く、その場合、入力電極としてバイポーラト
ランジスタのベースにはユニポーラトランジスタのゲー
トが対応し、出力電極としてバイポーラトランジスタの
コレクタにはユニポーラトランジスタのドレインが対応
し、共通電極としてバイポーラトランジスタのエミッタ
にはユニポーラトランジスタのソースが対応する。
By the way, in the embodiments of the present invention shown in FIGS. 1 and 2, a DC motor is connected as a load and a bipolar transistor is used for each transistor, but it is possible to connect a load other than the motor. Alternatively, the transistor may be a unipolar transistor such as an MO8 type FET. In that case, the base of the bipolar transistor as the input electrode corresponds to the gate of the unipolar transistor, and the collector of the bipolar transistor as the output electrode corresponds to the unipolar transistor. The drain of the unipolar transistor corresponds to the common electrode, and the emitter of the bipolar transistor corresponds to the source of the unipolar transistor.

第3図は、エンハンスメント型MOSトランジスタを用
いて構成した本発明の別の実施例を示す回路結線図であ
る。同図において、Nチャンネルエンハンスメントfi
MO8)ランジスタ101のドレインとプラス側給電線
路1aの間には、負荷としての直流モータ3が接続され
、前記直流モータ3に連結された周波数発電機(FG)
103の出力は回転速度制御回路107に印加され、前
記回転速度制御回路107の出力が前記Nチャンネルエ
ンハンスメントfiMO3)ランジスタ101のゲート
に印加されている。
FIG. 3 is a circuit wiring diagram showing another embodiment of the present invention constructed using enhancement type MOS transistors. In the same figure, N channel enhancement fi
MO8) A DC motor 3 as a load is connected between the drain of the transistor 101 and the positive feed line 1a, and a frequency generator (FG) is connected to the DC motor 3.
The output of 103 is applied to a rotational speed control circuit 107, and the output of the rotational speed control circuit 107 is applied to the gate of the N-channel enhancement transistor 101.

一方、ソースがマイナス側給電線路に接続され、ゲート
がドレインに接続されたNチャンネルエンハンスメント
型MOSトランジスタ108には定電流源109によっ
てドレイン電流が供給され、同ドレインにはコンパレー
タ110(コンパレータ1oと同様にオーブンコレクタ
あるいはオーブンドレイン出力形式であるものとする。
On the other hand, a drain current is supplied by a constant current source 109 to an N-channel enhancement type MOS transistor 108 whose source is connected to the negative side power supply line and whose gate is connected to the drain. shall be in oven collector or oven drain output format.

)の非反転入力端子110bが接続され、前記コンパレ
ータ110の反転入力端子1101Lおよび同出力端子
11o c U前記N fヤンネルエンハンスメント型
MO8)ランジスタ101のゲートに接続されている。
) is connected to the non-inverting input terminal 110b of the comparator 110, and the inverting input terminal 1101L of the comparator 110 and the output terminal 110b of the comparator 110 are connected to the gate of the Nf channel enhancement type MO8) transistor 101.

なお、前記Nチャン不ルエンノ・ンスメント型MOS 
)ランジスタ101のゲートとソースの間には抵抗10
4が接続されている。
Note that the N-channel non-performance type MOS
) A resistor 10 is connected between the gate and source of the transistor 101.
4 is connected.

第3図において、回転速度制御回路107は周波数発電
機103からの情報をもとに直流モータ3の回転速[k
あらかじめ定められた値に定速制御するだめの回路であ
って、前記直流モータ3の回転軸に連結された負荷の大
小に応じて、Nチャンネルエンハンスメント型MOSト
ランジスタ1の通電量を調節するためのゲートバイアス
電圧を発生する機能を有している。
In FIG. 3, the rotational speed control circuit 107 controls the rotational speed [k
This circuit is for constant speed control to a predetermined value, and is for adjusting the amount of current flowing through the N-channel enhancement type MOS transistor 1 according to the magnitude of the load connected to the rotating shaft of the DC motor 3. It has the function of generating gate bias voltage.

第3図の回路における出力電流の制限動作については第
1図の回路と同機であるので、ここでの説明は省略する
The output current limiting operation in the circuit of FIG. 3 is the same as that of the circuit of FIG. 1, so a description thereof will be omitted here.

以上の様に本発明の電流供給装置は、電源に対して負荷
と直列に接続された第1のトランジスタ(前述の実施例
の2,101に相当)と、前記第1のトランジスタの入
力電極(前記第1のトランジスタの出力電流を制御する
ためのバイアス電流あるいはバイアス電圧を供給するバ
イアス供給手段(前述の実施例の7またけ回転速度制御
回路107に相当)と、共通電極が前記第1のトランジ
スタの共通電極に接続され、入力電極が出力電極に接続
された第2のトランジスタ(前述の実施例の8,108
に相当)と、前記第2のトランジスタの出力電極にあら
かじめ定められた電流を供給する電流供給手段(前述の
実施例における定電流源9あるいは定電流源109もし
くはトランジスタ17に相当)と、前記第1のトランジ
スタの入力電極の電位と前記第2のトランジスタの入力
電極の電位を比較してその差が零になる様に前記第1の
トランジスタの入力電極のバイアス量を制限する比較手
段(前述の実施例におけるコンパレータ10あるいは1
10に相当)と全具備したことを特徴とするもので、簡
単な構成で、特に周囲温度の変化に対しても優れた制限
特性を有する電流供給装置が得られるだけでなく、電源
電圧の利用率も悪化しないなどの優れた効果を奏するも
のである。
As described above, the current supply device of the present invention includes a first transistor (corresponding to 2, 101 in the above embodiment) connected in series with a load to a power supply, and an input electrode ( A bias supply means for supplying a bias current or a bias voltage for controlling the output current of the first transistor (corresponding to the seven-span rotational speed control circuit 107 of the above-mentioned embodiment), and a common electrode connected to the first transistor. a second transistor (8, 108 of the previous embodiment) connected to the common electrode of the transistor and whose input electrode is connected to the output electrode;
(equivalent to the constant current source 9 or the constant current source 109 or the transistor 17 in the above-described embodiment), a current supply means (equivalent to the constant current source 9 or the constant current source 109 or the transistor 17 in the above-described embodiment), which supplies a predetermined current to the output electrode of the second transistor; Comparison means for comparing the potential of the input electrode of the first transistor and the potential of the input electrode of the second transistor and limiting the bias amount of the input electrode of the first transistor so that the difference becomes zero (the above-mentioned Comparator 10 or 1 in the embodiment
10), which not only provides a current supply device with a simple configuration that has excellent limiting characteristics especially against changes in ambient temperature, but also makes it possible to utilize the power supply voltage. It has excellent effects such as no deterioration in rate.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図および第3図はいずれも本発明の各実施
例に係る電流供給装置の回路結線図である0 1・・・・・・電源、2,8.17・・・・・・トラン
ジスタ、3・・・・・・直流モータ(負荷)、7・・・
・・・バイアス供給手段、9,109・・・・・定電流
源、10,110・・・・・・コンパレータ、101.
108・・・・・・HチャンネルエンハンスメントMO
8型トランジスタ、1o7・・・・・・回転速度制御回
路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 a 第2図
1, 2, and 3 are circuit connection diagrams of the current supply device according to each embodiment of the present invention. ...Transistor, 3...DC motor (load), 7...
. . . Bias supply means, 9, 109 . . . Constant current source, 10, 110 . . . Comparator, 101.
108...H channel enhancement MO
8 type transistor, 1o7...Rotation speed control circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure a Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)電源に対して負荷と直列に接続された第1のトラ
ンジスタと、前記第1のトランジスタの入力電極に前記
第1のトランジスタの出力電流を制御するためのバイア
ス電流あるいはバイアス電圧を供給するバイアス供給手
段と、共通電極が前記第1のトランジスタの共通電極に
接続され、入力電極が出力電極に接続された第2のトラ
ンジスタと、前記第2のトランジスタの出力電極にあら
かじめ定められた電流全供給する電流供給手段と、前記
第1のトランジスタの入力電極の電位と前記第2のトラ
ンジスタの入力電極の電位を比較してその差が零になる
様に前記第1のトランジスタの入力電極のバイアス量を
制限する比較手段とを具備し、前記第1のトランジスタ
の出力電極あるいは共通電極から負荷に電流を供給する
様に構成したことを特徴とする電流供給装置。 (2、特許請求の範囲第(1)項の記載において、前記
第1および第2のトランジスタをバイポーラトランジス
タによって構成し、前記第1のトランジスタのベースと
エミッタ側給電線路の間に接続された電圧安定化回路と
、該電圧安定化回路に定電流を供給する定電流トランジ
スタによって前記バイアス供給手段を構成したことを特
徴とする電流供給装置。
(1) A first transistor connected in series with a load to a power supply, and supplying a bias current or bias voltage to an input electrode of the first transistor for controlling the output current of the first transistor. bias supply means, a second transistor whose common electrode is connected to the common electrode of the first transistor and whose input electrode is connected to the output electrode; current supplying means; and biasing the input electrode of the first transistor so that the potential of the input electrode of the first transistor and the potential of the input electrode of the second transistor are compared and the difference becomes zero. A current supply device comprising: comparison means for limiting the amount of current, and configured to supply current to a load from an output electrode or a common electrode of the first transistor. (2. In the description of claim (1), the first and second transistors are bipolar transistors, and a voltage is connected between the base of the first transistor and the emitter side power supply line. A current supply device characterized in that the bias supply means is constituted by a stabilizing circuit and a constant current transistor that supplies a constant current to the voltage stabilizing circuit.
JP20857581A 1981-12-22 1981-12-22 Current supply device Granted JPS58107921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20857581A JPS58107921A (en) 1981-12-22 1981-12-22 Current supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20857581A JPS58107921A (en) 1981-12-22 1981-12-22 Current supply device

Publications (2)

Publication Number Publication Date
JPS58107921A true JPS58107921A (en) 1983-06-27
JPH0317122B2 JPH0317122B2 (en) 1991-03-07

Family

ID=16558448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20857581A Granted JPS58107921A (en) 1981-12-22 1981-12-22 Current supply device

Country Status (1)

Country Link
JP (1) JPS58107921A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH078668U (en) * 1993-07-10 1995-02-07 株式会社三栄水栓製作所 Two-necked mixer tap
WO2007095898A1 (en) * 2006-02-25 2007-08-30 Sitronic Ges. Für Elektronische Ausrüstung Mbh & Co. Kg Electronic device for regulating the voltage across a high-side load
JP2009532787A (en) * 2006-04-05 2009-09-10 シトリニック ゲス フュール エレクトロテクニッシュ オウスルゥスタング エム ベー ハー ウント コー カー ゲー Adjustment system for adjusting the voltage applied to the high-side load

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4879233U (en) * 1971-12-29 1973-09-28
JPS50127632U (en) * 1974-04-03 1975-10-20
JPS5236746A (en) * 1975-09-18 1977-03-22 Matsushita Electric Ind Co Ltd Stabilizing circuit of voltage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4879233U (en) * 1971-12-29 1973-09-28
JPS50127632U (en) * 1974-04-03 1975-10-20
JPS5236746A (en) * 1975-09-18 1977-03-22 Matsushita Electric Ind Co Ltd Stabilizing circuit of voltage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH078668U (en) * 1993-07-10 1995-02-07 株式会社三栄水栓製作所 Two-necked mixer tap
JP2578655Y2 (en) * 1993-07-10 1998-08-13 株式会社 三栄水栓製作所 Two-way mixer tap
WO2007095898A1 (en) * 2006-02-25 2007-08-30 Sitronic Ges. Für Elektronische Ausrüstung Mbh & Co. Kg Electronic device for regulating the voltage across a high-side load
JP2009528007A (en) * 2006-02-25 2009-07-30 シトリニック ゲス フュール エレクトロテクニッシュ オウスルゥスタング エム ベー ハー ウント コー カー ゲー Electronic device for adjusting the voltage across the high-voltage load
US8050544B2 (en) 2006-02-25 2011-11-01 Sitronic Ges. Fuer Elektrotechnische Ausruestung Mbh & Co. Kg Electronic device for regulating the voltage across a high-side load
JP2009532787A (en) * 2006-04-05 2009-09-10 シトリニック ゲス フュール エレクトロテクニッシュ オウスルゥスタング エム ベー ハー ウント コー カー ゲー Adjustment system for adjusting the voltage applied to the high-side load
US8143831B2 (en) 2006-04-05 2012-03-27 Sitronic Ges. Fuer Elektrotechnische Ausruestung Mbh & Co. Kg Regulating device for regulating the voltage on a high-side load

Also Published As

Publication number Publication date
JPH0317122B2 (en) 1991-03-07

Similar Documents

Publication Publication Date Title
JP2540753B2 (en) Overheat detection circuit
JPH0793006B2 (en) Internal power supply voltage generation circuit
JP2759905B2 (en) Circuit device using complementary MOS technology
JP3377803B2 (en) Temperature dependent current limiting circuit and current limiting method
JPS58107921A (en) Current supply device
JP2953887B2 (en) Voltage regulator
US3412306A (en) Circuit arrangement for controlling the speed of battery-fed electric motors
JP3118929B2 (en) Constant voltage circuit
JP2001119853A (en) Current limiter circuit and method therefor
JPH0263205A (en) Amplifying circuit
JPH05100757A (en) Reference voltage generating circuit
US20030098740A1 (en) MOS-based voltage reference circuit
JPH05235661A (en) Constant current source circuit
JPH0820915B2 (en) Constant current circuit
JP4163861B2 (en) Semiconductor device
JP3199098B2 (en) Fieldbus interface circuit
JPS58107922A (en) Current supply device
JP3711893B2 (en) Power circuit equipment
JPS5843014A (en) Power supply device
JPS5977707A (en) Bias circuit device
JP3054478B2 (en) Motor drive circuit
JPH027615A (en) Power supply voltage detection circuit
JP2798447B2 (en) Field-effect transistor bias circuit
JPH0612499B2 (en) Constant current circuit with voltage limit
JPS627792B2 (en)