JPS58107920A - 定電圧電源回路の異常電圧保護装置 - Google Patents
定電圧電源回路の異常電圧保護装置Info
- Publication number
- JPS58107920A JPS58107920A JP56208571A JP20857181A JPS58107920A JP S58107920 A JPS58107920 A JP S58107920A JP 56208571 A JP56208571 A JP 56208571A JP 20857181 A JP20857181 A JP 20857181A JP S58107920 A JPS58107920 A JP S58107920A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- load
- supply circuit
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は０ＭＯ８）ランジスタ回路等を負荷とする定電
圧電源回路に係り、静電気障害、誘導起電力等によって
負荷側電源端子に異常な電圧が加えられた場合でもこれ
を素早く吸収できる優れた定電圧電源回路を提供するこ
とを目的とするものである。
圧電源回路に係り、静電気障害、誘導起電力等によって
負荷側電源端子に異常な電圧が加えられた場合でもこれ
を素早く吸収できる優れた定電圧電源回路を提供するこ
とを目的とするものである。
一般に、０ＭＯ８）ランジスタ回路等を負荷とする定電
圧電源回路として第１図に示すように構成されたものが
知られている。第１図において、Ｑｌは電源１と０ＭＯ
８）ランジスタ回路等の負荷２との間に接続された直列
制御トランジスタ、Ｄｌは抵抗Ｒと直列に接続されたツ
ェナーダイオード、Ｑ２およびＤ２は誤差増幅回路を構
成するトランジスタおよびダイオードである。
圧電源回路として第１図に示すように構成されたものが
知られている。第１図において、Ｑｌは電源１と０ＭＯ
８）ランジスタ回路等の負荷２との間に接続された直列
制御トランジスタ、Ｄｌは抵抗Ｒと直列に接続されたツ
ェナーダイオード、Ｑ２およびＤ２は誤差増幅回路を構
成するトランジスタおよびダイオードである。
第１図において、トランジスタＱ２のベース、エミッタ
間電圧Ｖｎｘ２はダイオードＤ２の順方向ＶＤ２に略等
しいため、負荷側端子の電圧がツェナーダイオードＤ１
によって設定された基準電圧に等しい場合には誤差増幅
回路が定常化しており、直列制御トランジスタＱの普通
度が定常状態にあり、負荷２に所定の電圧が印加される
。
間電圧Ｖｎｘ２はダイオードＤ２の順方向ＶＤ２に略等
しいため、負荷側端子の電圧がツェナーダイオードＤ１
によって設定された基準電圧に等しい場合には誤差増幅
回路が定常化しており、直列制御トランジスタＱの普通
度が定常状態にあり、負荷２に所定の電圧が印加される
。
今、負荷側端子の電圧が上昇したとするとダイオードＤ
２に流れる電流が増し、抵抗Ｒ２に流れる電流が増加す
るので抵抗Ｒ２の両端電圧が上昇し、トランジスタＱ２
のベース、エミッタ間電圧が低下する。したがってトラ
ンジスタＱ２のコレクタ、エミッタ間に流れる電流ＩＣ
２、すなわち直列制御トランジスタＱ１０ベース電流が
減少し、直列制御トランジスタＱ１のエミッタ、コレク
タ間インピーダンスが増し、負荷側端子の電圧を低下さ
せるように作用する。逆に負荷側端子の電圧が下降した
ときにはダイオードＤ２に流れる電流ＩＤ２が減少し、
抵抗Ｒ２の両端電圧が下降し、直列制御トランジスタＱ
１のベース電流が増加するので直列制御トランジスタＱ
１のエミッタ、コレクタ間インピーダンスが減少し、負
荷側端子の電圧を上昇させるように作用する。したがっ
て、いずれの場合も負荷側端子の電圧がツェナーダイオ
ードＤ１によって設定された一定電圧になるように作用
する。
２に流れる電流が増し、抵抗Ｒ２に流れる電流が増加す
るので抵抗Ｒ２の両端電圧が上昇し、トランジスタＱ２
のベース、エミッタ間電圧が低下する。したがってトラ
ンジスタＱ２のコレクタ、エミッタ間に流れる電流ＩＣ
２、すなわち直列制御トランジスタＱ１０ベース電流が
減少し、直列制御トランジスタＱ１のエミッタ、コレク
タ間インピーダンスが増し、負荷側端子の電圧を低下さ
せるように作用する。逆に負荷側端子の電圧が下降した
ときにはダイオードＤ２に流れる電流ＩＤ２が減少し、
抵抗Ｒ２の両端電圧が下降し、直列制御トランジスタＱ
１のベース電流が増加するので直列制御トランジスタＱ
１のエミッタ、コレクタ間インピーダンスが減少し、負
荷側端子の電圧を上昇させるように作用する。したがっ
て、いずれの場合も負荷側端子の電圧がツェナーダイオ
ードＤ１によって設定された一定電圧になるように作用
する。
ところが第１図に示す従来の定電圧電源回路では負荷側
端子に静電気障害や誘導起電力障害が発生し、強制的に
その電圧がつり上げられると、上記制御作用ではξれを
充分に吸収することができず、第２図人に示すように瞬
間的に大きなピーク電圧が負荷２に印加されることにな
る。したがって、０ＭＯ８）ランジスタ回路等を負荷２
として接続した場合には０ＭＯ３）ランジスタ回路がラ
ッチアップ現象を引き起すことになり完全に破壊されて
しまうという問題がある。
端子に静電気障害や誘導起電力障害が発生し、強制的に
その電圧がつり上げられると、上記制御作用ではξれを
充分に吸収することができず、第２図人に示すように瞬
間的に大きなピーク電圧が負荷２に印加されることにな
る。したがって、０ＭＯ８）ランジスタ回路等を負荷２
として接続した場合には０ＭＯ３）ランジスタ回路がラ
ッチアップ現象を引き起すことになり完全に破壊されて
しまうという問題がある。
そのため、従来よりこれを防止するために負荷側端子に
コンデンサＣや電圧制限用のツェナーダイオードＤ５等
を接続し、これによって上記ピーク電圧を吸収するよう
に構成することが考えられている。しかしながらコンデ
ンサＣを接続しただけでは第２図Ｂに示すように依然と
して大きな電圧が負荷に印加されることになり、また仮
にツェナーダイオードＤ５を接続したとしてもこのツェ
ナーダイオードＤ３に流れるリーク電流は極力小さくし
なければならないため、上記ツェナーダイオードＤ３の
ツェナー電圧は定常状態における負荷側端子の電圧より
充分大きく設定しなければならず、結局、第２図Ｃに示
すように依然として太きな電圧が負荷に印加されるとい
う問題があった。
コンデンサＣや電圧制限用のツェナーダイオードＤ５等
を接続し、これによって上記ピーク電圧を吸収するよう
に構成することが考えられている。しかしながらコンデ
ンサＣを接続しただけでは第２図Ｂに示すように依然と
して大きな電圧が負荷に印加されることになり、また仮
にツェナーダイオードＤ５を接続したとしてもこのツェ
ナーダイオードＤ３に流れるリーク電流は極力小さくし
なければならないため、上記ツェナーダイオードＤ３の
ツェナー電圧は定常状態における負荷側端子の電圧より
充分大きく設定しなければならず、結局、第２図Ｃに示
すように依然として太きな電圧が負荷に印加されるとい
う問題があった。
本発明は以上のような従来の欠点を除去するものであり
、負荷側端子に大きな電圧が現れてもこれを素早く吸収
し定常状態に戻すことのできる優れた定電圧電源回路を
提供するものである。
、負荷側端子に大きな電圧が現れてもこれを素早く吸収
し定常状態に戻すことのできる優れた定電圧電源回路を
提供するものである。
以下、本発明の定電圧電源回路について一実施例の図面
とともに説明する。第３図は本発明の定電圧電源回路に
おける一実施例の電気的結線図であり、図中、第１図と
同一符号を付したものは第１図と同一のものを示してい
る。そして、Ｄ４はアノードが直列制御トランジスタＱ
１の出力側すなわちコレクタに接続されカソードが抵抗
Ｒ１とツェナーダイオードＤ１との接続点に接続された
ダイオードである。
とともに説明する。第３図は本発明の定電圧電源回路に
おける一実施例の電気的結線図であり、図中、第１図と
同一符号を付したものは第１図と同一のものを示してい
る。そして、Ｄ４はアノードが直列制御トランジスタＱ
１の出力側すなわちコレクタに接続されカソードが抵抗
Ｒ１とツェナーダイオードＤ１との接続点に接続された
ダイオードである。
上記実施例において負荷側端子すの電圧が上昇したり、
下降したりするとダイオードＤ２に流れる電流が増加し
たり、減少したりして第１図に示す従来の定電圧電源回
路と同じように負荷側端子すの電圧がツェナーダイオー
ドＤ１によって設定された基準電圧と同じになるように
制御される。そして、負荷側端子すに静電気障害、誘導
起電力障害等による高電圧が発生した場合にはダイオー
ドＤ４が導通してダイオードＤ４、ツェナーダイオード
Ｄ１を通してこの電圧が吸収されることになり、負荷２
に印加される電圧は第４図に示すように著しく安定した
ものになる。
下降したりするとダイオードＤ２に流れる電流が増加し
たり、減少したりして第１図に示す従来の定電圧電源回
路と同じように負荷側端子すの電圧がツェナーダイオー
ドＤ１によって設定された基準電圧と同じになるように
制御される。そして、負荷側端子すに静電気障害、誘導
起電力障害等による高電圧が発生した場合にはダイオー
ドＤ４が導通してダイオードＤ４、ツェナーダイオード
Ｄ１を通してこの電圧が吸収されることになり、負荷２
に印加される電圧は第４図に示すように著しく安定した
ものになる。
したがって、上記実施例によれば負荷２として０ＭＯ８
）ランジスタ回路等を用いた場合でも負荷そのものが静
電気障害や誘導起電力障害によって破壊されるようなこ
とは全くなく、実用上きわめて有利なものである。
）ランジスタ回路等を用いた場合でも負荷そのものが静
電気障害や誘導起電力障害によって破壊されるようなこ
とは全くなく、実用上きわめて有利なものである。
尚、定常状態ではダイオードＤ４のアノード、カソード
間に加かる電圧は零であり、ダイオードＤ４には何の電
流も流れず、したがって余分な電力消費を起すことも全
くないという利点を有する。
間に加かる電圧は零であり、ダイオードＤ４には何の電
流も流れず、したがって余分な電力消費を起すことも全
くないという利点を有する。
以上、実施例より明らかなように本発明の定電圧電源回
路は電源と負荷との間に直列制御トランジスタを接続し
、上記負荷に印加される電圧と基準電圧とを比較し、そ
の差に示した電圧を上記直列制御トランジスタのベース
に印加し、直列制御トランジスタのエミッタ、コレクタ
間インピーダンスを制御して上記負荷に印加される電圧
を一定に保つように構成すると共に上記直列制御トラン
ジスタの出力側と上記基準電圧を得るためのツェナーダ
イオードとの間に別のダイオードを接続したものであり
、別のダイオードによって直列制御トランジスタの出力
側に異常な電圧が現われたときでもこれを素早く確実に
吸収することができ、実用上きわめて有利なものである
。
路は電源と負荷との間に直列制御トランジスタを接続し
、上記負荷に印加される電圧と基準電圧とを比較し、そ
の差に示した電圧を上記直列制御トランジスタのベース
に印加し、直列制御トランジスタのエミッタ、コレクタ
間インピーダンスを制御して上記負荷に印加される電圧
を一定に保つように構成すると共に上記直列制御トラン
ジスタの出力側と上記基準電圧を得るためのツェナーダ
イオードとの間に別のダイオードを接続したものであり
、別のダイオードによって直列制御トランジスタの出力
側に異常な電圧が現われたときでもこれを素早く確実に
吸収することができ、実用上きわめて有利なものである
。
第１図は従来の定電圧電源回路を示す電気的結線図、第
２図は同回路の特性図、第３図は本発明の定電圧電源回
路における一実施例の電気的結線図、第４図は同回路の
特性図である。 １・・・・・電源、２・・・・・・負荷、Ｑｌ・・・・
・・直列制御トランジスタ、Ｑ２・・・・・トランジス
タ、Ｄｌ・・・・・ツェナーダイオード、Ｄ２〜Ｄ４・
・・・・・ダイオード、Ｒ１゜Ｒ２・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図 ＠４図 １１５
２図は同回路の特性図、第３図は本発明の定電圧電源回
路における一実施例の電気的結線図、第４図は同回路の
特性図である。 １・・・・・電源、２・・・・・・負荷、Ｑｌ・・・・
・・直列制御トランジスタ、Ｑ２・・・・・トランジス
タ、Ｄｌ・・・・・ツェナーダイオード、Ｄ２〜Ｄ４・
・・・・・ダイオード、Ｒ１゜Ｒ２・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図 ＠４図 １１５
Claims (1)
- 電源と負荷との間に直列制御トランジスタを接続し、負
荷に印加される電圧と抵抗、ツェナーダイオードより成
る直列回路によって得られる基準電圧とを比較してその
差に応じた電圧を上記直列制御トランジスタのベースに
印加し、直列制御トランジスタのエミッタ、コレクタ間
インピーダンスを制御することにより上記負荷に印加さ
れる電圧が一定になるように構成すると共に上記直列制
御トランジスタの出力側と上記基準電圧を得るためのツ
ェナーダイオードとの間に順方向に別のダイオードを接
続し、この別のダイオードによって直列制御トランジス
タの出力側に現われた異常な高電圧を吸収するように構
成した定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208571A JPS58107920A (ja) | 1981-12-22 | 1981-12-22 | 定電圧電源回路の異常電圧保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56208571A JPS58107920A (ja) | 1981-12-22 | 1981-12-22 | 定電圧電源回路の異常電圧保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107920A true JPS58107920A (ja) | 1983-06-27 |
| JPH0451846B2 JPH0451846B2 (ja) | 1992-08-20 |
Family
ID=16558382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56208571A Granted JPS58107920A (ja) | 1981-12-22 | 1981-12-22 | 定電圧電源回路の異常電圧保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107920A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977158A (ja) * | 1972-11-30 | 1974-07-25 | ||
| JPS5370125U (ja) * | 1976-11-15 | 1978-06-13 | ||
| JPS5589113U (ja) * | 1978-12-15 | 1980-06-19 | ||
| JPS5589113A (en) * | 1978-12-26 | 1980-07-05 | Tsubakimoto Chain Co | Engaging and disengaging device for pusher of storable pusher conveyor |
-
1981
- 1981-12-22 JP JP56208571A patent/JPS58107920A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977158A (ja) * | 1972-11-30 | 1974-07-25 | ||
| JPS5370125U (ja) * | 1976-11-15 | 1978-06-13 | ||
| JPS5589113U (ja) * | 1978-12-15 | 1980-06-19 | ||
| JPS5589113A (en) * | 1978-12-26 | 1980-07-05 | Tsubakimoto Chain Co | Engaging and disengaging device for pusher of storable pusher conveyor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451846B2 (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4319179A (en) | Voltage regulator circuitry having low quiescent current drain and high line voltage withstanding capability | |
| US3959713A (en) | Solid state current limit circuit | |
| EP0280514B1 (en) | Voltage regulator and voltage stabilizer | |
| US4884161A (en) | Integrated circuit voltage regulator with transient protection | |
| US4723191A (en) | Electronic voltage regulator for use in vehicles with protection against transient overvoltages | |
| US4420786A (en) | Polarity guard circuit | |
| US4501933A (en) | Transistor bridge voltage rectifier circuit | |
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| JPS58107920A (ja) | 定電圧電源回路の異常電圧保護装置 | |
| JP2806050B2 (ja) | 電源回路 | |
| US5786972A (en) | Temperature-compensated voltage clamp with forced pass transistor voltage sharing | |
| JPS63257420A (ja) | 突入電流防止回路 | |
| JPS6212332A (ja) | 直流電源合成回路 | |
| JPS59127540A (ja) | バツクアツプ用電源回路 | |
| JPS5937854Y2 (ja) | 定電圧電源回路 | |
| SU1238047A1 (ru) | Многоканальный источник питани с защитой (его варианты) | |
| JPS6047747B2 (ja) | 誤動作防止回路 | |
| JPH0650015Y2 (ja) | 電源回路 | |
| JPH0422571Y2 (ja) | ||
| SU1534442A1 (ru) | Стабилизатор напр жени посто нного тока | |
| JPS595734A (ja) | 保護回路付入力回路 | |
| JPS6057247B2 (ja) | 増幅器の保護回路 | |
| JPS5843014A (ja) | 電源装置 | |
| JPH07263970A (ja) | 半導体集積回路 |