JPH1183921A - 電源欠相検出回路 - Google Patents
電源欠相検出回路Info
- Publication number
- JPH1183921A JPH1183921A JP24703097A JP24703097A JPH1183921A JP H1183921 A JPH1183921 A JP H1183921A JP 24703097 A JP24703097 A JP 24703097A JP 24703097 A JP24703097 A JP 24703097A JP H1183921 A JPH1183921 A JP H1183921A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- power supply
- voltage
- open
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 安価でしかも簡単に交流電源の欠相の有無を
判定し、欠相を特定できる電源欠相検出回路を提供す
る。 【解決手段】 三相交流電源をＰ相、Ｎ相の直流電圧
（ＰＮ間電圧ＶPN）に変換するコンバータ回路１０１
と、コンバータ回路１０１の出力側に接続される平滑用
のメインコンデンサ１０２とを備えた回路に対して適用
され、ＰＮ間電圧ＶPNをディジタル値に変換するＡ／Ｄ
変換器１０３と、該ＰＮ間電圧（ディジタル値）ＶPNに
基づき、三相交流電源投入時におけるＰＮ間電圧ＶPNの
立ち上がり時間を計測して、三相交流電源の何れかの相
に異常があることを検出するＣＰＵ１０４とを有して構
成する。
判定し、欠相を特定できる電源欠相検出回路を提供す
る。 【解決手段】 三相交流電源をＰ相、Ｎ相の直流電圧
（ＰＮ間電圧ＶPN）に変換するコンバータ回路１０１
と、コンバータ回路１０１の出力側に接続される平滑用
のメインコンデンサ１０２とを備えた回路に対して適用
され、ＰＮ間電圧ＶPNをディジタル値に変換するＡ／Ｄ
変換器１０３と、該ＰＮ間電圧（ディジタル値）ＶPNに
基づき、三相交流電源投入時におけるＰＮ間電圧ＶPNの
立ち上がり時間を計測して、三相交流電源の何れかの相
に異常があることを検出するＣＰＵ１０４とを有して構
成する。
Description
【０００１】
【発明の属する技術分野】本発明は交流電源の電源欠相
検出回路に係り、特に、安価でしかも簡単に交流電源の
欠相の有無を判定し、欠相を特定できる電源欠相検出回
路に関する。
検出回路に係り、特に、安価でしかも簡単に交流電源の
欠相の有無を判定し、欠相を特定できる電源欠相検出回
路に関する。
【０００２】
【従来の技術】従来の三相交流電源の電源欠相検出回路
としては、例えば図４に示すようなものがある。図４に
おいて、本従来例の電源欠相検出回路は、Ｕ相、Ｖ相、
Ｗ相の三相交流電源をＰ相、Ｎ相の直流電圧に変換する
サイリスタ等のスイッチング素子を用いたコンバータ回
路１０１と、コンバータ回路１０１の出力側に接続され
る平滑用のメインコンデンサ（図示せず）とを備えた回
路に対して適用されるものであり、コンパレータ４０１
〜４０３および３入力ＮＡＮＤゲート回路４０４を備え
て構成されている。本従来例の電源欠相検出回路は、Ｕ
相、Ｖ相、Ｗ相の三相の相間全て（ＵＷ間，ＵＶ間およ
びＶＷ間）にそれぞれコンパレータ４０１〜４０３を挿
入して、各相間電圧を監視して欠相を検出するものであ
る。より具体的には、Ｕ相、Ｖ相、Ｗ相の三相相互の電
圧を全波整流等行って交流成分を除去するフィルタ回路
（図示せず）を通して、何れかのコンパレータ４０１〜
４０３が異常を検出したかについて論理和を取って欠相
検出信号ＳＣを生成するものである。尚、各コンパレー
タ４０１〜４０３の出力は、”Ｌ”レベルで異常検出を
示す負論理信号であるため、論理和は３入力ＮＡＮＤゲ
ート回路４０４によって求められることとなる。
としては、例えば図４に示すようなものがある。図４に
おいて、本従来例の電源欠相検出回路は、Ｕ相、Ｖ相、
Ｗ相の三相交流電源をＰ相、Ｎ相の直流電圧に変換する
サイリスタ等のスイッチング素子を用いたコンバータ回
路１０１と、コンバータ回路１０１の出力側に接続され
る平滑用のメインコンデンサ（図示せず）とを備えた回
路に対して適用されるものであり、コンパレータ４０１
〜４０３および３入力ＮＡＮＤゲート回路４０４を備え
て構成されている。本従来例の電源欠相検出回路は、Ｕ
相、Ｖ相、Ｗ相の三相の相間全て（ＵＷ間，ＵＶ間およ
びＶＷ間）にそれぞれコンパレータ４０１〜４０３を挿
入して、各相間電圧を監視して欠相を検出するものであ
る。より具体的には、Ｕ相、Ｖ相、Ｗ相の三相相互の電
圧を全波整流等行って交流成分を除去するフィルタ回路
（図示せず）を通して、何れかのコンパレータ４０１〜
４０３が異常を検出したかについて論理和を取って欠相
検出信号ＳＣを生成するものである。尚、各コンパレー
タ４０１〜４０３の出力は、”Ｌ”レベルで異常検出を
示す負論理信号であるため、論理和は３入力ＮＡＮＤゲ
ート回路４０４によって求められることとなる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の電源欠相検出回路にあっては、三相の相間全てにコ
ンパレータおよびフィルタ回路を必要とし、電源欠相検
出回路を構成する部品点数が多く、回路コストがかかる
という問題点があった。本発明は、上記従来の問題点に
鑑みてなされたものであって、安価でしかも簡単に交流
電源の欠相の有無を判定し、欠相を特定できる電源欠相
検出回路を提供することを目的としている。
来の電源欠相検出回路にあっては、三相の相間全てにコ
ンパレータおよびフィルタ回路を必要とし、電源欠相検
出回路を構成する部品点数が多く、回路コストがかかる
という問題点があった。本発明は、上記従来の問題点に
鑑みてなされたものであって、安価でしかも簡単に交流
電源の欠相の有無を判定し、欠相を特定できる電源欠相
検出回路を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本願の請求項１に係る発明は、ｎ相（ｎは正整数）
の交流電源の欠相を検出する電源欠相検出回路におい
て、前記交流電源の出力電圧を整流する整流手段と、前
記交流電源投入時における前記整流手段の出力電圧の立
ち上がり時間を計測して、前記交流電源の何れかの相に
異常があることを検出する欠相検出手段と、を有するこ
とを特徴とするものである。また、請求項２に係る発明
は、前記電源欠相検出回路において、前記欠相検出手段
は、前記整流手段の出力電圧をディジタル値に変換する
アナログ／ディジタル変換手段と、前記アナログ／ディ
ジタル変換手段の出力に基づいて、前記交流電源の投入
から該交流電源の出力電圧が所定電圧に達するまでの時
間を計測する計測手段と、を有し、前記計測手段の計測
結果に基づいて、前記交流電源の何れかの相に異常があ
ることを検出することを特徴とするものである。以上の
ように、本発明の電源欠相検出回路では、欠相検出手段
により、交流電源投入時における整流手段の出力電圧の
立ち上がり時間を計測して、交流電源の何れかの相に異
常があることを検出するようにしており、より具体的に
は、整流手段の出力電圧をアナログ／ディジタル変換手
段によりディジタル値に変換し、該アナログ／ディジタ
ル変換手段の出力に基づいて、交流電源の投入から該交
流電源の出力電圧が所定電圧に達するまでの時間を計測
手段によって計測し、該計測手段の計測結果に基づい
て、交流電源の何れかの相に異常があることを検出する
ようにしているので、従って、交流電源電圧を整流して
得た直流電圧は、例えばサーボドライブやインバータの
電源として使用されるが、これらの装置においては、ス
イッチング素子の点弧制御等を行うための制御手段とし
てＭＰＵ（マイクロプロセッサ）等を具備しており、例
えば、欠相検出手段の計測手段をソフトウェアタイマ
で、欠相検出手段における異常検出処理を当該ＭＰＵ等
によって実行されるプログラムによって実現することと
すれば、欠相検出を行うために新たに付加すべき構成要
素は、アナログ／ディジタル変換手段のみであり、従来
の構成と比較して、部品点数を削減することができ、安
価でしかも簡単に交流電源の欠相の有無を判定し、欠相
を特定できる電源欠相検出回路を実現することができ
る。
に、本願の請求項１に係る発明は、ｎ相（ｎは正整数）
の交流電源の欠相を検出する電源欠相検出回路におい
て、前記交流電源の出力電圧を整流する整流手段と、前
記交流電源投入時における前記整流手段の出力電圧の立
ち上がり時間を計測して、前記交流電源の何れかの相に
異常があることを検出する欠相検出手段と、を有するこ
とを特徴とするものである。また、請求項２に係る発明
は、前記電源欠相検出回路において、前記欠相検出手段
は、前記整流手段の出力電圧をディジタル値に変換する
アナログ／ディジタル変換手段と、前記アナログ／ディ
ジタル変換手段の出力に基づいて、前記交流電源の投入
から該交流電源の出力電圧が所定電圧に達するまでの時
間を計測する計測手段と、を有し、前記計測手段の計測
結果に基づいて、前記交流電源の何れかの相に異常があ
ることを検出することを特徴とするものである。以上の
ように、本発明の電源欠相検出回路では、欠相検出手段
により、交流電源投入時における整流手段の出力電圧の
立ち上がり時間を計測して、交流電源の何れかの相に異
常があることを検出するようにしており、より具体的に
は、整流手段の出力電圧をアナログ／ディジタル変換手
段によりディジタル値に変換し、該アナログ／ディジタ
ル変換手段の出力に基づいて、交流電源の投入から該交
流電源の出力電圧が所定電圧に達するまでの時間を計測
手段によって計測し、該計測手段の計測結果に基づい
て、交流電源の何れかの相に異常があることを検出する
ようにしているので、従って、交流電源電圧を整流して
得た直流電圧は、例えばサーボドライブやインバータの
電源として使用されるが、これらの装置においては、ス
イッチング素子の点弧制御等を行うための制御手段とし
てＭＰＵ（マイクロプロセッサ）等を具備しており、例
えば、欠相検出手段の計測手段をソフトウェアタイマ
で、欠相検出手段における異常検出処理を当該ＭＰＵ等
によって実行されるプログラムによって実現することと
すれば、欠相検出を行うために新たに付加すべき構成要
素は、アナログ／ディジタル変換手段のみであり、従来
の構成と比較して、部品点数を削減することができ、安
価でしかも簡単に交流電源の欠相の有無を判定し、欠相
を特定できる電源欠相検出回路を実現することができ
る。
【０００５】
【発明の実施の形態】以下、本発明の電源欠相検出回路
の実施の形態について、図面を参照して詳細に説明す
る。図１は本発明の一実施形態に係る電源欠相検出回路
の構成図である。同図において、図４（従来例）と重複
する部分には同一の符号を附する。図１において、本実
施形態の電源欠相検出回路は、Ｕ相、Ｖ相、Ｗ相の三相
交流電源をＰ相、Ｎ相の直流電圧に変換する整流手段と
して、サイリスタ等のスイッチング素子を用いたコンバ
ータ回路１０１と、コンバータ回路１０１の出力側に接
続される平滑用のメインコンデンサ１０２とを備えた回
路に対して適用されるものであり、Ｐ相、Ｎ相の直流電
圧（ＰＮ間電圧ＶPN）をディジタル値に変換するＡ／Ｄ
変換器１０３と、Ａ／Ｄ変換器１０３から取り込まれる
ＰＮ間電圧（ディジタル値）ＶPNに基づき、電源欠相検
出処理プログラムにより、三相交流電源投入時における
ＰＮ間電圧ＶPNの立ち上がり時間を計測して、三相交流
電源の何れかの相に異常があることを検出するＣＰＵ１
０４とを備えて構成されている。図２には、三相交流電
源に欠相が無い正常時と欠相が有る異常時におけるＰＮ
間電圧ＶPNの立ち上がり特性を例示する説明図を示す。
同図に示すように、例えば、Ｖ相が断線等で欠相してい
ると、三相交流電源は単相のみの接続となるので電源容
量が１／３になることから、欠相が無い正常時における
ＰＮ間電圧ＶPNの所定電圧ＶSに達するまでの立ち上が
り時間ＴS’と比較して、欠相が有る異常時におけるＰ
Ｎ間電圧ＶPNの立ち上がり時間Ｔf は、３倍の時間がか
かることとなる。ＣＰＵ１０４における電源欠相検出処
理プログラムは、このような欠相が無い正常時と欠相が
有る異常時におけるＰＮ間電圧ＶPNの立ち上がり特性の
違いに着目したものであり、Ａ／Ｄ変換器１０３の出力
（ＰＮ間電圧ＶPN）に基づいて、三相交流電源の投入か
らＰＮ間電圧ＶPNが所定電圧ＶSに達するまでの時間を
ソフトウェアタイマ等の計測手段によって計測し、該計
測結果に基づいて、交流電源の何れかの相に異常がある
ことを検出するものである。図３に、電源欠相検出処理
プログラムのフローチャートを示す。同図において、ス
テップＳ３０１で三相交流電源が投入されると、ステッ
プＳ３０２でソフトウェアタイマの値Ｔmがリセットさ
れる。次に、ステップＳ３０３およびＳ３０４では、Ａ
／Ｄ変換器１０３からＰＮ間電圧ＶPNを所定時間間隔ご
とに取り込んで、該ＰＮ間電圧ＶPNが所定電圧ＶSを越
えたか否かを判断する。このステップＳ３０３およびＳ
３０４の処理は、ＰＮ間電圧ＶPNが所定電圧ＶSを越え
るまで、繰り返し行われる。ステップＳ３０４におい
て、ＰＮ間電圧ＶPNが所定電圧ＶSを越えると、ステッ
プＳ３０５に進んで、ソフトウェアタイマの値Ｔmを取
り込んで、ステップＳ３０６で、該ソフトウェアタイマ
の値Ｔmを所定時間ＴSと比較する。ここで、所定時間Ｔ
Sは、欠相が無い正常時におけるＰＮ間電圧ＶPNの所定
電圧ＶSに達するまでの立ち上がり時間ＴS’より少し大
きい値が設定されている。すなわち、ステップＳ３０６
の比較判断で、ソフトウェアタイマの値Ｔmが所定時間
ＴSより小さければ、三相交流電源は欠相が無い正常な
状態であると判定され（ステップＳ３０７）、また、ソ
フトウェアタイマの値Ｔmが所定時間ＴSより大きけれ
ば、三相交流電源には欠相が有り異常な状態であると判
定される（ステップＳ３０８）。Ｕ相、Ｖ相、Ｗ相の三
相交流電源電圧をコンバータ回路１０１によって整流し
て得た直流電圧（ＰＮ間電圧ＶPN）は、例えば、サーボ
ドライブやインバータの電源として使用されるが、これ
らの装置においては、スイッチング素子（インバータ
等）の点弧制御などを行うための制御手段としてＣＰＵ
等を既に具備しており、本実施形態のように、欠相検出
手段の計測手段をソフトウェアタイマで、欠相検出手段
における異常検出処理を当該ＣＰＵ等によって実行され
るプログラムによって実現することとすれば、欠相検出
を行うために新たに付加すべき構成要素は、Ａ／Ｄ変換
器１０３のみであり、従来の構成と比較して、部品点数
を削減することができ、安価でしかも簡単に交流電源の
欠相の有無を判定し、欠相を特定できる電源欠相検出回
路を実現することができる。また、サーボドライブやイ
ンバータの装置においては、整流後のＰＮ間電圧ＶPN
は、レギュレーションのため、すなわち、モータの回生
エネルギーの発生によって電圧が一定以上になると抵抗
を通じて放電させる必要があることから、常に監視され
る構成となっている。このようなＰＮ間電圧ＶPNの監視
機能は、従来の電源欠相検出回路と同様にコンパレータ
によって実現されていた。本実施形態では、Ａ／Ｄ変換
器１０３の出力を取り込むことにより、常時、ＰＮ間電
圧ＶPNを監視することが可能である。すなわち、本実施
形態の構成によれば、電源欠相検出のみならずＰＮ間電
圧ＶPNの常時監視も可能であり、結果として、装置全体
の部品点数を削減することができ、装置の低コスト化を
図ることができる。
の実施の形態について、図面を参照して詳細に説明す
る。図１は本発明の一実施形態に係る電源欠相検出回路
の構成図である。同図において、図４（従来例）と重複
する部分には同一の符号を附する。図１において、本実
施形態の電源欠相検出回路は、Ｕ相、Ｖ相、Ｗ相の三相
交流電源をＰ相、Ｎ相の直流電圧に変換する整流手段と
して、サイリスタ等のスイッチング素子を用いたコンバ
ータ回路１０１と、コンバータ回路１０１の出力側に接
続される平滑用のメインコンデンサ１０２とを備えた回
路に対して適用されるものであり、Ｐ相、Ｎ相の直流電
圧（ＰＮ間電圧ＶPN）をディジタル値に変換するＡ／Ｄ
変換器１０３と、Ａ／Ｄ変換器１０３から取り込まれる
ＰＮ間電圧（ディジタル値）ＶPNに基づき、電源欠相検
出処理プログラムにより、三相交流電源投入時における
ＰＮ間電圧ＶPNの立ち上がり時間を計測して、三相交流
電源の何れかの相に異常があることを検出するＣＰＵ１
０４とを備えて構成されている。図２には、三相交流電
源に欠相が無い正常時と欠相が有る異常時におけるＰＮ
間電圧ＶPNの立ち上がり特性を例示する説明図を示す。
同図に示すように、例えば、Ｖ相が断線等で欠相してい
ると、三相交流電源は単相のみの接続となるので電源容
量が１／３になることから、欠相が無い正常時における
ＰＮ間電圧ＶPNの所定電圧ＶSに達するまでの立ち上が
り時間ＴS’と比較して、欠相が有る異常時におけるＰ
Ｎ間電圧ＶPNの立ち上がり時間Ｔf は、３倍の時間がか
かることとなる。ＣＰＵ１０４における電源欠相検出処
理プログラムは、このような欠相が無い正常時と欠相が
有る異常時におけるＰＮ間電圧ＶPNの立ち上がり特性の
違いに着目したものであり、Ａ／Ｄ変換器１０３の出力
（ＰＮ間電圧ＶPN）に基づいて、三相交流電源の投入か
らＰＮ間電圧ＶPNが所定電圧ＶSに達するまでの時間を
ソフトウェアタイマ等の計測手段によって計測し、該計
測結果に基づいて、交流電源の何れかの相に異常がある
ことを検出するものである。図３に、電源欠相検出処理
プログラムのフローチャートを示す。同図において、ス
テップＳ３０１で三相交流電源が投入されると、ステッ
プＳ３０２でソフトウェアタイマの値Ｔmがリセットさ
れる。次に、ステップＳ３０３およびＳ３０４では、Ａ
／Ｄ変換器１０３からＰＮ間電圧ＶPNを所定時間間隔ご
とに取り込んで、該ＰＮ間電圧ＶPNが所定電圧ＶSを越
えたか否かを判断する。このステップＳ３０３およびＳ
３０４の処理は、ＰＮ間電圧ＶPNが所定電圧ＶSを越え
るまで、繰り返し行われる。ステップＳ３０４におい
て、ＰＮ間電圧ＶPNが所定電圧ＶSを越えると、ステッ
プＳ３０５に進んで、ソフトウェアタイマの値Ｔmを取
り込んで、ステップＳ３０６で、該ソフトウェアタイマ
の値Ｔmを所定時間ＴSと比較する。ここで、所定時間Ｔ
Sは、欠相が無い正常時におけるＰＮ間電圧ＶPNの所定
電圧ＶSに達するまでの立ち上がり時間ＴS’より少し大
きい値が設定されている。すなわち、ステップＳ３０６
の比較判断で、ソフトウェアタイマの値Ｔmが所定時間
ＴSより小さければ、三相交流電源は欠相が無い正常な
状態であると判定され（ステップＳ３０７）、また、ソ
フトウェアタイマの値Ｔmが所定時間ＴSより大きけれ
ば、三相交流電源には欠相が有り異常な状態であると判
定される（ステップＳ３０８）。Ｕ相、Ｖ相、Ｗ相の三
相交流電源電圧をコンバータ回路１０１によって整流し
て得た直流電圧（ＰＮ間電圧ＶPN）は、例えば、サーボ
ドライブやインバータの電源として使用されるが、これ
らの装置においては、スイッチング素子（インバータ
等）の点弧制御などを行うための制御手段としてＣＰＵ
等を既に具備しており、本実施形態のように、欠相検出
手段の計測手段をソフトウェアタイマで、欠相検出手段
における異常検出処理を当該ＣＰＵ等によって実行され
るプログラムによって実現することとすれば、欠相検出
を行うために新たに付加すべき構成要素は、Ａ／Ｄ変換
器１０３のみであり、従来の構成と比較して、部品点数
を削減することができ、安価でしかも簡単に交流電源の
欠相の有無を判定し、欠相を特定できる電源欠相検出回
路を実現することができる。また、サーボドライブやイ
ンバータの装置においては、整流後のＰＮ間電圧ＶPN
は、レギュレーションのため、すなわち、モータの回生
エネルギーの発生によって電圧が一定以上になると抵抗
を通じて放電させる必要があることから、常に監視され
る構成となっている。このようなＰＮ間電圧ＶPNの監視
機能は、従来の電源欠相検出回路と同様にコンパレータ
によって実現されていた。本実施形態では、Ａ／Ｄ変換
器１０３の出力を取り込むことにより、常時、ＰＮ間電
圧ＶPNを監視することが可能である。すなわち、本実施
形態の構成によれば、電源欠相検出のみならずＰＮ間電
圧ＶPNの常時監視も可能であり、結果として、装置全体
の部品点数を削減することができ、装置の低コスト化を
図ることができる。
【０００６】
【発明の効果】以上説明したように、本発明の電源欠相
検出回路によれば、欠相検出手段により、交流電源投入
時における整流手段の出力電圧の立ち上がり時間を計測
して、交流電源の何れかの相に異常があることを検出す
ることとし、特に、整流手段の出力電圧をアナログ／デ
ィジタル変換手段によりディジタル値に変換し、該アナ
ログ／ディジタル変換手段の出力に基づいて、交流電源
の投入から該交流電源の出力電圧が所定電圧に達するま
での時間を計測手段によって計測し、該計測手段の計測
結果に基づいて、交流電源の何れかの相に異常があるこ
とを検出することとしたので、例えば、欠相検出手段の
計測手段をソフトウェアタイマで、欠相検出手段におけ
る異常検出処理をＭＰＵ等によって実行されるプログラ
ムによって実現することとすれば、ＭＰＵ等は整流手段
の出力電圧を利用するシステムの制御等を行うために既
に備えられていることが多いことから、欠相検出を行う
ために新たに付加すべき構成要素は、アナログ／ディジ
タル変換手段のみであり、従来の構成と比較して部品点
数を削減することができ、安価でしかも簡単に交流電源
の欠相の有無を判定し、欠相を特定できる電源欠相検出
回路を提供することができる。
検出回路によれば、欠相検出手段により、交流電源投入
時における整流手段の出力電圧の立ち上がり時間を計測
して、交流電源の何れかの相に異常があることを検出す
ることとし、特に、整流手段の出力電圧をアナログ／デ
ィジタル変換手段によりディジタル値に変換し、該アナ
ログ／ディジタル変換手段の出力に基づいて、交流電源
の投入から該交流電源の出力電圧が所定電圧に達するま
での時間を計測手段によって計測し、該計測手段の計測
結果に基づいて、交流電源の何れかの相に異常があるこ
とを検出することとしたので、例えば、欠相検出手段の
計測手段をソフトウェアタイマで、欠相検出手段におけ
る異常検出処理をＭＰＵ等によって実行されるプログラ
ムによって実現することとすれば、ＭＰＵ等は整流手段
の出力電圧を利用するシステムの制御等を行うために既
に備えられていることが多いことから、欠相検出を行う
ために新たに付加すべき構成要素は、アナログ／ディジ
タル変換手段のみであり、従来の構成と比較して部品点
数を削減することができ、安価でしかも簡単に交流電源
の欠相の有無を判定し、欠相を特定できる電源欠相検出
回路を提供することができる。
【図１】本発明の一実施形態に係る電源欠相検出回路の
構成図である。
構成図である。
【図２】三相交流電源に欠相が無い（正常）時と欠相が
ある（異常）時におけるＰＮ間電圧の立ち上がりを例示
する説明図である。
ある（異常）時におけるＰＮ間電圧の立ち上がりを例示
する説明図である。
【図３】実施形態のＣＰＵにおける電源欠相検出処理を
説明するフローチャートである。
説明するフローチャートである。
【図４】従来の電源欠相検出回路の構成図である。
１０１ コンバータ回路（整流手段） １０２ メインコンデンサ １０３ Ａ／Ｄ変換器（アナログ／ディジタル変換手
段） １０４ ＣＰＵ（欠相検出手段，計測手段） ４０１〜４０３ コンパレータ ４０４ ３入力ＮＡＮＤゲート回路
段） １０４ ＣＰＵ（欠相検出手段，計測手段） ４０１〜４０３ コンパレータ ４０４ ３入力ＮＡＮＤゲート回路
Claims (2)
- 【請求項１】 ｎ相（ｎは正整数）の交流電源の欠相を
検出する電源欠相検出回路において、 前記交流電源の出力電圧を整流する整流手段と、 前記交流電源投入時における前記整流手段の出力電圧の
立ち上がり時間を計測して、前記交流電源の何れかの相
に異常があることを検出する欠相検出手段と、を有する
ことを特徴とする電源欠相検出回路。 - 【請求項２】 前記電源欠相検出回路において、 前記欠相検出手段は、 前記整流手段の出力電圧をディジタル値に変換するアナ
ログ／ディジタル変換手段と、 前記アナログ／ディジタル変換手段の出力に基づいて、
前記交流電源の投入から該交流電源の出力電圧が所定電
圧に達するまでの時間を計測する計測手段と、を有し、 前記計測手段の計測結果に基づいて、前記交流電源の何
れかの相に異常があることを検出することを特徴とする
請求項１記載の電源欠相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24703097A JP3700744B2 (ja) | 1997-09-11 | 1997-09-11 | 電源欠相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24703097A JP3700744B2 (ja) | 1997-09-11 | 1997-09-11 | 電源欠相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1183921A true JPH1183921A (ja) | 1999-03-26 |
| JP3700744B2 JP3700744B2 (ja) | 2005-09-28 |
Family
ID=17157371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24703097A Expired - Fee Related JP3700744B2 (ja) | 1997-09-11 | 1997-09-11 | 電源欠相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3700744B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181356A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Schneider Inverter Corp | 欠相検出装置および負荷駆動装置 |
| US8107204B2 (en) | 2007-11-13 | 2012-01-31 | Emerson Climate Technologies, Inc. | Three-phase detection module |
| CN113793461A (zh) * | 2021-09-16 | 2021-12-14 | 中磊电子（苏州）有限公司 | 视讯门铃及其自动设定方法 |
-
1997
- 1997-09-11 JP JP24703097A patent/JP3700744B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007181356A (ja) * | 2005-12-28 | 2007-07-12 | Toshiba Schneider Inverter Corp | 欠相検出装置および負荷駆動装置 |
| US8107204B2 (en) | 2007-11-13 | 2012-01-31 | Emerson Climate Technologies, Inc. | Three-phase detection module |
| US8724275B2 (en) | 2007-11-13 | 2014-05-13 | Emerson Climate Technologies, Inc. | Three-phase detection module |
| US9557389B2 (en) | 2007-11-13 | 2017-01-31 | Emerson Climate Technologies, Inc. | Three-phase detection module |
| CN113793461A (zh) * | 2021-09-16 | 2021-12-14 | 中磊电子（苏州）有限公司 | 视讯门铃及其自动设定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3700744B2 (ja) | 2005-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278622B1 (en) | Electric power source apparatus including electric power converter circuit and method for controlling the same | |
| US5705904A (en) | Frequency converter device which adaptively responds to a power failure | |
| JPH02231922A (ja) | モータ駆動装置における瞬時停電回復時の突入電流防止制御方式 | |
| JP2005304143A (ja) | 電力変換装置 | |
| JPH04156222A (ja) | インバータ装置 | |
| JPH1183921A (ja) | 電源欠相検出回路 | |
| JP2003230275A (ja) | Ｐｗｍサイクロコンバータの保護方法 | |
| JP3265053B2 (ja) | 欠相検出方法及びその装置 | |
| JP4487155B2 (ja) | Ｐｗｍサイクロコンバータの保護装置 | |
| JP2001218474A (ja) | インバータの地絡検出方法および検出装置 | |
| WO2021049230A1 (ja) | 電力変換装置、および電力変換装置の制御方法 | |
| JP2791157B2 (ja) | インバータ装置の異常検出装置 | |
| JP2001268933A (ja) | コンデンサの過電圧抑制回路 | |
| JP2004056893A (ja) | 電力変換装置の異常検出方法 | |
| JP2005045914A (ja) | インバータ装置 | |
| JP2004088861A (ja) | 電力変換装置 | |
| KR100308563B1 (ko) | 분리형 공기조화기의 실외기 전원공급장치및 그 방법 | |
| JP5652975B1 (ja) | モータ制御装置 | |
| JP4265395B2 (ja) | インバータ装置 | |
| US7973510B2 (en) | Apparatus for controlling inverter | |
| JPH11341820A (ja) | 電圧型インバータ | |
| JP2001025290A (ja) | 制御装置 | |
| JP2002272181A (ja) | 電力変換装置 | |
| JP2010035339A (ja) | モータ制御装置 | |
| JPH0670550A (ja) | インバータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050705 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |