JPH1174307A - Electrode of semiconductor element and its forming method - Google Patents

Electrode of semiconductor element and its forming method

Info

Publication number
JPH1174307A
JPH1174307A JP23312797A JP23312797A JPH1174307A JP H1174307 A JPH1174307 A JP H1174307A JP 23312797 A JP23312797 A JP 23312797A JP 23312797 A JP23312797 A JP 23312797A JP H1174307 A JPH1174307 A JP H1174307A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
electrode
pure
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23312797A
Other languages
Japanese (ja)
Inventor
Seiji Nishimura
誠司 西村
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]

Abstract

PROBLEM TO BE SOLVED: To provide the electrode in a semiconductor element with which high pattern recognizability and solid bondability can be compatibly accomplished, and to provide the forming method of the above-mentioned electrode.
SOLUTION: This electrode of semiconductor element has a multilayered bonding pad layer whereon the second Al layer 5, consisting of pure Al or the material approximate to pure Al, is formed on a pattern recognition auxiliary layer 4 consisting of an N2-mixed Al film. This electrode is formed by conducting a sputtering process, in which the first Al film is sputtered using the sputtering gas wherein N2 gas is mixed into Ar gas, and a process in which the second Al film, consisting of pure Al or the material approximate to the pure Al, is sputtered on the first Al film using the sputtering gas consisting of Ar gas only.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体素子における電極構造に関し、より詳しくは半導体レーザ、発光ダイオード等の化合物半導体発光素子の電極及びその形成方法に関する。 The present invention relates to relates to the electrode structure in a semiconductor device, more particularly a semiconductor laser, the electrode and to a method of forming a compound semiconductor light emitting element such as light emitting diodes.

【0002】 [0002]

【従来の技術】図3は、一般的な化合物半導体におけるワイヤーボンディング側電極の基本構造を示す。 BACKGROUND ART FIG. 3 shows the basic structure of the wire bonding side electrode in a general compound semiconductor. この電極は、ウェハ6上に結晶と電極間の抵抗を下げるオーミック層1、ボンディングパッド層ヘのGa、Zn等の拡散を抑止するバリア層2及びワイヤーボンディング時にワイヤーをチップ上に融着するボンディングパッド層3 Bonding the electrode to fuse ohmic layer 1 to reduce the resistance between the crystalline and the electrode on the wafer 6, the bonding pad layer f Ga, the wire barrier layer 2 and the time of wire bonding to suppress the diffusion of Zn or the like on the chip pad layer 3
が順に積層された構造からなる。 There consisting laminated in this order.

【0003】図4は、ワイヤーボンディング時のチップのパターン認識方法の一例を示しており、チップのパターン認識は、光投射器7によりチップ8の斜め上方から光L1を投射し、その際に電極パターンによって反射される反射光L2を受光素子9で受光することによって行われる。 [0003] Figure 4 shows an example of a chip pattern recognition method during wire bonding, pattern recognition of the chip, the light L1 is projected obliquely from above the chip 8 by an optical projector 7, the electrode when the It is carried out by receiving the reflected light L2 reflected by the light receiving element 9 by the pattern. ボンディングパッドのパターン認識性を向上させるには、鏡面である結晶表面に対して、投射光を乱反射させるために電極表面を微細な粗面状態とするのが望ましい。 To improve the pattern recognition of the bonding pads, to the crystal surface are mirror, it is desirable to a fine rough surface state of the electrode surface in order to diffuse the projected light.

【0004】粗面化処理は、スパッタリング装置にて成膜したAl面を希フッ酸で表面エッチングして行う。 [0004] roughening treatment is carried out by surface etching the Al surface was deposited by a sputtering apparatus with dilute hydrofluoric acid. エッチングはAl粒界面に沿って進み、デンドライト状に粗面化されたAl表面が現れる。 Etching proceeds along the Al particle interface, appear roughened Al surface dendrite. このように、ボンディングパッドのパターン認識性を向上させるために、Al Thus, in order to improve the pattern recognition of the bonding pad, Al
表面を薬液にてエッチングして粗面化し、ワイヤーボンディング時にチップに光を投射した際の電極からの乱反射を大きくし、結晶表面との二値化を容易にする方法をとっている。 The surface is etched roughened by chemical adopts a method of increasing the diffuse reflection from the electrodes at the time of projecting light to the chip when the wire bonding, to facilitate binarization with the crystal surface.

【0005】Al膜はスパッタリング条件によってAl [0005] The Al film Al by sputtering conditions
膜の結晶粒界の大きさに変化を与えることができる。 It can be given a change in the crystal grain boundaries of the size of the film. 一般にボンディングパッドとしてAlスパッタリングを行う場合は、スパッタリング室を一旦高真空状態(1×1 In general, when performing the Al sputtering as a bonding pad, once high vacuum sputtering chamber (1 × 1
-7 torr)にし、続いてArガス(1×10 -3 torr)を封入する。 0 to -7 torr), it followed by enclosing the Ar gas (1 × 10 -3 torr). ArガスはAlターゲットに印加した負電圧によってAr +イオンになりAlターゲットヘ加速衝突する。 Ar gas Al target f accelerated collide becomes Ar + ions by the negative voltage applied to the Al target. 衝突したAr +イオンによってAlターゲットから非弾性衝突によりAlを基板に形成する。 The Al is formed on a substrate by inelastic collisions of Al target by colliding Ar + ions. Al膜の結晶粒界の大きさに変化を与える最も有効的な手段として、Arガスに対してN 2ガスを3%〜4%以上混入することがあげられ、これにより粗面化処理後、デンドライト状に見られるAl結晶粒界が約10μm程度から1 As the most effective means of providing a change in the crystal grain boundaries of the size of the Al film, it can be mentioned that the incorporation of N 2 gas 3% to 4% or more with respect to the Ar gas, after which the roughening treatment, Al crystal grain boundary observed in dendrite form from about 10 [mu] m 1
μm〜2μmまで小さくなる。 Small to μm~2μm.

【0006】図5にボンディングパッド層の粒界サイズの変化の様子をモデルで示しており、(a)にオーミック層1、バリア層2及び純Alによるボンディングパッド層3が順に積層された場合を、(b)にオーミック層1、バリア層2及びN 2混入Alによるボンディングパッド層3'が順に積層された場合をそれぞれ示す。 [0006] Figure 5 shows a state of a change of the grain boundary size of the bonding pad layer model, a case where the ohmic layer 1, barrier layer 2 and the bonding pad layer 3 with pure Al are laminated in this order (a) respectively show the case where the ohmic layer 1, the bonding pad layer 3 'by the barrier layer 2 and N 2 mixed Al are laminated in this order (b). 図5 Figure 5
に示すように、粒界面に沿ってエッチングが進む粗面化処理において、ボンディングパッド層がN 2混入Alによる場合には、純Alによる場合と比較して表面状態がより微細なデンドライト形状をもつAl表面を実現でき、パターン認識性が向上する。 As shown, in the roughening process proceeds etching along the grain boundary, if the bonding pad layer due to N 2 mixed Al, the surface state as compared with the case of pure Al has a finer dendrite shape It can be realized Al surface, thereby improving the pattern recognition properties.

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、上記のようにボンディングパッド層をN 2混入Alにより形成する場合には、純Alにより形成する場合に比較して、 [SUMMARY OF THE INVENTION However, as described above in the bonding pad layer when forming the N 2 mixed Al, compared to the case of forming a pure Al,
その硬度が増しAuワイヤーが融着せずボンダビリティを著しく損なってしまう。 Its hardness increases Au wire impairs significantly bondability without fusion.

【0008】図6にArガスに対するN 2混入比を変化させた場合のボンディングパッド層のデンドライト形状の粒界サイズの変化の様子を組織写真で示しており、 [0008] indicates the state of a change of the grain boundary size of dendrite shape of the bonding pad layer, varying N 2 mixed ratio structure photographs for Ar gas in FIG. 6,
(a)はN 2混入比0%の場合を、(b)はN 2混入比1.3%の場合を、(c)はN 2混入比3.3%の場合をそれぞれ示す。 (A) shows the case of N 2 mixed ratio 0% (b) shows the case of N 2 mixed 1.3%, indicating (c) respectively in the case of N 2 mixed 3.3%.

【0009】図7に、N 2混入比とワイヤーボンディングでボンディングが可能であったチップ数との関係を示す。 [0009] FIG. 7 shows the relationship between the number of chips bonding was possible in N 2 mixed ratio and wire bonding. ここで、Al表面形状に大きく変化が現れるのは図6(c)のN 2混入比を3.3%以上とした場合であるが、ボンダビリティ及びボール押し強度は図7に示したようにN 2混入比1.3%からすでにかなりの低下が認められる。 Here, as it is the large change in the Al surface shape appears in a case where the N 2 mixed ratio shown in FIG. 6 (c) and 3.3% or more, strength press bondability and ball are shown in FIG. 7 already a considerable reduction from the N 2 mixed 1.3% is observed.

【0010】上記のように、Al粒界をより小さくするパラメーターとしてスパッタリングガスヘのN 2混入があげられが、ボンディングパッド層をN 2混入Alにより形成する場合には、パターン認識性とボンダビリティは相反する関係となる。 [0010] As described above, N 2 contamination of the sputtering gas f can be mentioned as a parameter to further reduce the Al grain boundary, but in the case of forming the bonding pad layer by N 2 mixed Al, the pattern recognition properties and bondability It is a contradictory relationship. 即ち、ボンディングパッド層のN 2混入比を上げればAl粒界は小さくなり、パターン認識に優れた膜になるが、ボンダビリティが低下してしまう。 That, Al grain boundary decreases Increasing the N 2 mixed ratio of the bonding pad layer, becomes excellent film pattern recognition, bondability deteriorates. 逆に純度の高いAl膜のボンディングパッド層とした場合には、ボンディングは強固となるが、パターン認識に適さない膜となる。 When the bonding pad layer of highly pure Al film on the contrary, bonding becomes a firm, the film unsuitable for pattern recognition.

【0011】本発明は、こうした従来技術の課題を解決するものであり、高いパターン認識性と強固なボンダビリティの両立を実現できる半導体素子における電極及びその形成方法を提供することを目的とする。 [0011] The present invention is intended to solve the problems of such prior art, and an object thereof is to provide an electrode and a method of forming the semiconductor device that can achieve both high pattern recognition properties and strong bondability.

【0012】 [0012]

【課題を解決するための手段】本発明の半導体素子の電極は、N 2が混入されたAl膜からなるパターン認識補助層の上に、純Al又は純Alに近い材料からなる第2 Electrode of the semiconductor device of the present invention According to an aspect of the above pattern recognition auxiliary layer consisting of an Al film N 2 are mixed, a second of material close to pure Al or pure Al
のAl層を形成した多層ボンディングパッド層を有してなり、そのことにより上記目的が達成される。 Will have a multilayer bonding pad layer forming the Al layer, the objects can be achieved.

【0013】好ましくは、前記パターン認識補助層の膜厚を900nmとし、前記第2のAl層の膜厚を300 [0013] Preferably, the thickness of the pattern recognition auxiliary layer and 900 nm, the thickness of the second Al layer 300
nmとする。 nm to.

【0014】本発明の半導体素子の電極の形成方法は、 The method of forming the electrode of the semiconductor device of the present invention,
Arガスに対してN 2ガスを混入させたスパッタリングガスを用いて、第1のAl膜をスパッタリングする工程と、Arガスのみからなるスパッタリングガスを用いて、該第1のAl膜の上に純Al又は純Alに近い材料からなる第2のAl膜をスパッタリングする工程とを包含してなり、そのことにより上記目的が達成される。 Using Ar gas to N 2 gas sputtering gas is mixed, a step of sputtering a first Al film, using a sputtering gas consisting of Ar gas alone, the net on the first Al film will encompass a step of sputtering a second Al film made close material Al or pure Al, the objects can be achieved.

【0015】以下に、本発明の作用について説明する。 [0015] The following is a description of the operation of the present invention.

【0016】上記のように、本発明は、半導体素子の電極を構成する多層ボンディングパッド層を、N 2が混入されたAl膜からなるパターン認識補助層の上に純Al [0016] As described above, the present invention provides a multi-layer bonding pad layer constituting the electrode of the semiconductor element, the net on the pattern recognition auxiliary layer consisting of an Al film N 2 is mixed Al
又は純Alに近い材料からなる第2のAl層を形成する構成をとる。 Or a configuration of forming a second Al layer composed of close material to pure Al. このため、パターン認識補助層はN 2混入Al膜からなるので粒界サイズは縮小され、その上に形成される第2のAl層はパターン認識補助層で縮小された粒界サイズを引き継ぎながら堆積される。 Therefore, grain boundaries size is reduced because pattern recognition auxiliary layer consists of N 2 mixed Al film, a second Al layer formed thereon is deposited while taking over the grain boundary size reduced at pattern recognition auxiliary layer It is. その結果、 as a result,
この第2のAl層は純Al又は純Alに近い材料でありながら、粗面化処理後、微細なデンドライト形状をもつ表面状態となり、パターン認識性が向上する。 While a material close to the second Al layer is pure Al or pure Al, after graining treatment, it is the surface state having fine dendrite shape, thereby improving the pattern recognition properties. しかも、 In addition,
この第2のAl層は純Al又は純Alに近い材料からなるので、Auワイヤーが融着し易くボンダビリティが向上する。 Since the second Al layer is made of material close to pure Al or pure Al, Au wire is improved easily bondability fused.

【0017】特に、上記パターン認識補助層の膜厚を9 [0017] In particular, the thickness of the pattern recognition auxiliary layer 9
00nmとし、上記第2のAl層の膜厚を300nmとした場合には、ボンダビリティ及びパターン認識性に優れた電極となる。 And nm, when the 300nm thickness of the second Al layer, an excellent electrode bondability and pattern recognition properties.

【0018】また、上記の半導体素子の電極の形成方法によれば、上記利点を有する電極を確実に作製することが可能となる。 Further, according to the method of forming the electrode of the semiconductor element, it is possible to reliably produce an electrode having the above advantages.

【0019】 [0019]

【発明の実施の形態】以下に、本発明の実施の形態を図面に基づき具体的に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, will be described in detail based on the embodiment of the present invention with reference to the drawings.

【0020】図1に本発明の半導体素子の電極構造を示す。 [0020] showing the electrode structure of the semiconductor device of the present invention in FIG.

【0021】この電極は、ウェハ6上に結晶と電極間の抵抗を下げるオーミック層1、ボンディングパッド層ヘのGa、Zn等の拡散を抑止するバリア層2、N 2が混入されたAl膜からなるパターン認識補助層4及び純A [0021] The electrode is an Al film of ohmic layer 1 to reduce the resistance between the crystalline and the electrode on the wafer 6, the bonding pad layer f Ga, barrier layer 2, N 2 to suppress the diffusion of Zn or the like is mixed comprising pattern recognition auxiliary layer 4 and the pure A
l又は純Alに近い材料からなるボンディングパッド層5をこの順に積層した多層構造からなる。 l or becomes the bonding pad layer 5 made of close material to pure Al multilayer stacked in this order.

【0022】次に、上記多層構造からなる電極の形成方法を説明する。 [0022] Next, a method of forming the electrodes made of the multilayer structure.

【0023】マルチチャンバー型スパッタリング装置の成膜室に、オーミック層1としてAgZn蒸着が施されたGaAsウェハ6を導入して、Ti/Alスパッタリングを行う。 [0023] deposition chamber of a multi-chamber sputtering apparatus, by introducing a GaAs wafer 6 AgZn deposition is applied as an ohmic layer 1, and Ti / Al sputtering. Tiスパッタリング工程で、ウェハ6のオーミック層1上にバリア層2を形成する。 In Ti sputtering process to form the barrier layer 2 on the ohmic layer 1 of the wafer 6.

【0024】続くAlスパッタリング工程では、Arガスに対してN 2ガスを5%混入させたスパッタリングガスを用いて、バリア層2の上に、N 2が混入されたAl [0024] In the subsequent Al sputtering process using a sputtering gas and the N 2 gas is mixed 5% relative to Ar gas, on the barrier layer 2, N 2 are mixed Al
膜からなるパターン認識補助層4を形成する。 Forming a pattern recognition auxiliary layer 4 made of film. 次に、A Then, A
rガスのみからなるスパッタリングガスを用いて、このパターン認識補助層4の上に純Alからなるボンディングパッド層5を形成する。 By using a sputtering gas consisting only of r gas to form a bonding pad layer 5 made of pure Al on the pattern recognition auxiliary layer 4.

【0025】下記の表1に上記のAlスパッタリングの条件を示す。 [0025] The conditions of the above-mentioned Al sputtering in Table 1 below.

【0026】 [0026]

【表1】 [Table 1]

【0027】以上の工程を経て、本発明の半導体素子の電極が作製される。 [0027] Through the above steps, electrodes of the semiconductor device of the present invention is manufactured.

【0028】次に、Arガスに対するN 2混入比を5% Next, a N 2 mixed ratio Ar gas 5%
としたスパッタリングガスを用いてスパッタリングを行い、パターン認識補助層であるN 2混入Al層の膜厚を600nm〜1350nmまで変化させた場合のボンディングパッド層である純Al層の表面の観察結果について説明する。 Sputtering is carried out using the the sputtering gas, described observation of the surface of pure Al layer is a bonding pad layer in the case of changing the thickness of the N 2 mixed Al layer is pattern recognition auxiliary layer to 600nm~1350nm to. 図2はそのときの純Al層の粒界サイズの変化の様子を組織写真で示すものであり、(a)はN 2 Figure 2 shows the manner of change of the grain boundary size of the pure Al layer when the organization photograph, (a) represents N 2
混入Al層の膜厚600nm、純Al層の膜厚300n Thickness 600nm of mixed Al layer, the thickness of the pure Al layer 300n
mの場合を、(b)はN 2混入Al層の膜厚900n The case of m, (b) the thickness of the N 2 mixed Al layer 900n
m、純Al層の膜厚300nmの場合を、(c)はN 2 m, in the case of thickness 300nm of pure Al layer, (c) is N 2
混入Al層の膜厚1200nm、純Al層の膜厚を30 Thickness 1200nm contamination Al layer, the thickness of the pure Al layer 30
0nmの場合を、(d)はN 2混入Al層の膜厚135 The case of 0 nm, (d) the thickness of the N 2 mixed Al layer 135
0nm、純Al層の膜厚300nmの場合をそれぞれ示す。 Shows 0 nm, in the case of thickness 300nm of pure Al layer, respectively.

【0029】その結果、図2に示すように、粗面化処理後に見られるAl表面のデンドライト形状が、N 2混入Al層の膜厚が厚くなるに従い、小さくなっていくのがわかる。 [0029] As a result, as shown in FIG. 2, dendrite shape of the Al surface seen after roughening treatment, in accordance with the thickness of the N 2 mixed Al layer becomes thicker, it can be seen that becomes smaller. これは、図1にモデルで示しているように、N This is because, as indicated by the model in Figure 1, N
2混入Al膜の上に純Al層を形成すると、純Al層は純AlでありながらN 2混入Al層の縮小された粒界サイズが引き継がれて堆積されるためである。 When forming a pure Al layer on the 2 mixed Al film, a pure Al layer is for reduced intergranular size of N 2 mixed Al layer yet pure Al is deposited taken over. 従って、純Al層は粗面化処理後、微細なデンドライト形状をもつ表面状態となり、パターン認識性が向上する。 Thus, the pure Al layer after graining treatment, it is the surface state having fine dendrite shape, thereby improving the pattern recognition properties. しかも、 In addition,
純AlからなるのでAuワイヤーが融着し易くボンダビリティも向上する。 Au wire is improved easy bondability fused because made of pure Al.

【0030】特に、図2(b)のN 2混入Al層の膜厚を900nm、純Al層の膜厚を300nmとした場合に、パターン認識性及びボンダビリティに優れたボンディングパッド層が実現できた。 [0030] In particular, the thickness of the N 2 mixed Al layer of FIG. 2 (b) 900 nm, when the thickness of the pure Al layer was 300 nm, can be realized bonding pad layer excellent in pattern recognition properties and bondability It was. 尚、ボンダビリテイは純Al層の膜厚を300nm以上とすれば確保されることが実験で確認されている。 Incidentally, Bondabiritei is the thickness of the pure Al layer be ensured if more 300nm has been confirmed experimentally.

【0031】上記の実施例ではスパッタリング装置をマルチチャンバー型を用いたが、コンパクトチャンバー型としても良い。 [0031] In the above embodiments using a multi-chamber sputtering apparatus, but may be a compact chamber type.

【0032】 [0032]

【発明の効果】上記本発明によれば、多層ボンディングパッド層を、N 2が混入されたAl膜からなるパターン認識補助層の上に純Al又は純Alに近い材料からなる第2のAl層を形成する構成をとるので、この第2のA According to the present invention, the multi-layer bonding pad layer, a second Al layer made of material close to pure Al or pure Al on the pattern recognition auxiliary layer made of Al film N 2 is mixed since a configuration of forming a, the second a
l層はパターン認識補助層で縮小された粒界サイズを引き継ぎながら堆積される。 l layer is deposited while taking over the grain boundary size reduced at pattern recognition auxiliary layer. その結果、この第2のAl層は純Al又は純Alに近い材料でありながら、粗面化処理後、微細なデンドライト形状をもつ表面状態となるので、パターン認識性を向上することができる。 As a result, while a material close to the second Al layer is pure Al or pure Al, after roughening treatment, because the surface state having fine dendrite shape, it is possible to improve the pattern recognition properties. しかも、 In addition,
第2のAl層は純Al又は純Alに近い材料からなるので、ボンダビリティも向上することができる。 Since the second Al layer made of material close to pure Al or pure Al, it can be improved bondability.

【0033】また、特に、請求項2記載の半導体素子の電極によれば、パターン認識補助層の膜厚を900nm [0033] In particular, according to the electrode of the semiconductor device according to claim 2, wherein the thickness of the pattern recognition auxiliary layer 900nm
とし、第2のAl層の膜厚を300nmとしているので、ボンダビリティ及びパターン認識性に優れた電極とすることができる。 And then, the thickness of the second Al layer since the 300 nm, can be an excellent electrode bondability and pattern recognition properties.

【0034】また、請求項3記載の半導体素子の電極の形成方法によれば、上記利点を有する電極を確実に作製することができる。 Further, according to the method of forming electrodes of a semiconductor device according to claim 3, it is possible to reliably produce an electrode having the above advantages.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の半導体素子の電極構造を示す図である。 1 is a diagram showing an electrode structure of a semiconductor device of the present invention.

【図2】本発明の多層ボンディングパッド層におけるN N in multilayer bonding pad layer of the present invention; FIG
2混入Al層の膜厚を変化させた場合の純Al層の粒界サイズの変化の様子を示す組織写真であり、(a)はN A structural photograph showing changes in the grain boundary size of the pure Al layer in the case of changing the thickness of the 2 mixed Al layer, (a) represents N
2混入Al層の膜厚600nm、純Al層の膜厚300 2 mixed Al layer thickness 600nm in thickness of the pure Al layer 300
nmの場合を、(b)はN 2混入Al層の膜厚900n The case of nm, (b) the thickness of the N 2 mixed Al layer 900n
m、純Al層の膜厚300nmの場合を、(c)はN 2 m, in the case of thickness 300nm of pure Al layer, (c) is N 2
混入Al層の膜厚1200nm、純Al層の膜厚300 Thickness 1200nm contamination Al layer, the thickness of the pure Al layer 300
nmの場合を、(d)はN 2混入Al層の膜厚1350 The case of nm, (d) the thickness of the N 2 mixed Al layer 1350
nm、純Al層の膜厚300nmの場合をそれぞれ示す。 Indicating nm, in the case of thickness 300nm of pure Al layer, respectively.

【図3】一般的な化合物半導体におけるワイヤーボンディング側の電極構造を示す図である。 3 is a diagram showing an electrode structure of a wire bonding side in a general compound semiconductor.

【図4】ワイヤーボンディング時のチップのパターン認識方法の一例を示す図である。 4 is a diagram showing an example of a chip pattern recognition method during wire bonding.

【図5】従来のボンディングパッド層における純Al層とN 2混入Al層の粒界サイズの変化の様子を示すモデルである。 5 is a model showing changes in the grain boundary size of the conventional pure Al layer in the bonding pad layer and the N 2 mixed Al layer.

【図6】従来のボンディングパッド層におけるN 2混入比を変化させた場合のデンドライト形状の粒界サイズの変化の様子を示す組織写真であり、(a)はN 2混入比0%の場合を、(b)はN 2混入比1.3%の場合を、 [Figure 6] is a structural photograph showing changes in the grain boundary size of dendrite shape, varying N 2 mixed ratio in the conventional bonding pad layer, (a) shows the case of N 2 mixed ratio 0% the (b) in the case of 1.3% N 2 mixed ratio,
(c)はN 2混入比3.3%の場合をそれぞれ示す。 (C) shows the case of N 2 mixed 3.3%, respectively.

【図7】N 2混入比とボンディング可能なチップ数との関係を示す図である。 7 is a diagram showing the relationship between the N 2 mixed ratio and bondable number of chips.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 オーミック層 2 バリア層 3、3'、5 ボンディングパッド層 4 パターン認識補助層 6 ウェハ 1 ohmic layer 2 barrier layer 3, 3 ', 5 bonding pad layer 4 pattern recognition auxiliary layer 6 wafer

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 N 2が混入されたAl膜からなるパターン認識補助層の上に純Al又は純Alに近い材料からなる第2のAl層を形成した多層ボンディングパッド層を有する半導体素子の電極。 1. A electrode of a semiconductor device having a multi-layer bonding pad layer N 2 to form a second Al layer made of material close to pure Al or pure Al on the pattern recognition auxiliary layer consisting of an Al film which is mixed .
  2. 【請求項2】 前記パターン認識補助層の膜厚が900 2. A thickness of the pattern recognition auxiliary layer 900
    nmであり、 前記第2のAl層の膜厚が300nmである請求項1記載の半導体素子の電極。 nm, as described above, and said second electrode in accordance with claim 1, wherein the thickness of the Al layer is 300 nm.
  3. 【請求項3】 Arガスに対してN 2ガスを混入させたスパッタリングガスを用いて、第1のAl膜をスパッタリングする工程と、 Arガスのみからなるスパッタリングガスを用いて、該第1のAl膜の上に純Al又は純Alに近い材料からなる第2のAl膜をスパッタリングする工程とを包含する半導体素子の電極の形成方法。 Using 3. A sputtering gas was mixed with N 2 gas to the Ar gas, comprising the steps of sputtering a first Al film, using a sputtering gas consisting of Ar gas alone, the first Al pure Al or steps to the method of forming the electrode of the semiconductor element include sputtering a second Al film made close material to pure Al on the film.
JP23312797A 1997-08-28 1997-08-28 Electrode of semiconductor element and its forming method Withdrawn JPH1174307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23312797A JPH1174307A (en) 1997-08-28 1997-08-28 Electrode of semiconductor element and its forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23312797A JPH1174307A (en) 1997-08-28 1997-08-28 Electrode of semiconductor element and its forming method

Publications (1)

Publication Number Publication Date
JPH1174307A true true JPH1174307A (en) 1999-03-16

Family

ID=16950178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23312797A Withdrawn JPH1174307A (en) 1997-08-28 1997-08-28 Electrode of semiconductor element and its forming method

Country Status (1)

Country Link
JP (1) JPH1174307A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9861035B2 (en) 2015-05-01 2018-01-09 Deere & Company Height of cut control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9861035B2 (en) 2015-05-01 2018-01-09 Deere & Company Height of cut control system

Similar Documents

Publication Publication Date Title
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
US4840302A (en) Chromium-titanium alloy
US6548891B2 (en) Semiconductor device and production process thereof
US5824595A (en) Method of separating electronic elements
US6222207B1 (en) Diffusion barrier for increased mirror reflectivity in reflective solderable contacts on high power LED chip
US20050282373A1 (en) Radiation-emitting semiconductor element and method for producing the same
US20040036080A1 (en) High radiance led chip and a method for producing same
US5530280A (en) Process for producing crackstops on semiconductor devices and devices containing the crackstops
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
US4319264A (en) Nickel-gold-nickel conductors for solid state devices
US20030025202A1 (en) Semiconductor device having an external electrode
US4652336A (en) Method of producing copper platforms for integrated circuits
US5943601A (en) Process for fabricating a metallization structure
US6419149B1 (en) Method for producing wiring layer transfer composite
JP2002134822A (en) Semiconductor light emitting device and method of manufacturing the same
US20080145961A1 (en) Semiconductor Light Emitting Device and Manufacturing Method Thereof
US5899728A (en) Method of forming a lithographic mask
JP2000299494A (en) Manufacture of semiconductor light emitting element
JPH06314822A (en) Gallium nitride compound semiconductor light emitting element and electrode formation thereof
JP2002368020A (en) Submount and semiconductor device
US6245596B1 (en) Method of producing semiconductor device with heat dissipation metal layer and metal projections
US6507112B1 (en) Semiconductor device with an improved bonding pad structure and method of bonding bonding wires to bonding pads
US6387736B1 (en) Method and structure for bonding layers in a semiconductor device
JPH06333925A (en) Semiconductor integrated circuit and its manufacture
JP2004047704A (en) Method for manufacturing nitride semiconductor light emitting element and article therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102