JPH1164891A - 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 - Google Patents

液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Info

Publication number
JPH1164891A
JPH1164891A JP28892997A JP28892997A JPH1164891A JP H1164891 A JPH1164891 A JP H1164891A JP 28892997 A JP28892997 A JP 28892997A JP 28892997 A JP28892997 A JP 28892997A JP H1164891 A JPH1164891 A JP H1164891A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
film
light
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28892997A
Other languages
English (en)
Other versions
JP3541650B2 (ja
Inventor
Masahiro Yasukawa
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28892997A priority Critical patent/JP3541650B2/ja
Publication of JPH1164891A publication Critical patent/JPH1164891A/ja
Application granted granted Critical
Publication of JP3541650B2 publication Critical patent/JP3541650B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 半導体装置でパシベーション膜として一般的
に使用されている減圧CVD法による窒化シリコン膜
は、膜厚の10%程度のばらつきが生じるので、これを
反射型液晶パネルに用いると、パシベーション膜の膜厚
のばらつきによって反射率が大きく変化したり、液晶の
屈折率が変動したりするという不具合がある。 【解決手段】 基板(1)上に反射電極(14)がマト
リックス状に形成されるとともに各反射電極に対応して
各々トランジスタが形成され、前記トランジスタを介し
て前記反射電極に電圧が印加されるように構成された液
晶パネル用基板において、パシベーション膜(17)と
して、膜厚が500〜2000オングストロームの酸化
シリコン膜を使用し、入射光の波長に応じて膜厚を適当
な値に設定するようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶パネルさらに
は反射型液晶パネルに関し、特に半導体基板や絶縁基板
に形成されたスイッチング素子によって画素電極をスイ
ッチングするアクティブマトリックス型液晶パネルに利
用して好適な技術に関する。さらには、それを用いた電
子機器及び投写型表示装置に関する。
【0002】
【従来の技術】従来、投写型表示装置のライトバルブに
用いられるアクティブマトリックス液晶パネルとして
は、ガラス基板上にアモルファスシリコンを用いた薄膜
トランジスタ(TFT)アレーを形成した構造の液晶パ
ネルが実用化されている。
【0003】
【発明が解決しようとする課題】上記TFTを用いたア
クティブマトリックス液晶パネルは透過型の液晶パネル
であって、画素電極が透明導電膜により形成されてい
る。透過型液晶パネルにおいては、各画素に設けられた
TFTのようなスイッチング素子の形成領域は透過領域
ではないため、もともと開口率が低く、パネルの解像度
がXGA,SVGAと上がるにつれ、開口率が小さくな
るという致命的な欠陥を有している。
【0004】そこで、透過型アクティブマトリックス液
晶パネルに比べてサイズが小さい液晶パネルとして、半
導体基板や絶縁基板に形成されたトランジスタにより、
反射電極となる画素電極をスイッチングするようにした
反射型アクティブマトリックス液晶パネルが考えられる
ようになってきた。
【0005】従来、このような反射型液晶パネルでは、
反射電極の形成される基板に必ずしも保護膜としてパシ
ベーション膜を設ける必要性がないため省略されてい
た。そこで、本発明者は、反射型液晶パネル用基板にパ
シベーション膜を設けることについて検討した。
【0006】一般に半導体装置ではパシベーション膜と
して、減圧CVD法等により形成される窒化シリコン膜
を使用することが多い。ところで、CVD法により形成
されるパシベーション膜は、現在の技術では膜厚の10
%程度のばらつきが生じるのを避けることが困難であ
る。しかるに、反射型液晶パネルでは、パシベーション
膜の膜厚のばらつきによって反射率が大きく変化した
り、液晶の屈折率が変動したりするという不具合があ
る。
【0007】この発明の目的は、反射率が大きくばらつ
いたりすることのないパシベーション膜を有する信頼性
の高い反射型液晶パネル用の基板および液晶パネルを提
供することにある。
【0008】この発明の他の目的は、信頼性が高くしか
も画質の優れた反射型液晶パネルおよびそれを用いた電
子機器及び投写型表示装置を提供することにある。
【0009】
【課題を解決するための手段】この発明は、上記目的を
達成するため、基板上に反射電極がマトリックス状に形
成されるとともに各反射電極に対応して各々トランジス
タが形成され、前記トランジスタを介して前記反射電極
に電圧が印加されるように構成された液晶パネル用基板
において、前記反射電極の上にはパシベーション膜を形
成したことを特徴とする。これにより、反射電極が露出
しないので、信頼性が向上する。
【0010】また、前記パシベーション膜は、入射する
光の波長に対する前記反射電極の反射率の特性変化にお
いて、反射率の変化が約1%以内に納まる程度に選択さ
れた膜厚とすることを特徴とする。反射電極上のパシベ
ーション膜の膜厚により色光どうしで反射率がばらつい
てカラー表示する際の色再現性の悪化することを防ぐこ
とができる。
【0011】また、前記パシベーション膜は酸化シリコ
ンから形成されることを特徴とする。酸化シリコン膜は
窒化シリコン膜に比べて保護膜としての機能は多少劣る
ものの、膜厚のばらつきによる画素電極の反射率に与え
る影響は窒化シリコン膜よりも小さい上、酸化シリコン
は耐ストレス性がよくクラックが発生しにくいので、画
素領域のようなチップ面積の大半を占める領域のパシベ
ーション膜として用いるには最適である。従って、この
パシベーション膜を酸化シリコン膜により形成すること
によって、光の波長によって反射電極での反射率が大き
く変動する現象をも抑えることができる。
【0012】また、前記パシベーション膜は膜厚が50
0〜2000オングストロームの酸化シリコン膜とする
ことを特徴とする。これによって、特に膜厚が500〜
2000オングストロームの酸化シリコン膜は、反射率
の波長依存性が少ないため、パシベーション膜としての
酸化シリコン膜を使用することにより、反射率の変動を
小さくすることができる。
【0013】また、前記パシベーション膜の厚みを、入
射される光の波長に応じて各々適切な範囲に設定するよ
うにしたことを特徴とする。これにより、波長に応じて
パシベーション膜の膜厚を異ならせて、反射電極による
反射率の波長依存性を少なくすることができる。
【0014】また、前記反射電極が青色光を反射する場
合には、当該反射電極上に形成する前記パシベーション
膜となる酸化シリコン膜の厚みを、900〜1200オ
ングストロームとし、前記反射電極が緑色光を反射する
場合には、当該反射電極上に形成する前記パシベーショ
ン膜となる酸化シリコン膜の厚みを、1200〜160
0オングストロームとし、前記反射電極が赤色光を反射
する場合には、当該反射電極上に形成する前記パシベー
ション膜となる酸化シリコン膜の厚みを、1300〜1
900オングストロームとすることを特徴とする。パシ
ベーション膜となる酸化シリコン膜の厚みを上記のよう
な範囲に設定すると、各色ごとに反射率のばらつきを1
%以下に抑えることができ、液晶パネルの信頼性を向上
させることができるとともに、かかる反射型液晶パネル
をライトバルブとして使用した投写型表示装置における
画質を向上させることができる。
【0015】また、前記酸化シリコン膜の上には、厚み
が300〜1400オングストロームの配向膜が形成さ
れていることを特徴とする。さらに、酸化シリコン膜の
厚みをその上に形成される配向膜の厚みとの関係で設定
するようにするとよい。この場合の配向膜の適切な厚み
は300〜1400オングストローム、好ましくは80
0〜1400オングストロームである。配向膜の厚みを
上記のような範囲に設定することにより、反射率の変動
を有効に防止することもできる。
【0016】また、前記反射電極とその下の金属層との
間に窒化シリコンからなる層間絶縁膜が形成されている
ことを特徴とする。画素領域はパシベーション膜として
酸化シリコン膜が形成されるので、耐湿性が弱くなる。
しかし、反射電極下に窒化シリコン膜の層間絶縁層を設
けたので、画素領域での耐湿性の劣化を防ぐことができ
る。
【0017】また、前記反射電極とその下の金属層との
間の層間絶縁膜が窒化シリコン膜と酸化シリコン膜で構
成されるとともに、前記酸化シリコン膜上に前記窒化シ
リコン膜が形成された積層構造とすることを特徴とす
る。層間絶縁膜を窒化シリコン膜のみで形成すると、ク
ラックが発生しやすくなってしまうが、酸化シリコン膜
との積層構造とすることにより、耐湿性と耐ストレス性
を向上させることができる。
【0018】また、赤色光を反射する前記反射電極上の
前記パシベーション膜の厚みを1300〜1900オン
グストロームとし、緑色光を反射する前記反射電極上の
前記パシベーション膜の厚みを1200〜1600オン
グストロームとし、青色光を反射する前記反射電極の厚
みを900〜1200オングストロームとすることを特
徴とする。これにより、1つの反射型液晶パネルにより
カラー表示させようとする場合に、各色光の反射率のバ
ラツキが少なくなり、カラー表示の色再現性がよくでき
る。
【0019】さらに、基板上に反射電極がマトリックス
状に形成されるとともに各反射電極に対応して各々トラ
ンジスタが形成され、前記トランジスタを介して前記反
射電極に電圧が印加されるように構成される液晶パネル
用基板において、当該基板の端部領域には窒化シリコン
からなるパシベーション膜が形成されることを特徴とす
る。画素領域の周辺領域の端部における積層構造は、水
分等が最も入り込みやすいので、この端部には耐水性の
よい窒化シリコン膜のパシベーション膜を形成すること
により、液晶パネル用基板の耐湿性を向上することがで
きる。
【0020】また、前記パシベーション膜は、酸化シリ
コン膜と、該酸化シリコン膜上に形成された窒化シリコ
ン膜との積層構造からなることを特徴とする。パシベー
ション膜を二層構造としてパネル用基板の補強構造を構
成することができ、これにより耐久性を向上することが
できる。
【0021】さらに、基板上に反射電極がマトリックス
状に形成されるとともに各反射電極に対応して各々トラ
ンジスタが形成され、前記トランジスタを介して前記反
射電極に電圧が印加されるように各画素単位が構成され
る液晶パネル用基板において、前記画素単位が形成され
る画素領域の上方には酸化シリコンからなるパシベーシ
ョン膜が形成され、該画素領域の周辺に位置する周辺領
域の上方には窒化シリコンからなるパシベーション膜が
形成されていることを特徴とする。酸化シリコン膜は窒
化シリコン膜に比べて保護膜としての機能は多少劣るも
のの、膜厚のばらつきによる画素電極の反射率に与える
影響は窒化シリコン膜よりも小さい上、酸化シリコンは
耐ストレス性がよくクラックが発生しにくいので、画素
領域のようなチップ面積の大半を占める領域のパシベー
ション膜として用いるには最適である。このパシベーシ
ョン膜を酸化シリコン膜により形成することによって、
光の波長によって反射電極での反射率が大きく変動する
現象をも抑えることができる。さらに、画素領域の周辺
領域の端部における積層構造は、水分等が最も入り込み
やすいので、この端部には耐水性のよい窒化シリコン膜
のパシベーション膜を形成することにより、液晶パネル
用基板の耐湿性を向上することができる。
【0022】また、前記周辺領域における当該液晶パネ
ル用基板と対向基板とが接着される少なくともシール領
域には、前記酸化シリコンと、前記酸化シリコン膜上に
形成された窒化シリコンとの積層構造からなる前記パシ
ベーション膜が形成されることを特徴とする。これによ
り、シール部は二層構造のパシベーション膜となって、
液晶パネルの組立時に圧力のかかるシール部を補強構造
とすることができる。さらに、基板上に反射電極がマト
リックス状に形成されるとともに各反射電極に対応して
各々トランジスタが形成され、前記トランジスタを介し
て前記反射電極に電圧が印加されるように構成される液
晶パネル用基板において、前記反射電極と該反射電極の
下方の金属層との間に、酸化シリコン膜と、窒化シリコ
ン膜との積層構造とする層間絶縁膜を形成することを特
徴とする。画素領域は、クラックの発生しにくい酸化シ
リコンと耐湿性のよい窒化シリコンの二層構造としたこ
とにより、耐久性を向上することができる。また、前記
画素単位が形成される画素領域の周辺回路領域の上方に
前記反射電極と同一層の遮光層が形成され、該遮光層の
下方に前記酸化シリコン膜と、前記窒化シリコン膜との
積層構造とする層間絶縁膜を形成してなることを特徴と
する。周辺回路領域は、水等の水分が入り込みやすい
が、この領域もクラックの発生しにくい酸化シリコンと
耐湿性のよい窒化シリコンの二層構造としたことによ
り、耐久性を向上することができる。
【0023】前記層間絶縁膜は前記酸化シリコン膜上に
形成された前記窒化シリコン膜よりなり、該窒化シリコ
ン膜は、前記画素電極の領域においては前記画素電極と
下方の前記導電層とを接続するためのコンタクトホール
部のみが開口されることを特徴とする。このようにする
と、窒化シリコン膜の開口部が小さくなるので、水分が
より一層入り込みにくくできる。さらに、上記の液晶パ
ネル用基板と、光入射側の基板とが間隙を有して対向配
置されるとともに、該間隙内に液晶が封入されて構成さ
れることにより、反射型液晶パネルを提供することがで
きる。
【0024】さらに、前記液晶パネルを表示部として備
え、低消費電力でコントラストの良好な表示部を有する
電子機器を提供することができる。
【0025】さらに、光源と、該光源からの光を変調す
る請求項19記載の液晶パネルと、該液晶パネルにより
変調された光を投写する投写光学手段とを備え、小型化
された投写型表示装置を提供することができる。
【0026】また、前記光源の光を3つの色光に分光す
る色分離手段と、該色分離手段により分離された赤色光
を変調する第1の前記液晶パネルと、前記色分離手段に
より分離された緑色光を変調する第2の前記液晶パネル
と、前記色分離手段により分離された青色光を変調する
第3の前記液晶パネルとを備え、前記第1の液晶パネル
のパシベーション膜を形成する酸化シリコン膜の膜厚は
1300〜1900オングストロームの範囲とし、前記
第2の液晶パネルのパシベーション膜を形成する酸化シ
リコン膜の膜厚は1200〜1600オングストローム
の範囲とし、前記第3の液晶パネルのパシベーション膜
を形成する酸化シリコン膜の膜厚は900〜1200オ
ングストロームの範囲とすることを特徴とする。これに
より、各色光の変調をなすライトバルブ毎に、変調する
色光の波長に応じたパシベーション膜厚となるので、反
射率のばらつきが低減し、合成光のばらつきも減少する
ことになる。従って、投写型表示装置の製品毎に、投写
光のカラー表示の色合いが異なるような現象を防ぐこと
ができるようになる。すなわち、各ライトバルブの反射
特性が向上し、明るい投写画像を形成する投写型表示装
置を提供することができる。
【0027】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
【0028】(半導体基板を用いた液晶パネル用基板の
説明)図1および図3は、本発明を適用した反射型液晶
パネルの反射電極側基板の第1の実施例を示す。なお、
図1および図3にはマトリックス状に配置されている画
素のうち一画素部分の断面図と平面レイアウトを示す。
図1(a)は図3におけるI−I線に沿った断面を示
す。図1(b)は同じく図3におけるII−II線に沿った
断面を示す。また、図6は、本発明の反射型液晶パネル
の反射電極側基板全体の平面レイアウト図を示す。
【0029】図1において、1は単結晶シリコンのよう
なP型半導体基板(N型半導体基板(N--)でもよ
い)、2はこの半導体基板1の表面に形成された、半導
体基板よりも高不純物濃度のP型ウェル領域、3は半導
体基板1の表面に形成された素子分離用のフィールド酸
化膜(いわゆるLOCOS)である。上記ウェル領域2
は、特に限定されないが、例えば768×1024のよ
うなマトリックス状に画素が配置されてなる画素領域の
共通ウェル領域として形成される。このウェル領域2
は、図6に示されているように、画素がマトリックスに
配置される画素領域20の周辺部に配置されるデータ線
駆動回路21やゲート線駆動回路22、入力回路23、
タイミング制御回路24等の周辺回路を構成する素子が
形成される部分のウェル領域とは分離して形成されてい
る。上記フィールド酸化膜3は選択熱酸化によって50
00〜7000オングストロームのような厚さに形成さ
れる。
【0030】上記フィールド酸化膜3には一画素ごとに
2つの開口部が形成され、一方の開口部の内側中央に、
熱酸化によって形成されるゲート酸化膜(絶縁膜)4b
を介して、ポリシリコンあるいはメタルシリサイド等か
らなるゲート電極4aが形成され、このゲート電極4a
の両側の基板表面に高不純物濃度のN型不純物導入層
(以下、ドーピング層という)からなるソース、ドレイ
ン領域5a,5bが形成されることにより、MOSFE
Tが構成されている。ゲート電極4aは走査線方向(画
素行方向)に延在されて、ゲート線4を構成する。
【0031】また、上記フィールド酸化膜3に形成され
た他方の開口部の内側の基板表面にはP型ドーピング領
域8が形成されているとともに、このP型ドーピング領
域8の表面には熱酸化により形成される絶縁膜9bを介
してポリシリコンあるいはメタルシリサイド等からなる
電極9aが形成され、この電極9aと絶縁膜9bを介在
する上記P型ドーピング領域8との間に、画素に印加さ
れた電圧を保持する保持容量が構成されている。上記電
極9aは前記MOSFETのゲート電極4aとなるポリ
シリコンあるいはメタルシリサイド層と同一工程にて、
また電極9aの下の絶縁膜9bはゲート絶縁膜4bとな
る絶縁膜と同一工程にてそれぞれ形成することができ
る。
【0032】上記絶縁膜4b,9bは熱酸化によって上
記開口部の内側半導体基板表面に400〜800オング
ストロームのような厚さに形成される。上記電極4a,
9aは、ポリシリコン層を1000〜2000オングス
トロームのような厚さに形成しその上にMoあるいはW
のような高融点金属のシリサイド層を1000〜300
0オングストロームのような厚さに形成した構造とされ
ている。ソース、ドレイン領域5a,5bは、上記ゲー
ト電極4aをマスクとしてその両側の基板表面にN型不
純物をイオン打ち込みで注入することで自己整合的に形
成される。なお、ゲート電極4aの直下のウェル領域は
MOSFETのチャネル領域5cとなる。
【0033】また、上記P型ドーピング領域8は、例え
ば、専用のイオン打込みと熱処理によるドーピング処理
で形成され、ゲート電極を形成する前にイオン注入法で
形成するとよい。つまり、絶縁膜4b,9b形成後にウ
ェルと同一導電型の不純物を注入し、ウェルの表面はウ
ェルよりも高不純物濃度の領域8として低抵抗化して形
成する。上記ウェル領域2の好ましい不純物濃度は1×
1017/cm3 以下で、1×1016〜5×1016/cm
3 程度が望ましい。ソース、ドレイン領域5a,5bの
好ましい表面不純物濃度は1×1020〜3×1020/c
3 、P型ドーピング領域8の好ましい表面不純物濃度
は1×1018〜5×1019/cm3 であるが、保持容量
を構成する絶縁膜の信頼性及び耐圧の観点から1×10
18〜1×1019/cm3 が特に好ましい。
【0034】上記電極4aおよび9aからフィールド酸
化膜3上にかけては第1の層間絶縁膜6が形成され、こ
の絶縁膜6上にはアルミニウムを主体とするメタル層か
らなるデータ線7(図3参照)およびこのデータ線から
突出するように形成されたソース電極7aおよび補助結
合配線10が設けられている。ソース電極7aは絶縁膜
6に形成されたコンタクトホール6aを介してソース領
域5aに、また補助結合配線10の一端は絶縁膜6に形
成されたコンタクトホール6bを介してドレイン領域5
bに電気的に接続され、他端は絶縁膜6に形成されたコ
ンタクトホール6cを介して電極9aに電気的に接続さ
れている。
【0035】上記絶縁膜6は、例えばHTO膜(高温C
VD法により形成される酸化シリコン膜)を1000オ
ングストローム程度堆積した上に、BPSG膜(ボロン
およびリンを含むシリケートガラス膜)を8000〜1
0000オングストロームのような厚さに堆積して形成
される。ソース電極7a(データ線7)および補助結合
配線10を構成するメタル層は、例えば下層からTi/
TiN/Al/TiNの4層構造とされる。各層は、下
層のTiが100〜600オングストローム、TiNが
1000オングストローム程度、Alが4000〜10
000オングストローム、上層のTiNが300〜60
0オングストロームのような厚さとされる。
【0036】上記ソース電極7aおよび補助結合配線1
0から層間絶縁膜6上にかけては第2の層間絶縁膜11
が形成され、この第2層間絶縁膜11上にはアルミニウ
ムを主体とする二層目のメタル層12からなる遮光層が
形成されている。この遮光層を構成する二層目のメタル
層12は、後述するように画素領域の周囲に形成される
駆動回路等の周辺回路において素子間の接続用配線を構
成するメタル層として形成されるものである。従って、
この遮光層12のみを形成するために工程を追加する必
要がなく、プロセスが簡略化される。また、上記遮光層
12は、上記補助結合配線10に対応する位置に、後述
の画素電極とMOSFETを電気的に接続するための柱
状の接続プラグ15を貫通させるための開口部12aが
形成され、それ以外は画素領域20全域を覆うように形
成される。すなわち、図3に示されている平面図におい
ては、符号12aが付されている矩形状の枠が上記開口
部を表しており、この開口部12aの外側がすべて遮光
層12となっている。これによって、図1の上方(液晶
層側)から入射する光をほぼ完全に遮断して画素スイッ
チング用MOSFETのチャネル領域5cおよびウェル
領域2を光が通過して光リーク電流が流れるのを防止す
ることができる。
【0037】上記第2層間絶縁膜11は、例えばTEO
S(テトラエチルオルソシリケート)を材料としプラズ
マCVD法により形成される酸化シリコン膜(以下、T
EOS膜と称する)を3000〜6000オングストロ
ーム程度堆積した上に、SOG膜(スピン・オン・ガラ
ス膜)を堆積し、それをエッチバックで削ってからさら
にその上に第2のTEOS膜を2000〜5000オン
グストローム程度の厚さに堆積して形成される。遮光層
を構成する二層目のメタル層12は、上記一層目のメタ
ル層7(7a),10と同じ構造でよく、例えば下層か
らTi/TiN/Al/TiNの4層構造とされる。各
層は、最下層のTiが100〜600オングストロー
ム、その上のTiNが1000オングストローム程度、
Alが4000〜10000オングストローム、最上層
のTiNが300〜600オングストロームのような厚
さとされる。
【0038】この実施例においては、上記遮光層12の
上に第3層間絶縁膜13が形成され、この第3層間絶縁
膜13の上に図3に示されているように、ほぼ1画素に
対応した矩形状の反射電極としての画素電極14が形成
されている。そして、上記遮光層12に設けられた開口
部12aに対応してその内側に位置するように、上記第
3層間絶縁膜13および第2層間絶縁膜11を貫通する
コンタクトホール16が設けられており、このコンタク
トホール16内に上記補助結合配線10と上記画素電極
14とを電気的に接続するタングステン等の高融点金属
からなる柱状の接続プラグ15が充填されている。さら
に、上記画素電極14の上には、パシベーション膜17
が全面的に形成されている。
【0039】液晶パネルを構成する際は、この反射電極
側基板上にさらに配向膜を形成し、この基板と対向する
ように所定の間隔にて、内面に対向電極(共通電極)を
配置しその上に配向膜を形成した対向基板を対向させる
とともに、その間隙に液晶を封入して液晶パネルを構成
する。
【0040】特に限定されないが、接続プラグ15を構
成するタングステン等をCVD法により被着した後、タ
ングステンと第3層間絶縁膜13をCMP(化学的機械
研磨)法で削って平坦化してから、画素電極14は、例
えば低温スパッタ法によりアルミニウム層を300〜5
000オングストロームのような厚さに形成し、パター
ニングにより一辺が15〜20μm程度の正方形のよう
な形状として形成される。なお、上記接続プラグ15の
形成方法としては、CMP法で第3層間絶縁膜13を平
坦化してから、コンタクトホールを開口し、その中にタ
ングステンを被着して形成する方法もある。上記パシベ
ーション膜17としては、画素領域部においては500
〜2000オングストロームのような厚さの酸化シリコ
ン膜が用いられ、基板の周辺領域部およびシール部、ス
クライブ部には2000〜10000オングストローム
のような厚さの窒化シリコン膜が用いられる。なお、シ
ール部とは、液晶パネルを構成する一対の基板を間隙を
有して接着固定するためのシール材の形成領域を指す。
また、スクライブ部とは、本発明の反射型液晶パネル用
基板が半導体ウエハーに多数個の形成され、それをスク
ライブラインに沿って各半導体チップにダイシングして
分離する際のスクライブ領域に沿った部分(すなわち液
晶パネル用基板の端部)となる部分である。
【0041】また、画素領域部を覆うパシベーション膜
17として酸化シリコン膜を使用することにより、膜厚
のばらつきによって反射率が大きく変化したり、光の波
長によって反射率が大きく変動する現象を抑えることが
できる。
【0042】一方、基板の周辺領域、特に液晶が封入さ
れる領域よりも外側(シール部よりも外側)の領域を覆
うパシベーション膜17は、基板の耐水性等の観点にお
いて酸化シリコン膜に比べて保護膜として優れた窒化シ
リコン膜を使用し、この窒化シリコン膜の単層構造とす
るか、あるいは酸化シリコン膜の上に窒化シリコン膜を
形成した二層構造の保護膜とすることにより信頼性を更
に向上させることができる。すなわち、外気に触れる基
板周辺領域、特にスクライブ部においては、そこから水
分等が入り込みやすくなるが、その部分を窒化シリコン
膜の保護膜で覆うので信頼性、耐久性を向上させること
ができる。
【0043】なお、パシベーション膜17上には、液晶
パネルを構成する際に、ポリイミドからなる配向膜が全
面に形成され、ラビング処理される。
【0044】さらに、上記パシベーション膜17の厚み
を、入射される光の波長に応じて各々適切な範囲に設定
するようにするとよい。具体的には、パシベーション膜
となる酸化シリコン膜の厚みを、青色光を反射する画素
電極においては900〜1200オングストロームと
し、緑色光を反射する画素電極においては酸化シリコン
膜の厚みを1200〜1600オングストロームとし、
赤色光を反射する画素電極においては酸化シリコン膜の
厚みを1300〜1900オングストロームとする。パ
シベーション膜となる酸化シリコン膜の厚みを上記のよ
うな範囲に設定することにより、各色ごとにアルミニウ
ム層からなる反射電極の反射率のばらつきを1%以下に
抑えることができる。以下、その理由について説明す
る。
【0045】図10および図11に、アルミニウム層の
反射電極の反射率が各波長において酸化シリコン膜の膜
厚によってどのように変化するかを調べた結果を示す。
図10において、◆印は膜厚を500オングストローム
としたときの反射率を、□印は膜厚を1000オングス
トロームとしたときの反射率を、▲印は膜厚を1500
オングストロームとしたときの反射率を、×印は膜厚を
2000オングストロームとしたときの反射率を、それ
ぞれプロットしたものである。また、図11において、
◆印は膜厚を1000オングストロームとしたときの反
射率を、□印は膜厚を2000オングストロームとした
ときの反射率を、▲印は膜厚を4000オングストロー
ムとしたときの反射率を、×印は膜厚を8000オング
ストロームとしたときの反射率を、それぞれプロットし
たものである。
【0046】図11を参照すると分かるように、膜厚が
4000オングストロームの場合、波長が450〜55
0nm変化する間に反射率は0.89から0.86まで
約3%も低下し、波長が700〜800nm変化する間
に反射率は0.85から0.77まで約8%も低下して
いる。また、膜厚が8000オングストロームの場合、
波長が500〜600nm変化する間に反射率は0.8
9から0.86まで約3%も低下し、波長が650〜7
50nm変化する間に反射率は0.86から0.80ま
で約6%も低下している。これに対して、膜厚が500
オングストロームや1000オングストローム、150
0オングストローム、2000オングストロームとした
ときにの反射率にはそのような急激な変化が見られな
い。以上の理由から、酸化シリコン膜の膜厚の有効な範
囲は、500〜2000オングストロームであることが
分かる。
【0047】従って、反射型液晶パネルを構成する場合
には、反射電極上に形成するパシベーション膜として、
500〜2000オングストロームの範囲の膜厚を得れ
ば、反射率の波長依存性が少ない反射型液晶パネルを構
成することができることがわかる。
【0048】さらに、図10および図11より、局所的
な波長範囲を見ると酸化シリコン膜の膜厚によって反射
率の変化量が少ない範囲があることが分かる。また、本
発明者は、入射し反射する色光によって最適な酸化シリ
コン膜の膜厚範囲があるのではないかと考え、さらに詳
細に調べた。その結果を、図12〜図14に示す。この
うち、図12は青色を中心としその近傍の波長範囲42
0〜520nmについて酸化シリコン膜の膜厚を変えた
ときの反射率を適当な波長ごとにプロットしたもの、図
13は緑色を中心としその近傍の波長範囲500〜60
0nmについて同様に反射率を適当な波長ごとにプロッ
トしたもの、図14は赤色を中心としその近傍の波長範
囲560〜660nmについて同様に反射率を適当な波
長ごとにプロットしたものである。
【0049】図12を参照すると分かるように、膜厚が
800オングストロームの場合、波長が440〜500
nm変化する間に反射率は0.896から0.882ま
で約1.1%も低下している。また、膜厚が1300オ
ングストロームの場合、波長が420〜470nm変化
する間に反射率は0.887から0.893まで約0.
6%も変化しているとともに、波長が420〜450n
mの間の反射率が他の膜厚の場合に比べてかなり低くな
っている。これに対して、膜厚が900オングストロー
ムや1000オングストローム、1100オングストロ
ーム、1200オングストロームとしたときにの反射率
にはそのような急激な変化が見られないとともに、反射
率も充分な値が得られている。
【0050】また、図13を参照すると分かるように、
膜厚が1100オングストロームの場合、波長が550
〜600nm変化する間に反射率は0.882から0.
866まで約1.6%も低下している。また、膜厚が1
700オングストロームの場合、波長が500〜530
nmの間の反射率が他の膜厚の場合に比べてかなり低く
なっている。これに対して、膜厚が1250オングスト
ロームや1400オングストローム、1550オングス
トロームとしたときにの反射率にはそのような急激な変
化が見られないとともに、反射率も充分な値が得られて
いる。
【0051】また、図14を参照すると分かるように、
膜厚が1200オングストロームの場合、波長が560
〜660nm変化する間に反射率は0.882から0.
848まで約3.4%も低下している。また、膜厚が2
000オングストロームの場合、波長が560〜610
nmの間の反射率が他の膜厚の場合に比べてかなり低く
なっている。これに対して、膜厚が1400オングスト
ロームや1600オングストローム、1800オングス
トロームとしたときにの反射率にはそのような急激な変
化が見られないとともに、反射率も充分な値が得られて
いる。
【0052】図12〜図14より、青色光を反射する画
素電極においてはパシベーション膜となる酸化シリコン
膜の厚みを900〜1200オングストロームのような
範囲とし、緑色光を反射する画素電極においては120
0〜1600オングストロームのような範囲とし、赤色
光を反射する画素電極においては1300〜1900オ
ングストロームのような範囲にそれぞれ設定することに
よって、各色ごとに反射率のばらつきを1%以下に抑え
るとともに、反射率も充分な値が得られることが分か
る。
【0053】なお、図12〜図14に示す各グラフはパ
シベーション膜の上にポリミドイからなる配向膜を、1
100オングストロームの厚みに形成した場合の反射率
を示す。配向膜の厚みが異なれば酸化シリコン膜の厚み
の最適範囲は上記範囲とは若干異なるものとなる。ま
た、配向膜の膜厚の範囲は、反射率の屈折率の変動を少
なくする観点において、配向膜は300オングストロー
ムより低いと配向能力が無くなってしまい、1400オ
ングストロームより厚ければ、ポリイミドが低波長、高
波長光を吸収してしまったり、ポリイミドが等価回路に
おける液晶容量と直列接続される容量成分として無視で
きなくなるなどのことから、300〜1400オングス
トロームの範囲に設定するのが望ましい。但し、配向膜
が薄くなると配向能力が下がってしまうことを懸念する
のであれば、800〜1400オングストロームの範囲
であることが望ましい。
【0054】配向膜の膜厚が以上の範囲にあれば、各色
ごとの液晶パネルの酸化シリコン膜の膜厚はそれぞれ上
記範囲に設定されれば反射電極の反射率のばらつきを1
%以下に抑える上で充分である。
【0055】従って、一つの液晶パネルによりカラー表
示をする場合においては、各色画素毎に反射電極上のパ
シベーション膜を、画素の色に応じて異ならせることが
できる。すなわち、この反射側基板に対向する対向基板
内面に画素電極に対応してRGBのカラーフィルタが形
成され、このフィルタを介した色光が画素電極により反
射される構成において、赤(R)のカラーフィルタを介
した赤色光を反射する画素電極については、その上に形
成するパシベーション膜の膜厚を1300〜1900オ
ングストロームの範囲とし、緑(G)のカラーフィルタ
を介した緑色光を反射する画素電極については、その上
に形成するパシベーション膜の膜厚を1200〜160
0オングストロームの範囲とし、青(B)のカラーフィ
ルタを介した青色光を反射する画素電極については、そ
の上に形成するパシベーション膜の膜厚を900〜12
00オングストロームの範囲とするようにすれば、反射
率の高い単板の反射型液晶パネルを構成することができ
る。また、この液晶パネルは、単板式の投写型表示装置
のライトバルブとして用いることもできる。なお、カラ
ーフィルタでなくとも、各画素電極に入射する光を色光
にする手段(例えばダイクロイックミラー)に置き換え
て、色光を構成してもよい。
【0056】さらに、後述する投写型表示装置のよう
に、赤色光を反射する液晶パネル、緑色光を反射する液
晶パネル、青色光を反射する液晶パネルを各々有する場
合にも本発明の液晶パネルを用いることができる。その
場合、赤色光を変調するライトバルブの液晶パネルにお
いてはパシベーション膜となる酸化シリコン膜の膜厚は
1300〜1900オングストロームの範囲とし、同じ
く緑色光を変調するライトバルブの液晶パネルにおいて
はパシベーション膜となる酸化シリコン膜の膜厚は12
00〜1600オングストロームの範囲とし、青色光を
変調するライトバルブの液晶パネルにおいてはパシベー
ション膜となる酸化シリコン膜の膜厚は900〜120
0オングストロームの範囲に設定とすると良い。
【0057】図3は図1に示されている反射側の液晶パ
ネル用基板の平面レイアウト図である。同図に示されて
いるように、この実施例では、データ線7とゲート線4
とが互いに交差するように形成される。ゲート線4がゲ
ート電極4aを兼ねるように構成されるので、図3のハ
ッチングHで示す箇所のゲート線4部分がゲート電極4
aとなり、その下の基板表面には画素スイッチング用M
OSFETのチャネル領域5cが設けられる。上記チャ
ネル領域5cの両側(図3では上下)の基板表面には、
ソース、ドレイン領域5a、5bが形成されている。ま
た、データ線に接続されるソース電極7aは、図3の縦
方向に沿って延設されたデータ線7から突出するように
形成されて、コンタクトホール6bを介してMOSFE
Tのソース領域5aに接続されている。
【0058】また、保持容量の一方の端子を構成するP
型ドーピング領域8はゲート線4と平行な方向(画素行
方向)に隣接する画素のP型ドーピング領域と連続する
ように形成されている。そして、画素領域の外側に配設
された電源ライン70にコンタクトホール71にて接続
され、例えば0V(接地電位)のような所定の電圧Vss
が印加されるように構成されている。この所定の電圧V
ssは、対向基板に配置される共通電極の電位あるいはそ
の近傍の電位、またはデータ線に供給される画像信号の
振幅の中心電位あるいはその近傍の電位、または共通電
極電位と画像信号の振幅中心電位の中間電位のいずれか
の電位であってもよい。
【0059】画素領域の外側においてP型ドーピング領
域8を共通に電圧Vssに接続することによって、保持容
量の一方の電極の電位を安定させ、画素の非選択期間
(MOSFETの非導通時)に保持容量が保持する保持
電位を安定化させ、1フレーム期間に画素電極に与える
電位の変動を低減することができる。また、MOSFE
Tの近傍にP型ドーピング領域8を設け、P型ウェルの
電位も同時に固定しているため、MOSFETの基板電
位を安定させバックゲート効果によるしきい値電圧の変
動を防ぐことができる。
【0060】図示しないが、上記電源ライン70は、画
素領域の外側に設けられる周辺回路のP型ウェル領域
(画素領域のウェルとは分離されている)にウェル電位
として所定の電圧Vssを供給するラインとしても使用さ
れている。上記電源ライン70は上記データ線7と同一
の一層目のメタル層によって構成されている。
【0061】画素電極14は各々矩形状をなし、隣接す
る画素電極14とは例えば1μmのような間隔をおいて
互い近接して設けられており、画素電極間のすき間から
漏れる光の量を極力減らすように構成されている。ま
た、図では、画素電極の中心とコンタクトホール16の
中心とがずれているが、両者の中心をほぼ一致させる又
は重ねる方が好ましい。この理由は、コンタクトホール
16の周囲は遮光機能を有する二層目のメタル層12が
12aにて開口されているため、画素電極14の端部付
近に開口12aがあると、画素電極の間隙から入射した
光が二層目のメタル層12と画素電極14の裏面の間で
乱反射して、開口12aまで至り、その開口から下の基
板側に入射して光リークが発生してしまうからである。
従って、画素電極の中心とコンタクトホール16の中心
とをほぼ一致させる又は重ねることにより、隣接する画
素電極の隙間から入った光がコンタクトホールに到達す
るまでの距離が各画素電極端部からほぼ均一になり、基
板側に光入射する恐れのあるコンタクトホールに光が届
きにくくすることができるので好ましい。
【0062】なお、上記実施例では、画素スイッチング
用MOSFETをNチャネル型とし、保持容量の一方の
電極となる半導体領域8をP型ドーピング層とした場合
について説明したが、ウェル領域2をN型とし、画素ス
イッチング用MOSFETをPチャネル型とし、保持容
量の一方の電極となる半導体領域をN型ドーピング層と
することも可能である。その場合、保持容量の一方の電
極となるN型ドーピング層には、N型ウェル領域に印加
されるのと同様に所定の電位VDDを印加するように構成
するのが望ましい。なお、この所定の定電位VDDは、N
型ウェル領域に電位を与えるものであるため、電源電圧
の高い側の電位であることが好ましい。すなわち、画素
スイッチング用MOSFETのソース・ドレインに印加
される画像信号の電圧が5Vであれば、この所定の定電
位VDDも5Vとすることが好ましい。
【0063】さらに、画素スイッチング用のMOSFE
Tのゲート電極4aには、15Vのような大きな電圧が
印加されるのに対し、周辺回路のシフトレジスタ等のロ
ジック回路などは5Vのような小さな電圧で駆動される
(周辺回路の一部、例えばゲート線に走査信号を供給す
る回路等は15Vで駆動される)ため、5Vで動作する
周辺回路を構成するFETのゲート絶縁膜を、画素スイ
ッチング用FETのゲート絶縁膜よりも薄く形成して
(ゲート絶縁膜の製造工程を別工程とする、または周辺
回路のFETのゲート絶縁膜表面をエッチングする等に
より形成して)、周辺回路のFETの応答特性を向上さ
せ周辺回路(特に、高速な走査が求められるデータ線側
駆動回路のシフトレジスタ)の動作速度を高めるという
技術が考えられる。このような技術を適用した場合、ゲ
ート絶縁膜の耐圧から、周辺回路を構成するFETのゲ
ート絶縁膜の厚みを画素スイッチング用FETのゲート
絶縁膜の厚みの約3分の1〜5分の1(例えば80〜2
00オングストローム)にすることができる。
【0064】ところで、第1の実施例における駆動波形
は図8に示すようになる。図中、VGは画素スイッチン
グ用MOSFETのゲート電極に印加される走査信号で
あり、期間tH1は画素のMOSFETを導通させる選択
期間(走査期間)であって、その以外の期間は画素のM
OSFETを非導通とする非選択期間である。また、V
dはデータ線に印加される画像信号の最大振幅、Vcは
画像信号の中心電位、LC−COMは反射電極側基板と
対向する対向基板に形成された対向(共通)電極に印加
される共通電位である。
【0065】保持容量の電極間に印加される電圧は、図
8に示すようなデータ線に印加される画像信号電圧Vd
とP型半導体領域8にかかる0Vのような所定の電圧V
ssの差で決定される。しかし、本来保持容量に印加さ
れるべき電位差は画像信号電圧Vdと画像信号の中心電
位Vcとの差の約5V(図6の液晶パネルの対向基板3
5に設けられる対向(共通)電極33に印加される共通
電位LC−COMはVcよりΔVだけシフトされている
が、実際に画素電極に印加される電圧もΔVシフトした
Vd−ΔVとなる)で十分である。そこで、第1の実施
例においては、保持容量の一方の端子を構成するドーピ
ング領域8をウェルと逆極性(P型ウェルの場合はN
型)にし、画素領域の周辺部でVcもしくはLC−CO
M近傍の電位に接続し、ウェル電位(例えばP型ウェル
はVss)とは異なる電位にすることも可能である。こ
れにより保持容量の一方の電極9aを構成するポリシリ
コンあるいはメタルシリサイド層直下の絶縁膜9bを、
画素スイッチング用FETのゲート絶縁膜でなく周辺回
路を構成するFETのゲート絶縁膜と同時に形成するこ
とで、上記実施例に比べて保持容量の絶縁膜厚を3分の
1〜5分の1にすることができ、これによって容量値を
3〜5倍にすることもできる。
【0066】図1(b)は本発明の一実施例の画素領域
の周辺部の断面(図3II-II)を示す図である。画素領
域の走査方向(画素行方向)に伸びたドーピング領域8
を所定の電位(VSS)に接続する部分の構成を示してい
る。80は周辺回路のMOSFETのソース・ドレイン
領域と同一工程で形成したP型コンタクト領域であり、
ゲート電極形成前に形成したドーピング領域8に対し
て、ゲート電極形成後に同一導電型の不純物をイオン注
入して形成される。コンタクト領域80は、コンタクト
ホール71を介して配線70に接続され、定電圧VSS
印加される。なお、このコンタクト領域80上も三層目
のメタル層からなる遮光層14’によって遮光される。
【0067】次に、図2は、画素領域の外側に駆動回路
等の周辺回路を構成するCMOS回路素子の実施例の断
面図を示す。なお、図2において図1と同一符号が付さ
れている箇所は、同一工程で形成されるメタル層、絶縁
膜および半導体領域を示す。
【0068】図2において、4a,4a’は駆動回路等
の周辺回路(CMOS回路)を構成するNチャネルMO
SFET,PチャネルMOSFETのゲート電極、5a
(5b),5a’(5b’)はそのソース(ドレイン)
領域となるN型ドーピング領域,P型ドーピング領域、
5c,5c’はそれぞれチャネル領域である。図1の保
持容量の一方の電極を構成するP型ドーピング領域8に
対して定電位VSSを供給するコンタクト領域80は、上
記PチャネルMOSFETのソース(ドレイン)領域と
なるP型ドーピング領域5a’(5b’)と同一工程で
形成される。27a,27cは一層目のメタル層で構成
され電源電圧(0V,5V又は15Vのいずれか)に接
続されたソース電極、27bは一層目のメタル層で構成
されたドレイン電極である。32aは二層目のメタル層
からなる配線層であり、周辺回路を構成する素子間を接
続する配線として使用される。32bも二層目のメタル
層からなる電源配線層であるが、遮光層としても機能し
ている。遮光層32bは、VcやLC−COMあるいは
電源電圧0V等の一定電圧のいずれに接続されてもよ
く、あるいは不定の電位であっても良い。14’は三層
目のメタル層であり、周辺回路部ではこの三層目のメタ
ル層が遮光層として用いられており、周辺回路を構成す
る半導体領域に光が通過してキャリアが発生し、半導体
領域での電位が不安定になって、周辺回路が誤動作する
のを防止する。つまり、周辺回路も二層目と三層目のメ
タル層によって遮光がなされる。
【0069】前述したように、周辺回路部のパシベーシ
ョン膜17は、画素領域のパシベーション膜を構成する
酸化シリコン膜よりも保護膜として優れた窒化シリコン
膜、あるいは酸化シリコン膜の上に窒化シリコン膜を形
成した二層構造の保護膜として構成すればよい。また、
特に制限されないが、この実施例の周辺回路を構成する
MOSFETのソース・ドレイン領域は自己整合技術で
形成しても良い。さらに、いずれのMOSFETのソー
ス・ドレイン領域もLDD(ライトリー・ドープト・ド
レイン)構造あるいはDDD(ダブル・ドープト・ドレ
イン)構造とするようにしても良い。なお、画素スイッ
チング用FETは大きな電圧で駆動されること、リーク
電流を防止しなければならないことを考慮して、オフセ
ット(ゲート電極とソース・ドレイン領域間に距離を持
たせた構造)とするとよい。
【0070】図4は、反射電極(画素電極)側基板の端
部の構造として好適な実施例を示す。図4において図
1,図2と同一符号が付されている箇所は、同一工程で
形成される層および半導体領域を示す。
【0071】図4に示されているように、層間絶縁膜と
メタル層の積層体の端部およびその側壁は、画素領域お
よび周辺回路を覆う酸化シリコン膜からなるパシベーシ
ョン膜17の上に窒化シリコン膜18を形成した積層保
護構造とされている。この端部は、前述のように、シリ
コンウェハに多数個の本発明の基板を形成した後、スク
ライブラインに沿ってダイシングして各基板(半導体チ
ップ)に分離する場合の各基板の端部となる部分であ
る。つまり、図4の右側の段差部の下段部分がスクライ
ブ領域となる。
【0072】従って、基板端部の上部と側壁部が窒化シ
リコン膜を保護膜としているので、これによって端部か
ら水等が進入しにくくなって耐久性が向上するととも
に、端部が補強されるため歩留まりが向上する。また、
この実施例では液晶を封止するためのシール材36を完
全に平坦化された上記積層保護構造部の上に設けてい
る。酸化シリコン膜17と窒化シリコン膜18の積層構
造のパシベーション膜として構成し、この上にシール材
36が配置されるようにしたので、液晶パネル組立時の
一対の基板のシール接着時の加圧部を二層パシベーショ
ン膜により補強することができる。加えて、層間絶縁膜
やメタル層の有無による厚みのばらつきに関わらず、対
向基板との間隔を一定にすることが可能となる。また、
上記構造によれば、画素電極をなす反射電極上の保護膜
は、窒化シリコンを用いずに酸化シリコン膜単層にでき
るため、反射率の低下や反射率が波長により異なる波長
依存性を低減することができる。目的に合わせて、パシ
ベーション膜の材料を使い分けている。また、層間絶縁
膜13は後述するような酸化シリコン膜と窒化シリコン
膜の二層構造として構成することもできる。窒化シリコ
ン膜は耐湿性がよく、基板端部からの水分のが入り込み
をより一層防ぐことができる。
【0073】図4に示されているように、この実施例で
は、三層目のメタル層14’は、周辺回路領域の遮光層
もしくは画素の反射電極に用いられている14と同じ層
であり、二層目および一層目のメタル層12’,7’を
介して所定の電位に固定される。むろん三層目のメタル
層14’の代わりに、二層目のメタル層12’もしくは
一層目のメタル層7’をシール材36の下に延引して電
位の固定用の層に用いてもよい。これによって液晶パネ
ル用基板形成中、液晶パネル形成中、もしくは液晶パネ
ル形成後の静電気等における対策が可能になる。
【0074】なお、図1(b)、図2、図4の遮光層1
4’は電位を与えないフローティング状態としてもよ
い。電位を与えない状態とすることにより、画素領域を
囲む遮光層14’は液晶に対して電圧印加しないことに
なる。それによって、画素領域の周囲にて誤表示するこ
とがないというメリットが得られる。
【0075】図5は、本発明の他の実施例を示す。図5
は、図1と同様に、図3の平面レイアウトにおける線I
−Iに沿った断面図である。図5において図1,図2と
同一符号が付されている箇所は、これらの図の実施例と
同様のプロセスで形成される層および半導体領域を示
す。この実施例は、上記反射電極14とその下の遮光層
12としてのメタル層との間に、前述のTEOS膜(一
部エッチングにより残存したSOG膜を含む)からなる
層間絶縁膜13aの他に、その下に窒化シリコン膜13
bを形成したものである。 逆に、TEOS膜13aの
上に窒化シリコン膜13bを形成するようにしてもよ
い。このように窒化シリコン膜を追加した二層構造の層
間絶縁膜構造を用いることにより水等が進入しにくくな
って耐湿性が向上する。なお、図5は画素領域の断面図
であるが、本実施例の構成における図2に示した周辺回
路や図4に示した基板の端部に相当する箇所において
も、二層目のメタル層上に形成した層間絶縁膜13を同
様の層間絶縁膜構造を用いることにより、周辺領域での
耐湿性を向上することができる。特に周辺部や基板端部
は、水分が入り込みやすい領域であるので、この周辺で
の耐湿性向上はメリットが大きい。
【0076】なお、反射電極上のパシベーション膜の膜
厚については、図1の実施例の場合と同様である。
【0077】図16は、本発明の他の実施例を示す。図
16は、図1と同様に、図3の平面レイアウトにおける
線I−Iに沿った断面図である。図16において図1、
図2と同一符号が付けられている箇所は、これらの図の
実施例と同様のプロセスで形成される層及び半導体領域
を示す。この実施例は、上記反射電極14とその下の遮
光層12としてのメタル層との間に、前述のTEOS膜
(一部エッチングにより残存したSOG膜を含む)から
なる層間絶縁膜13aの他にその上に窒化シリコン膜1
3bを形成したものである。この場合窒化シリコン膜1
3aをCMP法等により平坦化することも出来る。この
様に窒化シリコン膜を形成した場合、図5における実施
例より窒化シリコン部の開口が少ないためさらに水等が
進入しにくくなり耐湿性が向上する。同時に反射電極1
4とその隣の反射電極間は保護絶縁膜17と窒化シリコ
ン13bで構成されている。窒化シリコン膜の屈折率は
保護絶縁膜17に使われる酸化シリコン膜の屈折率1.
4〜1.6より高い1.9〜2.2であるため、保護絶
縁膜17に液晶側から光が入射した時、窒化シリコン膜
13bとの界面で屈折率差によって入射光が反射する。
これによって層間膜へ光の入射が減少するため、半導体
領域に光が通過してキャリアが発生し、半導体領域での
電位が不安定になるのを防止できる。
【0078】また本実施例ではTEOS膜からなる層間
絶縁膜13aをCMP法等で平坦化後、窒化シリコン膜
13bを形成してもよい。一般的に例えばCMP法等で
は、局所的な段差の解消のため局所的な段差分の膜厚、
例えば8000〜12000オングストロームの膜の堆
積を行う必要がある。また一般的に13bに用いられる
窒化シリコン膜は膜厚が増加するにつれ下部膜にたいし
て強い応力をもつ。本実施例では層間絶縁膜13aをC
MP法等によって研磨することによって平坦化し、さら
にその上に窒化シリコン膜13bを形成することによっ
て、窒化シリコン膜13bのCMP法等における堆積の
膜厚を減少し窒化シリコン膜13bの応力緩和をするこ
とが可能になる。またこの場合も反射電極14とその隣
の反射電極間は保護絶縁膜17と窒化シリコン13bで
構成されているので、層間膜へ光の入射が減少するた
め、半導体領域に光が通過してキャリアが発生し、半導
体領域での電位が不安定になるのを防止できる。また本
実施例は例えば窒化シリコン膜13bの膜厚を2000
〜5000オングストロームとすることが望ましい。こ
れは2000オングストローム以上にすることによって
窒化シリコン膜13bの耐湿性を向上することと、50
00オングストローム以下にすることによってコンタク
トホール16のエッチング深さを少なくしエッチングを
容易にするとともに、窒化シリコン膜13bの膜厚の減
少によって下部膜に対する応力の緩和を行うためであ
る。
【0079】なお、反射電極上のパシベーション膜の膜
厚については、図1の実施例の場合と同様である。また
図16は画素領域の断面図であるが、本実施例の構成に
おける図2に示した周辺回路や図4に示した基板の端部
に相当する箇所においても、二層目のメタル層上に形成
した層間絶縁膜13を同様の層間絶縁膜構造を用いるこ
とにより、周辺領域での耐湿性を向上することができ
る。特に周辺部や基板端部は、水分が入り込みやすい領
域であるので、この周辺での耐湿性向上はメリットが大
きい。
【0080】図6は上記実施例を適用した液晶パネル用
基板(反射電極側基板)の全体の平面レイアウト構成を
示す。
【0081】図6に示されているように、この実施例に
おいては、基板の周縁部に設けられている周辺回路に光
が入射するのを防止する遮光層25が設けられている。
この遮光層は画素電極14と同一層により形成されるも
のである。周辺回路は、上記画素電極がマトリックス状
に配置された画素領域20の周辺に設けられ、上記デー
タ線7に画像データに応じた画像信号を供給するデータ
線駆動回路21やゲート線4を順番に走査するゲート線
駆動回路22、パッド領域26を介して外部から入力さ
れる画像データを取り込む入力回路23、これらの回路
を制御するタイミング制御回路24等の回路であり、こ
れらの回路は画素電極スイッチング用MOSFETと同
一工程または異なる工程で形成されるMOSFETを能
動素子もしくはスイッチング素子とし、これに抵抗や容
量などの負荷素子を組み合わせることで構成される。
【0082】この実施例においては、上記遮光層25
は、図1に示されている画素電極14と同一工程で形成
される三層目のメタル層で構成され、電源電圧や画像信
号の中心電位Vcあるいは共通電位LC−COM等の所
定電位が印加されるように構成されている。遮光層25
に所定の電位を印加することでフローティングや他の電
位である場合に比べて反射を少なくすることができる。
また、遮光層25を電源配線に接続せずにフローティン
グとすることもできる。このようにすれば、遮光層25
により液晶層に電位が印加されないので、周辺領域にて
誤表示されることがなくなる。
【0083】なお、26は電源電圧を供給するために使
用されるパッドもしくは端子が形成されたパッド領域で
ある。外部から信号を入力するパッド領域26は上記シ
ール材36の外側に来るようにシール材を設ける位置が
設定されている。
【0084】図7は上記液晶パネル基板31を適用した
反射型液晶パネルの断面構成を示す。図7に示すよう
に、上記液晶パネル基板31は、その裏面にガラスもし
くはセラミック等からなる支持基板32が接着剤により
接着されている。これとともに、その表面側には、共通
電位LC−COMが印加される透明導電膜(ITO)か
らなる対向電極(共通電極ともいう)33を有する入射
側のガラス基板35が適当な間隔をおいて配置され、周
囲をシール材36で封止された間隙内に周知のTN(Tw
isted Nematic)型液 晶またはまたは電圧無印加状態で
液晶分子がほぼ垂直配向されたSH(Super Homeotropi
c) 型液晶37などが充填されて液晶パネル30として
構成されている。
【0085】周辺回路上の遮光層25は、液晶37を介
在して対向電極33と対向されるように構成されてい
る。そして、遮光層25にLC共通電位を印加すれば、
対向電極33にはLC共通電位が印加されるので、その
間に介在する液晶には直流電圧が印加されなくなる。よ
ってTN型液晶であれば常に液晶分子がほぼ90°ねじ
れたままとなり、SH型液晶であれば常に垂直配向され
た状態に液晶分子が保たれる。
【0086】この実施例においては、半導体基板からな
る上記液晶パネル基板31は、その裏面にガラスもしく
はセラミック等からなる支持基板32が接着剤により接
合されているため、その強度が著しく高められる。その
結果、液晶パネル基板31に支持基板32を接合させて
から対向基板との貼り合わせを行なうようにすると、パ
ネル全体にわたって液晶層のギャップが均一になるとい
う利点がある。
【0087】(絶縁基板を用いた液晶パネル用基板の説
明)以上の説明では半導体基板を用いた反射型液晶パネ
ル用基板の構成及びそれを用いた液晶パネルについて説
明したが、以下には、絶縁基板を用いた反射型液晶パネ
ル用基板の構成について説明する。
【0088】図17は反射型液晶パネル用基板の画素の
構成を示す断面図である。同図は、図1と同様に、図3
の平面レイアウト図における線I−Iに沿った断面図を
示している。本実施例においては画素スイッチング用の
トランジスタとしてTFTが用いられている。図17に
おいて図1、図2と同一符号が付けられている箇所は、
これらの図と同一機能を有する層及び半導体領域を示
す。1は石英や無アルカリ性のガラス基板であり、この
絶縁基板上には単結晶又は多結晶あるいはアモルファス
のシリコン膜(5a,5b,5c,8の形成層)が形成
されており、このシリコン膜上には熱酸化して形成した
酸化シリコン膜とCVD法で堆積した窒化シリコンの二
層構造からなる絶縁膜4b,9bが形成される。なお、
絶縁膜4bの上層の窒化シリコン膜の形成前には、シリ
コン膜の5a,5b,8の領域にN型不純物がドーピン
グされて、TFTのソース領域5a,ドレイン領域5
b,保持容量の電極領域8が形成される。さらに絶縁膜
4b上には、TFTのゲート電極4aと保持容量の他方
の電極9aとなるポリシリコンまたはメタルシリサイド
等の配線層が形成される。以上のように、ゲート電極4
a,ゲート絶縁膜4b,チャネル5c,ソース5a,ド
レイン5bからなるTFTと、電極8,9と絶縁膜9b
からなる保持容量とが形成される。
【0089】また、配線層4a,9a上には窒化シリコ
ンまたは酸化シリコンにより形成される第1層間絶縁膜
6が形成され、この絶縁膜6に形成されたコンタクトホ
ールを介してソース領域5aに接続されるソース電極7
aが、アルミニウム層からなる第1メタル層により形成
される。第1メタル層の上にはさらに窒化シリコン膜、
あるいは酸化シリコン膜と窒化シリコン膜の二層構造に
より形成される第2層間絶縁膜13が形成される。この
層間絶縁膜13の構造は、図5や図16に13として示
した二層構造の層間絶縁膜として構成するとよい。そう
することにより、図5や図17にて説明したのと同様な
耐湿性等の効果を得ることができる。この第2層間絶縁
膜13は、CMP法により平坦化され、その上にアルミ
ニウムからなる反射電極となる画素電極が各画素毎に形
成される。なお、シリコン膜の電極領域8と画素電極1
4はコンタクトホール16を介して電気的に接続され
る。この接続は、図1と同様な方法で、タングステン等
の高融点金属からなる接続プラグ15を埋め込み形成し
て行われる。
【0090】以上のように、絶縁基板上に形成されたT
FT及び保持容量の上方に反射電極が形成されるので、
画素電極領域が広くなり、また保持容量も図3の平面レ
イアウト図と同様に反射電極下に広い面積で形成できる
ので、高精細(画素が小さい)パネルであっても、高い
開口率(反射率)を得ることができるだけでなく、各画
素での印加電圧の保持が十分に可能となって駆動が安定
化する。
【0091】また、これまでの実施例と同様に、反射電
極14上には、酸化シリコン膜からなるパシベーション
膜17が形成される。このパシベーション膜17の膜厚
は、これまでの実施例と同様であり、入射する光の波長
に応じて反射率の変動が少ない反射型液晶パネル用基板
を得ることができる。なお、液晶パネル用基板の全体構
成及び液晶パネルの構成は、図6及び図7と同様であ
る。
【0092】なお、図17では図1のような層間絶縁膜
11と遮光層12を配置していないが、隣接する画素電
極14の間隙から入射される光によるTFTの光リーク
を防止するために、これらの層を図1等と同様に配置し
てもよい。また、基板の下方からの光入射も想定される
のであれば、シリコン膜5a,5b,8の下にさらに遮
光層を配置してもよい。また、図ではゲート電極がチャ
ネルより上方に位置するトップゲートタイプであるが、
ゲート電極を先に形成し、ゲート絶縁膜を介した上にチ
ャネルとなつシリコン膜を配置するボトムゲートタイプ
にしてもよい。さらに、周辺回路領域や基板端部も、図
5や図16にて説明した層間絶縁膜13のような二層構
造の層間絶縁膜が配置されると、水分の入り込みやすい
周辺領域及び基板端部の耐湿性を向上することができ
る。
【0093】(本発明の反射型液晶パネルを用いた電子
機器の説明)図9は、本発明の液晶パネルを用いた電子
機器の一例であり、本発明の反射型液晶パネルをライト
バルブとして用いたプロジェクタ(投写型表示装置)の
要部を平面的に見た概略構成図である。この図9は、光
学要素130の中心を通るXZ平面における断面図であ
る。本例のプロジェクタは、システム光軸Lに沿って配
置した光源部110(111はランプ、112はリフレ
クタ)、インテグレータレンズ120、偏光変換素子1
30から概略構成される偏光照明装置100、偏光照明
装置100から出射されたS偏光光束をS偏光光束反射
面201により反射させる偏光ビームスプリッタ20
0、偏光ビームスプリッタ200のS偏光反射面201
から反射された光のうち、青色光(B)の成分を分離す
るダイクロイックミラー412、分離された青色光
(B)を青色光を変調する反射型液晶ライトバルブ30
0B、青色光が分離された後の光束のうち赤色光(R)
の成分を反射させて分離するダイクロイックミラー41
3、分離された赤色光(R)を変調する反射型液晶ライ
トバルブ300R、ダイクロイックミラー413を透過
する残りの緑色光(G)を変調する反射型液晶ライトバ
ルブ300G、3つの反射型液晶ライトバルブ300
R、300G、300Bにて変調された光をダイクロイ
ックミラー412,413,偏光ビームスプリッタ20
0にて合成し、この合成光をスクリーン600に投写す
る投写レンズからなる投写光学系500から構成されて
いる。上記3つの反射型液晶ライトバルブ300R、3
00G、300Bには、それぞれ前述の液晶パネルが用
いられている。
【0094】光源部110から出射されたランダムな偏
光光束は、インテグレータレンズ120により複数の中
間光束に分割された後、第2のインテグレータレンズを
光入射側に有する偏光変換素子130により偏光方向が
ほぼ揃った一種類の偏光光束(S偏光光束)に変換され
てから偏光ビームスプリッタ200に至るようになって
いる。偏光変換素子130から出射されたS偏光光束
は、偏光ビームスプリッタ200のS偏光光束反射面2
01によって反射され、反射された光束のうち、青色光
(B)の光束がダイクロイックミラー412の青色光反
射層にて反射され、反射型液晶ライトバルブ300Bに
よって変調される。また、ダイクロイックミラー411
の青色光反射層を透過した光束のうち、赤色光(R)の
光束はダイクロイックミラー413の赤色光反射層にて
反射され、反射型液晶ライトバルブ300Rによって変
調される。
【0095】一方、ダイクロイックミラー413の赤色
光反射層を透過した緑色光(G)の光束は反射型液晶ラ
イトバルブ300Gによって変調される。このようにし
て、それぞれの反射型液晶ライトバルブ300R、30
0G、300Bによって変調された色光は、ダイクロイ
ックミラー412,413,偏光ビームスプリッタ20
0にて合成され、この合成光が投写光学系500により
投写される。
【0096】なお、反射型液晶ライトバルブ300R、
300G、300Bとなる反射型液晶パネルは、TN型
液晶(液晶分子の長軸が電圧無印加時にパネル基板に略
並行に配向された液晶)またはSH型液晶(液晶分子の
長軸が電圧無印加時にパネル基板に略垂直に配向された
液晶)を採用している。
【0097】TN型液晶を採用した場合には、画素の反
射電極と、対向する基板の共通電極との間に挟持された
液晶層への印加電圧が液晶のしきい値電圧以下の画素
(OFF画素)では、入射した色光は液晶層により楕円
偏光され、反射電極により反射され、液晶層を介して、
入射した色光の偏光軸とほぼ90度ずれた偏光軸成分の
多い楕円偏光に近い状態の光として反射・出射される。
一方、液晶層に電圧印加された画素(ON画素)では、
入射した色光のまま反射電極に至り、反射されて、入射
時と同一の偏光軸のまま反射・出射される。反射電極に
印加された電圧に応じてTN型液晶の液晶分子の配列角
度が変化するので、入射光に対する反射光の偏光軸の角
度は、画素のトランジスタを介して反射電極に印加する
電圧に応じて可変される。
【0098】また、SH型液晶を採用した場合には、液
晶層の印加電圧が液晶のしきい値電圧以下の画素(OF
F画素)では、入射した色光のまま反射電極に至り、反
射されて、入射時と同一偏光軸のまま反射・出射され
る。一方、液晶層に電圧印加された画素(ON画素)で
は、入射した色光は液晶層にて楕円偏光され、反射電極
により反射され、液晶層を介して、入射光の偏光軸に対
して偏光軸がほぼ90度ずれた偏光軸成分の多い楕円偏
光として反射・出射する。TN型液晶の場合と同様に、
反射電極に印加された電圧に応じてSH型液晶の液晶分
子の配列角度が変化するので、入射光に対する反射光の
偏光軸の角度は、画素のトランジスタを介して反射電極
に印加する電圧に応じて可変される。
【0099】これらの液晶パネルの画素から反射された
色光のうち、S偏光成分はS偏光を反射する偏光ビーム
スプリッタ200を透過せず、一方、P偏光成分は透過
する。この偏光ビームスプリッタ200を透過した光に
より画像が形成される。従って、投写される画像は、T
N型液晶を液晶パネルに用いた場合はOFF画素の反射
光が投写光学系500に至りON画素の反射光はレンズ
に至らないのでノーマリーホワイト表示となり、SH液
晶を用いた場合はOFF画素の反射光は投写光学系に至
らずON画素の反射光が投写光学系500に至るのでノ
ーマリーブラック表示となる。
【0100】反射型液晶パネルは、透過型アクティブマ
トリクス型液晶パネルに比べ、画素電極を大きく取れる
ので、高反射率を得ることができ、高精細な画像を高コ
ントラストで投写できると共に、プロジェクタを小型化
できる。
【0101】図7にて説明したように、液晶パネルの周
辺回路部は遮光層で覆われ、対向基板の対向する位置に
形成される対向電極と共に同じ電位(例えばLC共通電
位。但し、LC共通電位としない場合は画素部の対向電
極と異なる電位となるので、この場合画素部の対向電極
とは分離された周辺対向電極となる。)が印加されるの
で、両者間に介在する液晶にはほぼ0Vが印加され、液
晶はOFF状態と同じになる。従って、TN型液晶の液
晶パネルでは、ノーマリホワイト表示に合わせて画像領
域の周辺が全て白表示にでき、SH型液晶の液晶パネル
では、ノーマリブラック表示に合わせて画像領域の周辺
が全て黒表示にできる。
【0102】前記光源110の光を3原色光に分光する
色分離手段としての偏光ビームスプリッタ200により
分離された赤色光を変調する第1の反射型液晶パネルと
してのライトバルブ300Rのパシベーション膜を形成
する酸化シリコン膜の膜厚は1300〜1900オング
ストロームの範囲とし、緑色光を変調する第2の反射型
液晶パネルとしてのライトバルブ300Gのパシベーシ
ョン膜を形成する酸化シリコン膜の膜厚は1200〜1
600オングストロームの範囲とし、青色光を変調する
第3の反射型液晶パネルのとしてのライトバルブ300
Bのパシベーション膜を形成する酸化シリコン膜の膜厚
は900〜1200オングストロームの範囲とするとさ
らに望ましい結果が得られる。
【0103】上記実施例に従うと、反射型液晶パネル3
00R、300G、300Bの各画素電極に印加された
電圧が充分に保持されるとともに、画素電極の反射率が
非常に高いため鮮明な映像が得られる。
【0104】図15は、それぞれ本発明の反射型液晶パ
ネルを使った電子機器の例を示す外観図である。なお、
これらの電子機器では、偏光ビームスプリッタと共に用
いられるライトバルブとしてではなく、直視型の反射型
液晶パネルとして使用されるため、反射電極は完全な鏡
面である必要はなく、視野角を広げるためには、むしろ
適当な凸凹を付けた方が望ましいが、それ以外の構成要
件は、ライトバルブの場合と基本的に同じである。
【0105】図15(a)は携帯電話を示す斜視図であ
る。1000は携帯電話本体を示し、そのうちの100
1は本発明の反射型液晶パネルを用いた液晶表示部であ
る。図15(b)は、腕時計型電子機器を示す図であ
る。1100は時計本体を示す斜視図である。1101
は本発明の反射型液晶パネルを用いた液晶表示部であ
る。この液晶パネルは、従来の時計表示部に比べて高精
細の画素を有するので、テレビ画像表示も可能とするこ
とができ、腕時計型テレビを実現できる。
【0106】図15(c)は、ワープロ、パソコン等の
携帯型情報処理装置を示す図である。1200は情報処
理装置を示し、1202はキーボード等の入力部、12
06は本発明の反射型液晶パネルを用いた表示部、12
04は情報処理装置本体を示す。各々の電子機器は電池
により駆動される電子機器であるので、光源ランプを持
たない反射型液晶パネルを使えば、電池寿命を延ばすこ
とが出来る。また、本発明のように、周辺回路をパネル
基板に内蔵できるので、部品点数が大幅に減り、より軽
量化・小型化できる。
【0107】なお、以上の実施例においては、液晶パネ
ルの液晶としてTN型とホメオトロピック配向のSH型
に関して説明したが、他の液晶に置き換えても実施可能
であることは言うまでもない。
【0108】
【発明の効果】以上説明したように本発明によれば、反
射率が大きくばらついたりすることのないパシベーショ
ン膜を有する信頼性の高い反射型液晶パネル用の基板お
よび液晶パネルを提供することができる。
【0109】また、窒化シリコン膜を用いることによ
り、耐湿性を有する反射型液晶パネル用基板を提供する
ことができる。
【0110】さらに、信頼性が高くしかも画質の優れた
反射型液晶パネルおよびそれを用いた電子機器及び投写
型表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第1の実施例を示す断面図。
【図2】本発明を適用した反射型液晶パネルの反射電極
側基板の周辺回路の構造の一例を示す断面図。
【図3】本発明を適用した反射型液晶パネルの反射電極
側基板の画素領域の第1の実施例の平面レイアウト図。
【図4】本発明を適用した反射型液晶パネルの反射電極
側基板の端部構造の一例を示す断面図。
【図5】本発明を適用した反射型液晶パネルの反射電極
側基板の他の実施例を示す断面図。
【図6】実施例の液晶パネルの反射電極側基板のレイア
ウト構成例を示す平面図。
【図7】実施例の液晶パネル基板を適用した反射型液晶
パネルの一例を示す断面図。
【図8】本発明を適用した反射型液晶パネルの画素電極
スイッチング用FETのゲート駆動波形およびデータ線
駆動波形例を示す波形図。
【図9】実施例の反射型液晶パネルをライトバルブとし
て応用した投写型表示装置の一例としてプロジェクタの
概略構成図である。
【図10】アルミニウム層からなる反射電極の反射率が
入射向の各波長において酸化シリコン膜の膜厚によって
どのように変化するか調べた結果を示すグラフ。
【図11】アルミニウム層からなる反射電極の反射率が
入射光の各波長において酸化シリコン膜の膜厚によって
どのように変化するか調べた結果を示すグラフ。
【図12】青色を中心とした波長範囲について酸化シリ
コン膜の膜厚を変えたときの反射率を適当な波長ごとに
プロットしたグラフ。
【図13】緑色を中心とした波長範囲について酸化シリ
コン膜の膜厚を変えたときの反射率を適当な波長ごとに
プロットしたグラフ。
【図14】赤色を中心とした波長範囲について酸化シリ
コン膜の膜厚を変えたときの反射率を適当な波長ごとに
プロットしたグラフ。
【図15】(a),(b),(c)は、それぞれ本発明
の反射型液晶パネルを使った電子機器の例を示す外観図
である。
【図16】本発明を適用した反射型液晶パネルの反射電
極側基板の他の実施例を示す断面図。
【図17】本発明を適用した反射型液晶パネルの反射電
極側基板の他の実施例を示す断面図。
【符号の説明】
1 半導体基板 2 ウェル領域 3 フィールド酸化膜 4 ゲート線 4a ゲート電極 5a,5b ソース・ドレイン領域 6 第1層間絶縁膜 7 データ線(第1メタル層) 7a ソース電極 8 P型ドーピング領域 9a 保持容量の電極(導電層) 9b 保持容量の誘電体となる絶縁膜 10 補助結合配線 11 第2層間絶縁膜 12 遮光層(第2メタル層) 13 第3層間絶縁膜 14 画素電極(第3メタル層) 15 接続プラグ 16 コンタクトホール 17 パシベーション膜 20 画素領域 21 データ線駆動回路 22 ゲート線駆動回路 23 入力回路 24 タイミング制御回路 25 遮光層(第3メタル層) 26 パッド領域 31 液晶パネル基板 32 支持基板 33 対向電極 35 入射側のガラス基板 36 シール材 37 液晶 70 電源ライン 71 コンタクトホール 80 P型コンタクト領域 110 光源部 200 偏光ビームスプリッタ 300 ライトバルブ(反射型液晶パネル) 412,413 ダイクロイックミラー 500 投写光学系 600 スクリーン

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 基板上に反射電極がマトリックス状に形
    成されるとともに各反射電極に対応して各々トランジス
    タが形成され、前記トランジスタを介して前記反射電極
    に電圧が印加されるように構成された液晶パネル用基板
    において、前記反射電極の上にはパシベーション膜を形
    成したことを特徴とする液晶パネル用基板。
  2. 【請求項2】 前記パシベーション膜は、入射する光の
    波長に対する前記反射電極の反射率の特性変化におい
    て、反射率の変化が約1%以内に納まる程度に選択され
    た膜厚とすることを特徴とする請求項1記載の液晶パネ
    ル用基板。
  3. 【請求項3】 前記パシベーション膜は酸化シリコンか
    ら形成されることを特徴とする請求項1または2に記載
    の液晶パネル用基板。
  4. 【請求項4】 前記パシベーション膜は膜厚が500〜
    2000オングストロームの酸化シリコン膜とすること
    を特徴とする請求項1または2に記載の液晶パネル用基
    板。
  5. 【請求項5】 前記パシベーション膜の厚みを、入射さ
    れる光の波長に応じて各々適切な範囲に設定するように
    したことを特徴とする請求項1または4に記載の液晶パ
    ネル用基板。
  6. 【請求項6】 前記反射電極が青色光を反射する場合に
    は、当該反射電極上に形成する前記パシベーション膜と
    なる酸化シリコン膜の厚みを、900〜1200オング
    ストロームとすることを特徴とする請求項1または4に
    記載の液晶パネル用基板。
  7. 【請求項7】 前記反射電極が緑色光を反射する場合に
    は、当該反射電極上に形成する前記パシベーション膜と
    なる酸化シリコン膜の厚みを、1200〜1600オン
    グストロームとすることを特徴とする請求項1または4
    に記載の液晶パネル用基板。
  8. 【請求項8】 前記反射電極が赤色光を反射する場合に
    は、当該反射電極上に形成する前記パシベーション膜と
    なる酸化シリコン膜の厚みを、1300〜1900オン
    グストロームとすることを特徴とする請求項1または4
    に記載の液晶パネル用基板。
  9. 【請求項9】 前記酸化シリコン膜の上には、厚みが3
    00〜1400オングストロームの配向膜が形成される
    ことを特徴とする請求項3〜8のいずれかに記載の液晶
    パネル用基板。
  10. 【請求項10】 前記反射電極とその下の金属層との間
    に窒化シリコンからなる層間絶縁膜が形成されることを
    特徴とする請求項1〜9のいずれかに記載の液晶パネル
    用基板。
  11. 【請求項11】 前記反射電極とその下の金属層との間
    の層間絶縁膜が窒化シリコン膜と酸化シリコン膜で構成
    されるとともに、前記酸化シリコン膜上に前記窒化シリ
    コン膜が形成された積層構造とすることを特徴とする請
    求項1〜10のいずれかに記載の液晶パネル用基板。
  12. 【請求項12】 赤色光を反射する前記反射電極上の前
    記パシベーション膜の厚みを1300〜1900オング
    ストロームとし、緑色光を反射する前記反射電極上の前
    記パシベーション膜の厚みを1200〜1600オング
    ストロームとし、青色光を反射する前記反射電極の厚み
    を900〜1200オングストロームとすることを特徴
    とする請求項1〜11に記載の液晶パネル用基板。
  13. 【請求項13】 基板上に反射電極がマトリックス状に
    形成されるとともに各反射電極に対応して各々トランジ
    スタが形成され、前記トランジスタを介して前記反射電
    極に電圧が印加されるように構成される液晶パネル用基
    板において、当該基板の端部領域には窒化シリコンから
    なるパシベーション膜が形成されることを特徴とする液
    晶パネル用基板。
  14. 【請求項14】 前記パシベーション膜は、酸化シリコ
    ン膜と、該酸化シリコン膜上に形成された窒化シリコン
    膜との積層構造からなることを特徴とする請求項13記
    載の液晶パネル用基板。
  15. 【請求項15】 基板上に反射電極がマトリックス状に
    形成されるとともに各反射電極に対応して各々トランジ
    スタが形成され、前記トランジスタを介して前記反射電
    極に電圧が印加されるように各画素単位が構成される液
    晶パネル用基板において、 前記画素単位が形成される画素領域の上方には酸化シリ
    コンからなるパシベーション膜が形成され、該画素領域
    の周辺領域の上方には窒化シリコンからなるパシベーシ
    ョン膜が形成されることを特徴とする液晶パネル用基
    板。
  16. 【請求項16】 前記周辺領域における当該液晶パネル
    用基板と対向基板とが接着される少なくともシール領域
    には、前記酸化シリコンと、前記酸化シリコン膜上に形
    成された窒化シリコンとの積層構造からなる前記パシベ
    ーション膜が形成されることを特徴とする請求項15記
    載の液晶パネル用基板。
  17. 【請求項17】 基板上に反射電極がマトリックス状に
    形成されるとともに各反射電極に対応して各々トランジ
    スタが形成され、前記トランジスタを介して前記反射電
    極に電圧が印加されるように各画素単位が構成される液
    晶パネル用基板において、 前記反射電極と該反射電極の下方の導電層との間に、酸
    化シリコン膜と、窒化シリコン膜との積層構造とする層
    間絶縁膜を形成することを特徴とする液晶パネル用基
    板。
  18. 【請求項18】 前記画素単位が形成される画素領域の
    周辺回路領域の上方に前記反射電極と同一層の遮光層が
    形成され、該遮光層の下方に前記酸化シリコン膜と、前
    記窒化シリコン膜との積層構造とする層間絶縁膜を形成
    してなることを特徴とする請求項17記載の液晶パネル
    用基板。
  19. 【請求項19】 前記層間絶縁膜は前記酸化シリコン膜
    上に形成された前記窒化シリコン膜よりなり、該窒化シ
    リコン膜は、前記画素電極の領域においては前記画素電
    極と下方の前記導電層とを接続するためのコンタクトホ
    ール部のみが開口されることを特徴とする請求項17記
    載の液晶パネル用基板。
  20. 【請求項20】 請求項1〜19に記載の前記液晶パネ
    ル用基板と、光入射側の基板とが間隙を有して対向配置
    されるとともに、該間隙内に液晶が封入されて構成され
    ることを特徴とする液晶パネル。
  21. 【請求項21】 請求項20記載の液晶パネルを表示部
    として備えることを特徴とする電子機器。
  22. 【請求項22】 光源と、該光源からの光を変調する請
    求項20記載の液晶パネルと、該液晶パネルにより変調
    された光を投写する投写光学手段とを備えることを特徴
    とする投写型表示装置。
  23. 【請求項23】 前記光源の光を3つの色光に分光する
    色分離手段と、該色分離手段により分離された赤色光を
    変調する第1の前記液晶パネルと、前記色分離手段によ
    り分離された緑色光を変調する第2の前記液晶パネル
    と、前記色分離手段により分離された青色光を変調する
    第3の前記液晶パネルとを備え、前記第1の液晶パネル
    のパシベーション膜を形成する酸化シリコン膜の膜厚は
    1300〜1900オングストロームの範囲とし、前記
    第2の液晶パネルのパシベーション膜を形成する酸化シ
    リコン膜の膜厚は1200〜1600オングストローム
    の範囲とし、前記第3の液晶パネルのパシベーション膜
    を形成する酸化シリコン膜の膜厚は900〜1200オ
    ングストロームの範囲とすることを特徴とする請求項2
    2記載の投写型表示装置。
JP28892997A 1996-10-22 1997-10-21 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置 Expired - Lifetime JP3541650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28892997A JP3541650B2 (ja) 1996-10-22 1997-10-21 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8-279388 1996-10-22
JP27938896 1996-10-22
JP15671997 1997-06-13
JP9-156719 1997-06-13
JP28892997A JP3541650B2 (ja) 1996-10-22 1997-10-21 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP2003164157A Division JP3654295B2 (ja) 1996-10-22 2003-06-09 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器
JP2003164158A Division JP3632698B2 (ja) 1996-10-22 2003-06-09 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP2003164160A Division JP3690405B2 (ja) 1996-10-22 2003-06-09 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP2003164159A Division JP3632699B2 (ja) 1996-10-22 2003-06-09 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP2004011194A Division JP2004206134A (ja) 1996-10-22 2004-01-19 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Publications (2)

Publication Number Publication Date
JPH1164891A true JPH1164891A (ja) 1999-03-05
JP3541650B2 JP3541650B2 (ja) 2004-07-14

Family

ID=27321038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28892997A Expired - Lifetime JP3541650B2 (ja) 1996-10-22 1997-10-21 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Country Status (1)

Country Link
JP (1) JP3541650B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
KR100424132B1 (ko) * 1999-04-23 2004-03-22 인터내셔널 비지네스 머신즈 코포레이션 반사형 액정 디스플레이의 2개의 전극들 사이의 불균형dc 전압을 박막 패시베이션에 의해 감소시키는 방법
US6788355B1 (en) 1999-10-26 2004-09-07 Nec Lcd Technologies, Ltd. Active matrix LCD panel
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
WO2007144995A1 (ja) * 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 表示装置及びその製造方法
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
WO2009072336A1 (ja) * 2007-12-04 2009-06-11 Sharp Kabushiki Kaisha 表示装置及びその製造方法
KR100963815B1 (ko) * 2002-06-11 2010-06-16 소니 주식회사 반도체 장치, 반사형 액정 표시 장치, 및 반사형 액정프로젝터
JP2012124494A (ja) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2012145854A (ja) * 2011-01-14 2012-08-02 Seiko Epson Corp プロジェクター
JP2018523928A (ja) * 2015-08-19 2018-08-23 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 薄膜トランジスタ及びその製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424132B1 (ko) * 1999-04-23 2004-03-22 인터내셔널 비지네스 머신즈 코포레이션 반사형 액정 디스플레이의 2개의 전극들 사이의 불균형dc 전압을 박막 패시베이션에 의해 감소시키는 방법
US6788355B1 (en) 1999-10-26 2004-09-07 Nec Lcd Technologies, Ltd. Active matrix LCD panel
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012124494A (ja) * 2002-05-13 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
KR100963815B1 (ko) * 2002-06-11 2010-06-16 소니 주식회사 반도체 장치, 반사형 액정 표시 장치, 및 반사형 액정프로젝터
JP2004085898A (ja) * 2002-08-27 2004-03-18 Seiko Epson Corp 電気光学装置及び電子機器
US7317497B2 (en) 2002-10-31 2008-01-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
US7193663B2 (en) 2002-10-31 2007-03-20 Seiko Epson Corporation Electro-optical device and electronic apparatus
US8064033B2 (en) 2006-06-15 2011-11-22 Sharp Kabushiki Kaisha Display and process for producing the same
JP4954208B2 (ja) * 2006-06-15 2012-06-13 シャープ株式会社 表示装置及びその製造方法
JPWO2007144995A1 (ja) * 2006-06-15 2009-10-29 シャープ株式会社 表示装置及びその製造方法
WO2007144995A1 (ja) * 2006-06-15 2007-12-21 Sharp Kabushiki Kaisha 表示装置及びその製造方法
JPWO2009072336A1 (ja) * 2007-12-04 2011-04-21 シャープ株式会社 表示装置及びその製造方法
WO2009072336A1 (ja) * 2007-12-04 2009-06-11 Sharp Kabushiki Kaisha 表示装置及びその製造方法
JP2008276256A (ja) * 2008-07-17 2008-11-13 Seiko Epson Corp 電気光学装置及び電子機器
JP2012145854A (ja) * 2011-01-14 2012-08-02 Seiko Epson Corp プロジェクター
JP2018523928A (ja) * 2015-08-19 2018-08-23 クンシャン ニュー フラット パネル ディスプレイ テクノロジー センター カンパニー リミテッド 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP3541650B2 (ja) 2004-07-14

Similar Documents

Publication Publication Date Title
JP5088715B2 (ja) 液晶パネル及びそれを用いた電子機器並びに投写型表示装置
JP4702416B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP3788093B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP3541650B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP4036224B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP4197046B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP3690405B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3803436B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP2004206134A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JPH10325949A (ja) 液晶パネル用基板及びその製造方法、並びに液晶パネル及びそれを用いた電子機器
JP4222312B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP4222326B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP4222311B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP3654295B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器
JP3632698B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3632699B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP4270157B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP3680851B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term