JPH1155936A - Driving circuit for insulated gate transistor - Google Patents

Driving circuit for insulated gate transistor

Info

Publication number
JPH1155936A
JPH1155936A JP9203438A JP20343897A JPH1155936A JP H1155936 A JPH1155936 A JP H1155936A JP 9203438 A JP9203438 A JP 9203438A JP 20343897 A JP20343897 A JP 20343897A JP H1155936 A JPH1155936 A JP H1155936A
Authority
JP
Japan
Prior art keywords
voltage
gate
insulated gate
transistor
gate transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9203438A
Other languages
Japanese (ja)
Inventor
Satoshi Chikai
智 近井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9203438A priority Critical patent/JPH1155936A/en
Publication of JPH1155936A publication Critical patent/JPH1155936A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent decline in efficiency of supplied power without using a Zener diode, by comparing the detected voltage with the reference voltage and controlling the gate voltage of an insulated gate transistor based on the comparison result so that the rate of change in collector current with respect to time may be within a specified range. SOLUTION: A rate of change in collector current Ic with respect to time dIc/dt of an insulated gate bipolar transistor IGBT1 is feedback-controlled based on the resistance ratios of resistors 26c, 26d for dividing voltage and of resistors 27c, 27d for setting reference voltage, thereby controlling the rate of change in collector current Ic with respect to time within a specified range. By setting the rate of change in collector current Ic with respect of time dIc/dt within a specified range, peak voltage ΔV appearing in the wiring inductance 5 at the time of turn on/turn off of the IGBT1 can be suppressed without using such an element as to have a temperature characteristic like a Zener diode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、絶縁ゲートトラ
ンジスタの駆動回路に関するものであり、特にインバー
タ回路への適用において、絶縁ゲートトランジスタのタ
ーンオン時およびターンオフ時に、配線中のインダクタ
ンス等に発生する跳ね上がり電圧を抑制した絶縁ゲート
トランジスタの駆動回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for an insulated gate transistor, and more particularly, to an application to an inverter circuit, when an insulated gate transistor is turned on and off, a jump voltage generated in an inductance or the like in a wiring. The present invention relates to a drive circuit for an insulated gate transistor in which the above is suppressed.

【0002】[0002]

【従来の技術】絶縁ゲートトランジスタを用いた多くの
パワースイッチング回路が提案されている。絶縁ゲート
トランジスタには、幾つかの種類があり、例えば、絶縁
ゲートを有し、バイポーラ・モードで動作する絶縁ゲー
ト・バイポーラ・トランジスタ(Insulated
Gate Bipolar Transistor:以
下、IGBTと記す)や、絶縁ゲートを有し、電界効果
モードで動作する絶縁ゲート電界効果トランジスタ(I
nsulated Gate Field Effec
t Transistor、またはMetal Oxi
de Semiconductor Field Ef
fect Transistor)等があげられる。以
下では、絶縁ゲートバイポーラトランジスタ(以下IG
BTと記す)の駆動回路について説明を行う。
2. Description of the Related Art Many power switching circuits using insulated gate transistors have been proposed. There are several types of insulated gate transistors, for example, an insulated gate bipolar transistor (Insulated) having an insulated gate and operating in a bipolar mode.
Gate Bipolar Transistor (hereinafter referred to as IGBT) or an insulated gate field effect transistor (I) having an insulated gate and operating in a field effect mode.
nsulated Gate Field Effect
t Transistor or Metal Oxi
de Semiconductor Field Ef
Fact Transistor) and the like. Hereinafter, an insulated gate bipolar transistor (hereinafter referred to as IG)
BT) will be described.

【0003】図10は、一般のゲート駆動回路の一例と
して特開平5−336732号公報に記載されているゲ
ート駆動回路を適用したチョッパ回路を示す図である。
図において、IGBT1のエミッタ端子とコレクタ端子
とを結ぶ閉路には、電源2、ダイオード3、ダイオード
3に並列接続された負荷装置4が設けられている。な
お、IGBT1のコレクタ端子とダイオード3の間に示
すのは、配線インダクタンス5である。
FIG. 10 is a diagram showing a chopper circuit to which a gate drive circuit described in Japanese Patent Application Laid-Open No. 5-336732 is applied as an example of a general gate drive circuit.
In the figure, a power supply 2, a diode 3, and a load device 4 connected in parallel to the diode 3 are provided in a closed circuit connecting the emitter terminal and the collector terminal of the IGBT 1. The wiring inductance 5 is shown between the collector terminal of the IGBT 1 and the diode 3.

【0004】また、IGBT1のゲート−エミッタ端子
間には、ゲート駆動回路6が接続されている。なお、以
下では、IGBT1のエミッタ端子の内部インダクタン
ス5aの内側をエミッタ端子1e、外側をエミッタ端子
1Eと表す。
[0006] A gate drive circuit 6 is connected between the gate and the emitter terminal of the IGBT 1. Hereinafter, the inside of the internal inductance 5a of the emitter terminal of the IGBT 1 is referred to as the emitter terminal 1e, and the outside is referred to as the emitter terminal 1E.

【0005】ゲート駆動回路6は、ゲート抵抗器7、ゲ
ートオン用トランジスタ8、ゲートオフ用トランジスタ
9、ゲート制御回路16、17、およびゲートオン用電
源10とゲートオフ用電源11で構成されている。図に
示すように、ゲート抵抗器7は、IGBT1のゲート端
子に接続されており、このゲート抵抗器7には、ゲート
オン用トランジスタ8およびゲートオフ用トランジスタ
9のエミッタ端子およびコレクタ端子10がそれぞれ接
続されている。
The gate drive circuit 6 includes a gate resistor 7, a gate-on transistor 8, a gate-off transistor 9, gate control circuits 16 and 17, a gate-on power supply 10, and a gate-off power supply 11. As shown in the figure, the gate resistor 7 is connected to the gate terminal of the IGBT 1, and the gate resistor 7 is connected to the emitter terminal and the collector terminal 10 of the gate-on transistor 8 and the gate-off transistor 9, respectively. ing.

【0006】また、ゲートオン用トランジスタ8のコレ
クタ端子とゲートオフ用トランジスタ9のエミッタ端子
とを結ぶ閉路にはゲートオン用電源10およびゲートオ
フ用電源11が配設され、ゲートオン用電源10の+端
子はゲートオン用トランジスタ8のコレクタ端子に、ゲ
ートオフ用電源11の−端子はゲートオフ用トランジス
タ9のエミッタ端子に接続されている。
Further, a gate-on power supply 10 and a gate-off power supply 11 are provided in a closed path connecting the collector terminal of the gate-on transistor 8 and the emitter terminal of the gate-off transistor 9, and the + terminal of the gate-on power supply 10 is used for the gate-on. The collector terminal of the transistor 8 and the negative terminal of the gate-off power supply 11 are connected to the emitter terminal of the gate-off transistor 9.

【0007】また、ゲートオン用トランジスタ10とゲ
ートオフ用トランジスタ11との接続点は、IGBT1
のエミッタ端子1Eと接続されている。さらに、ゲート
オン用トランジスタ8およびゲートオフ用トランジスタ
9のそれぞれのゲート端子にはゲート制御回路16、1
7がそれぞれ接続されている。
A connection point between the gate-on transistor 10 and the gate-off transistor 11 is connected to the IGBT 1
Connected to the emitter terminal 1E. Further, the gate terminals of the gate-on transistor 8 and the gate-off transistor 9 are connected to the gate control circuits 16, 1, respectively.
7 are respectively connected.

【0008】図11は、図10のIGBT1のゲート−
エミッタ端子間電圧VGE、コレクタ−エミッタ端子間
電圧VCE、コレクタ電流Icの時間変化の様子を示す
図である。先ず、IGBT1のターンオン時の動作につ
いて説明する。ゲート制御回路16からゲートオン信号
が入力されると、ゲートオン用トランジスタ8はオンさ
れる。これにより、ゲートオン用電源10からIGBT
1のゲート−エミッタ間にバイアス電圧が供給され、ゲ
ート−エミッタ間電圧VGEがスレッショルド電圧Vt
hに達すると、IGBT1はオンされる。
FIG. 11 is a circuit diagram showing the gate of the IGBT 1 shown in FIG.
FIG. 5 is a diagram showing a state of a temporal change of an emitter terminal voltage VGE, a collector-emitter terminal voltage VCE, and a collector current Ic. First, the operation when the IGBT 1 is turned on will be described. When a gate-on signal is input from the gate control circuit 16, the gate-on transistor 8 is turned on. As a result, the gate-on power supply 10
1 is supplied with a bias voltage between the gate and the emitter, and the gate-emitter voltage VGE is changed to the threshold voltage Vt.
When h is reached, the IGBT 1 is turned on.

【0009】このようにゲートオン信号が入力されてか
ら、ゲート−エミッタ端子間電圧がスレッショルド電圧
Vthとなり、IGBT1がオンされるまでの時間は、
ゲート抵抗器7とIGBT1のゲート−エミッタ端子間
静電容量CGEとで決定する。
The time from when the gate-on signal is input to when the gate-emitter terminal voltage becomes the threshold voltage Vth and the IGBT 1 is turned on is as follows.
It is determined by the gate resistor 7 and the capacitance CGE between the gate and the emitter terminal of the IGBT 1.

【0010】IGBT1のゲート−エミッタ端子間電圧
VGEがスレッショルド電圧Vthに達すると、IGB
T1にコレクタ電流Icが流れ始め、これに伴ってコレ
クタ−エミッタ端子間電圧VCEが下がる。このとき、
IGBT1のゲート−エミッタ端子間電圧VGEは、ゲ
ート−コレクタ間静電容量CCGの影響による一定の領
域を経てから、ゲート−エミッタ端子間静電容量CGE
とコレクタ−ゲート端子間静電容量CCGの充電を行
う。これらの充電を終えると、IGBT1のゲートエミ
ッタ端子間電圧VGEは、ゲートオン用電源10の電圧
に達する。
When the voltage VGE between the gate and the emitter terminal of the IGBT 1 reaches the threshold voltage Vth, the IGB
The collector current Ic starts to flow in T1, and the voltage VCE between the collector and the emitter terminal decreases accordingly. At this time,
The gate-emitter terminal voltage VGE of the IGBT 1 passes through a certain region due to the influence of the gate-collector capacitance CCG, and then reaches the gate-emitter terminal capacitance CGE.
And the capacitance CCG between the collector and the gate terminal is charged. When the charging is completed, the voltage VGE between the gate and the emitter terminal of the IGBT 1 reaches the voltage of the power supply 10 for gate-on.

【0011】次にIGBT1のターンオフ時の動作につ
いて説明する。ゲート制御回路17からゲートオフ信号
が入力されて、ゲートオフ用トランジスタ9がオンされ
ると、ゲートオフ用電源11から、IGBT1のゲート
−エミッタ端子間に逆バイアス電圧が供給され、IGB
T1はオフされる。
Next, the operation when the IGBT 1 is turned off will be described. When a gate-off signal is input from the gate control circuit 17 and the gate-off transistor 9 is turned on, a reverse bias voltage is supplied from the gate-off power supply 11 between the gate and the emitter terminal of the IGBT 1, and the IGB is turned off.
T1 is turned off.

【0012】このときの動作は前述のターンオン時の動
作とは逆となり、ゲート抵抗器7とゲート−エミッタ間
静電容量CGEおよびコレクタ−ゲート間静電容量CC
Gで決定する放電時定数による時間によりゲート−エミ
ッタ間電圧VGEがスレッショルド電圧Vthまで低下
すると、IGBT1のコレクタ電流Icが遮断される。
The operation at this time is the reverse of the operation at the time of turn-on described above, and the gate resistor 7, the gate-emitter capacitance CGE and the collector-gate capacitance CC
When the gate-emitter voltage VGE decreases to the threshold voltage Vth due to the time determined by the discharge time constant determined by G, the collector current Ic of the IGBT 1 is cut off.

【0013】なお、IGBT1のターンオフ時のコレク
タ電圧の跳ね上がり電圧をΔV、配線インダクタンス5
のインダクタンス値をLとすると、跳ね上がり電圧ΔV
は、ΔV=L・dIc/dtで表される(Icはコレク
タ電流)。
It is noted that the jump voltage of the collector voltage when the IGBT 1 is turned off is ΔV, the wiring inductance 5
Let the inductance value of L be a jump voltage ΔV
Is represented by ΔV = L · dIc / dt (Ic is a collector current).

【0014】図12は、特開平7−99429号公報に
記載されたIGBTの駆動回路を示す図である。図にお
いて、IGBT1およびゲート駆動回路6は、図10に
示すものと同様であるが、駆動回路6のゲートオフ用電
源11(図10参照)は、IGBT1のエミッタ端子1
eに接続されている。また、IGBT1のエミッタ端子
1Eは、直列接続された互いに逆極性のツェナーダイオ
ード12a、12bを介して、IGBT1のゲート端子
1Gとゲート抵抗器7との接続点に接続されている。
FIG. 12 is a diagram showing an IGBT drive circuit described in Japanese Patent Application Laid-Open No. 7-99429. In the figure, the IGBT 1 and the gate drive circuit 6 are the same as those shown in FIG. 10, but the gate-off power supply 11 (see FIG. 10) of the drive circuit 6 is connected to the emitter terminal 1 of the IGBT 1
e. Further, the emitter terminal 1E of the IGBT 1 is connected to a connection point between the gate terminal 1G of the IGBT 1 and the gate resistor 7 via zener diodes 12a and 12b of opposite polarities connected in series.

【0015】このようなIGBTの駆動回路において、
IGBT1のターンオフ時のコレクタ電流Icの時間変
化率が過大になると、IGBT1のエミッタ端子1E側
にカソード端子を接続しているツェナーダイオード12
bがツェナー降伏を起こすことにより、IGBT1が再
びオンされる。この結果、コレクタ電流Icの時間変化
率が緩和されて、コレクタ電圧の跳ね上がり電圧(図1
1のΔVに相当する)が抑制される。
In such an IGBT drive circuit,
When the time rate of change of the collector current Ic at the time of turning off the IGBT 1 becomes excessive, the Zener diode 12 having the cathode terminal connected to the emitter terminal 1E side of the IGBT 1
IGBT1 is turned on again by b causing Zener breakdown. As a result, the time rate of change of the collector current Ic is moderated, and the collector voltage jump voltage (FIG. 1)
1 (equivalent to ΔV) is suppressed.

【0016】一方、IGBT1のターンオン時のコレク
タ電流Icの時間変化率が過大になった場合は、IGB
T1の制御ゲート端子側にカソード極を接続しているツ
ェナーダイオード12aがツェナー降伏を起こすことに
より、IGBT1がオフされる。この結果、IGBT1
のゲート−エミッタ端子間電圧VGEが低下して、コレ
クタ電流Icの時間変化率が緩和される。
On the other hand, if the time rate of change of the collector current Ic at the time of turning on the IGBT 1 becomes excessive,
The IGBT 1 is turned off when the Zener diode 12a connecting the cathode to the control gate terminal side of T1 causes Zener breakdown. As a result, IGBT1
, The voltage VGE between the gate terminal and the emitter terminal decreases, and the time rate of change of the collector current Ic is reduced.

【0017】また、図13は、従来の絶縁ゲートトラン
ジスタの駆動回路の外形を概略的に示す斜視図である。
図に示すように、上述のような絶縁ゲートトランジスタ
の駆動回路において、IGBT1と駆動回路16を接続
するために、IGBT1のゲート端子1G等から駆動回
路16まで布線されていた。
FIG. 13 is a perspective view schematically showing an outline of a conventional drive circuit for an insulated gate transistor.
As shown in the figure, in the drive circuit of the insulated gate transistor as described above, in order to connect the IGBT 1 and the drive circuit 16, wiring is performed from the gate terminal 1 G of the IGBT 1 to the drive circuit 16.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、上述の
ようにIGBT1のエミッタ端子1Eとゲート端子の間
にツェナーダイオード12a、12bを挿入することに
より、コレクタ電流Icの時間変化率を抑制しようとし
ても、ツェナーダイオードの非線形性及び温度特性によ
ってツェナー電圧が変動するため、このツェナー電圧の
変動によりコレクタ電流Icの時間変化率が大きくなる
という課題があった。
However, even if the Zener diodes 12a and 12b are inserted between the emitter terminal 1E and the gate terminal of the IGBT 1 as described above, the time change rate of the collector current Ic can be suppressed. Since the Zener voltage fluctuates due to the non-linearity and temperature characteristics of the Zener diode, there has been a problem that the time change rate of the collector current Ic increases due to the fluctuation of the Zener voltage.

【0019】また、実際にコレクタ電流Icの時間変化
率を細かく設定するためには、数種類のツェナーダイオ
ードを直列に接続する必要があったが、この場合、部品
点数が増えるので、回路設計が困難になるという課題が
あった。
Further, in order to actually set the time change rate of the collector current Ic finely, it is necessary to connect several types of Zener diodes in series. However, in this case, the number of parts increases, which makes circuit design difficult. There was a problem of becoming.

【0020】また、一般的にIGBT1のゲート−エミ
ッタ端子間電圧VGEの絶対最大定格は±20Vである
ため、出力電圧が15Vの電源をゲートオン用電源10
及びゲートオフ用電源11として用いることにより、I
GBT1のゲート−エミッタ端子間電圧VGEを±15
Vに設定している。
Since the absolute maximum rating of the gate-emitter terminal voltage VGE of the IGBT 1 is generally ± 20 V, a power supply having an output voltage of 15 V is connected to the gate-on power supply 10.
And by using it as a gate-off power supply 11,
The gate-emitter terminal voltage VGE of the GBT 1 is set to ± 15.
V is set.

【0021】しかしながら、図10に示すような駆動回
路においては、IGBT1を駆動するために、ゲートオ
ン用電源10およびゲートオフ用電源11を共に外部か
ら供給する必要があり、このように外部からの供給電源
が複数ある場合は、供給電源が1つの場合よりも電源系
の構成が煩雑となる。特にゲート駆動回路6及びIGB
T1を1つのパッケージ内に納めたIPM(Intel
ligent Power Module)において供
給電源を複数設けた場合は、取り扱い性が悪化し、製品
としての価値の低下を招いていた。
However, in the driving circuit as shown in FIG. 10, in order to drive the IGBT 1, it is necessary to supply both the gate-on power supply 10 and the gate-off power supply 11 from the outside. When there are a plurality of power supplies, the configuration of the power supply system becomes more complicated than when there is only one power supply. In particular, the gate drive circuit 6 and the IGB
IPM containing T1 in one package (Intel
When a plurality of power supplies are provided in the LTE (Power Power Module), the handleability is deteriorated and the value as a product is reduced.

【0022】また、このような課題を解決するために、
1つの電源から2つの電源供給を得るための様々な方法
が提案されていた。例えば、図14に示すように、1つ
の入力電源電圧を15Vとし、スイッチングトランジス
タ13及び高周波トランス14によってこれとは別の電
源(+15V)を作り、これらを積み上げれば電源(1
5V)を2個つくることができる。また、図15に示す
ように、DC−DCコンバータ15を用いることによ
り、出力電圧が30Vの供給電源から15Vの電源を2
つ得ることも可能であった。
In order to solve such a problem,
Various methods have been proposed for obtaining two power supplies from one power supply. For example, as shown in FIG. 14, one input power supply voltage is set to 15 V, and another power supply (+15 V) is generated by the switching transistor 13 and the high-frequency transformer 14.
5V). Further, as shown in FIG. 15, by using the DC-DC converter 15, an output voltage of 30V is changed from a power supply of 30V to a power supply of 15V.
It was also possible to get one.

【0023】しかし、このように供給電源が1つの場合
に、オン信号が入力されてからIGBT1のコレクタ電
流Icが立ち上がるまでの時間と、オフ信号が入力され
てからコレクタ電流Icが減少し始めるまでの時間を供
給電源が2つの場合と同時間に設定するためには、オン
用電源およびオフ用電源としてそれぞれ15Vを出力す
る必要がある。この結果、電源電圧の出力としては30
Vが必要となり、制御回路のロスが大きくなるという課
題があった。
However, when there is only one power supply, the time from the input of the ON signal to the rise of the collector current Ic of the IGBT 1 and the time from the input of the OFF signal to the start of the decrease of the collector current Ic In order to set the time to the same time as when two power supplies are used, it is necessary to output 15 V as the ON power and the OFF power, respectively. As a result, the output of the power supply voltage is 30
V is required, and there is a problem that the loss of the control circuit increases.

【0024】このように、供給電源を2つ用いる方法、
あるいは、1つの供給電源から2つの電力供給を得る方
法のいずれにおいても、回路の複雑化による設計の自由
度の制限あるいは効率低下という課題があった。
As described above, a method using two power supplies,
Alternatively, in any of the methods for obtaining two power supplies from one power supply, there has been a problem that the degree of freedom of design is limited or efficiency is reduced due to complexity of the circuit.

【0025】また、上述のように、従来の絶縁ゲートト
ランジスタの駆動回路(図13)において、駆動回路と
内部インダクタンス5aを接続するためには、IGBT
1のから駆動回路までのかなり長い距離を布線する必要
があるため、この配線により閉ループが形成されると、
磁束による電圧が生じることにより、誤動作を起こすと
いう課題があった。
As described above, in the conventional insulated gate transistor drive circuit (FIG. 13), the IGBT is required to connect the drive circuit to the internal inductance 5a.
Since it is necessary to lay a considerably long distance from 1 to the drive circuit, when this wiring forms a closed loop,
There has been a problem that a malfunction occurs due to the voltage generated by the magnetic flux.

【0026】従って、この発明は、上述のような課題を
解決するためになされたものであり、回路設計上の問題
となるツェナーダイオードを使用することなく、また、
供給電源の複雑化による効率低下を解決した絶縁ゲート
トランジスタの駆動回路を供給することである。
Accordingly, the present invention has been made to solve the above-described problems, and does not use a Zener diode which is a problem in circuit design.
An object of the present invention is to provide a drive circuit for an insulated gate transistor which has solved the reduction in efficiency due to a complicated power supply.

【0027】[0027]

【課題を解決するための手段】この発明の絶縁ゲートト
ランジスタは、絶縁ゲートトランジスタのゲート端子に
接続され、ゲートオン指令またはゲートオフ指令に応じ
て絶縁ゲートトランジスタをオン/オフするためのゲー
ト駆動手段と、ゲートオン指令またはゲートオフ指令に
基づいて、ゲート駆動手段の駆動制御を行う制御手段
と、絶縁ゲートトランジスタのコレクタ電流の時間変化
率を電圧として検出する電流変化率検出手段と、電流変
化率検出手段が検出する検出電圧の比較基準としての電
圧を検出する基準電圧検出手段と、電流検出手段の検出
電圧と基準電圧とを比較する比較手段と、比較手段の比
較結果に基づいて、コレクタ電流の時間変化率が一定範
囲内となるように、絶縁ゲートトランジスタのゲート電
圧を制御するゲート電圧制御手段と、を備える。
An insulated gate transistor according to the present invention is connected to a gate terminal of the insulated gate transistor, and has gate drive means for turning on / off the insulated gate transistor in response to a gate on command or a gate off command. Control means for controlling the driving of the gate drive means based on the gate-on command or gate-off command, current change rate detection means for detecting the time change rate of the collector current of the insulated gate transistor as a voltage, and current change rate detection means Reference voltage detecting means for detecting a voltage as a reference for detecting the detected voltage, comparing means for comparing the detected voltage of the current detecting means with the reference voltage, and a time change rate of the collector current based on a comparison result of the comparing means To control the gate voltage of the insulated gate transistor so that is within a certain range. Comprises a pressure control means, the.

【0028】この発明の他の実施の形態に係る絶縁ゲー
トトランジスタの駆動回路は、絶縁ゲートトランジスタ
のゲート端子に接続され、ゲートオン指令またはゲート
オフ指令に応じて絶縁ゲートトランジスタをオン/オフ
するためのゲート駆動手段と、ゲートオン指令またはゲ
ートオフ指令に基づいて、ゲート駆動手段の駆動制御を
行う制御手段と、絶縁ゲートトランジスタのコレクタ−
エミッタ端子間電圧の時間変化率を検出するために、当
該コレクタ−エミッタ端子間電圧を検出する電圧変化率
検出手段と、電圧変化率検出手段が検出する検出電圧の
比較基準としての電圧を検出する基準電圧検出手段と、
電圧変化率検出手段の検出電圧と基準電圧とを比較する
比較手段と、比較手段の比較結果に基づいて、コレクタ
−エミッタ端子間電圧の時間変化率が一定範囲内となる
ように、絶縁ゲートトランジスタのゲート電圧を制御す
るゲート電圧制御手段と、を備える。
A drive circuit for an insulated gate transistor according to another embodiment of the present invention is connected to a gate terminal of the insulated gate transistor and configured to turn on / off the insulated gate transistor in response to a gate-on command or a gate-off command. A driving unit, a control unit that controls driving of the gate driving unit based on a gate-on command or a gate-off command, and a collector of the insulated gate transistor.
In order to detect the time rate of change of the voltage between the emitter terminals, a voltage change rate detecting means for detecting the voltage between the collector and the emitter terminal, and a voltage as a reference for comparing the detected voltage detected by the voltage change rate detecting means are detected. Reference voltage detecting means,
Comparing means for comparing the detection voltage of the voltage change rate detecting means with the reference voltage; and an insulated gate transistor so that the time change rate of the collector-emitter terminal voltage is within a certain range based on the comparison result of the comparing means. And a gate voltage control means for controlling the gate voltage.

【0029】また、前記電流変化率検出手段は、直列接
続された一対の抵抗器を備え、一対の抵抗器は、絶縁ゲ
ートトランジスタのエミッタ端子の内部インダクタンス
に並列接続されると共に、その接続点が比較手段の入力
端に接続されていることを特徴とする。
The current change rate detecting means includes a pair of resistors connected in series. The pair of resistors are connected in parallel to an internal inductance of an emitter terminal of the insulated gate transistor, and a connection point between the resistors is connected. It is characterized in that it is connected to the input terminal of the comparing means.

【0030】また、前記絶縁ゲートトランジスタはコレ
クタ電流を検出するための電流検出素子を備え、前記電
流変化率検出手段は直列接続された一対の抵抗器を備
え、一対の抵抗器は当該電流検出素子のリアクトルに並
列接続されると共に、その接続点が比較手段の入力端に
接続されていることを特徴とする。
Further, the insulated gate transistor includes a current detecting element for detecting a collector current, the current change rate detecting means includes a pair of resistors connected in series, and the pair of resistors includes the current detecting element. And a connection point thereof is connected to an input terminal of the comparison means.

【0031】また、前記電圧変化率検出手段は、絶縁ゲ
ートトランジスタのコレクタ−エミッタ端子間に設けら
れたコンデンサおよび抵抗器であることを特徴とする。
Further, the voltage change rate detecting means is a capacitor and a resistor provided between a collector and an emitter terminal of the insulated gate transistor.

【0032】また、前記基準電圧検出手段は、直列接続
された一対の抵抗器を備え、一対の抵抗器は、電源両端
間に設けられると共に、その接続点が比較手段の入力端
に接続されていることを特徴とする。
The reference voltage detecting means includes a pair of resistors connected in series. The pair of resistors is provided between both ends of the power supply, and the connection point is connected to the input terminal of the comparing means. It is characterized by being.

【0033】また、前記ゲート電圧制御手段は、ゲート
駆動手段を定電流駆動させるための定電流駆動用スイッ
チ素子および定電流設定用抵抗器を備え、定電流駆動用
スイッチ素子は、オンすることにより、絶縁ゲートトラ
ンジスタのゲート−エミッタ端子間に帯電している電荷
を放電して絶縁ゲートトランジスタのゲート電圧を制御
すると共に、定電流設定用抵抗器は、ゲート駆動手段に
流れる電流を制限することを特徴とする。
The gate voltage control means includes a constant current drive switch element for driving the gate drive means with a constant current and a constant current setting resistor, and the constant current drive switch element is turned on. Discharging the electric charge between the gate and the emitter terminal of the insulated gate transistor to control the gate voltage of the insulated gate transistor, and the constant current setting resistor to limit the current flowing to the gate driving means. Features.

【0034】また、前記ゲート端子電圧を可変制御する
ための可変電源をさらに備え、可変電源は、単一の電源
両端間に設けられると共に、絶縁ゲートトランジスタの
エミッタ端子に接続され、制御手段の制御指令および比
較手段の検出結果に基づいて絶縁ゲートトランジスタの
ゲート端子電圧を可変制御することができることを特徴
とする。
The power supply further includes a variable power supply for variably controlling the gate terminal voltage. The variable power supply is provided between both ends of a single power supply and connected to an emitter terminal of an insulated gate transistor. It is characterized in that the gate terminal voltage of the insulated gate transistor can be variably controlled based on the command and the detection result of the comparing means.

【0035】さらに、磁気遮蔽用のシールドを備え、シ
ールドは絶縁ゲートトランジスタと駆動回路との間に設
けられると共に、絶縁ゲートトランジスタのエミッタ端
子に電気的に接続されていることを特徴とする。
Further, a shield for magnetic shielding is provided, and the shield is provided between the insulated gate transistor and the drive circuit, and is electrically connected to an emitter terminal of the insulated gate transistor.

【0036】[0036]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1及び図2は、この発明の実施の形態
1に係る絶縁ゲートトランジスタのオン/オフ時の駆動
回路をそれぞれ概略的に示す図である。図1および図2
に示す駆動回路は、同一の駆動回路を示すものである
が、それぞれIGBT1のターンオン時およびターンオ
フ時に関連する構成のみを示したものであり、また、図
において、従来の駆動回路と同様のものには同一符号を
付して説明を行う。
Embodiment 1 FIG. FIG. 1 and FIG. 2 are diagrams schematically showing a drive circuit at the time of on / off of an insulated gate transistor according to the first embodiment of the present invention. 1 and 2
The drive circuit shown in FIG. 1 shows the same drive circuit, but shows only the configuration related to the turn-on and turn-off of the IGBT 1 respectively. In the drawing, the drive circuit shown in FIG. Will be described with the same reference numerals.

【0037】図1において、電源両端間に配設された制
御回路20は、ゲート駆動手段としてのゲートオン用ト
ランジスタ8およびゲートオフ用トランジスタ9のそれ
ぞれのゲート端子に接続されている。制御回路20は、
オン/オフ信号を入力するための信号入力端22を備え
る。なお、制御手段としての制御回路20の機能は、従
来のゲート制御回路16、17(図11参照)と同様で
ある。
In FIG. 1, a control circuit 20 arranged between both ends of a power supply is connected to respective gate terminals of a gate-on transistor 8 and a gate-off transistor 9 as gate driving means. The control circuit 20
A signal input terminal 22 for inputting an on / off signal is provided. The function of the control circuit 20 as the control means is the same as that of the conventional gate control circuits 16 and 17 (see FIG. 11).

【0038】また、25はゲート電圧分圧用抵抗器、2
6a、26bは電流変化率検出手段としての分圧用抵抗
器であり、直列接続された一対の抵抗器で構成されてい
る。また、27は基準電圧検出手段としての基準電圧設
定用抵抗器、28は比較手段としてのオペアンプ、29
はnpn型のゲート電圧分圧用トランジスタである。な
お、ゲート電圧分圧用抵抗器25およびゲート電圧分圧
用トランジスタ29はゲート電圧制御手段を構成してい
る。
Reference numeral 25 denotes a gate voltage dividing resistor, 2
Reference numerals 6a and 26b denote voltage-dividing resistors as current change rate detecting means, which are composed of a pair of resistors connected in series. 27 is a reference voltage setting resistor as reference voltage detection means, 28 is an operational amplifier as comparison means, 29
Denotes an npn-type gate voltage dividing transistor. The gate voltage dividing resistor 25 and the gate voltage dividing transistor 29 constitute a gate voltage control means.

【0039】分圧用抵抗器26a、26bは、内部イン
ダクタンス5aに発生する電圧を検出することにより、
絶縁ゲートトランジスタとしてのIGBT1のコレクタ
電流Icの時間変化率dIc/dtを検出すると共に、
検出電圧を分圧してオペアンプ28に送出するためのも
のであり、また、基準電圧設定用抵抗器27a、27b
は、電源電圧を分圧して分圧用抵抗器26a、26bで
検出された電圧値の比較基準電圧値をオペアンプ28に
入力するためのものである。
The voltage dividing resistors 26a and 26b detect the voltage generated in the internal inductance 5a,
While detecting the time rate of change dIc / dt of the collector current Ic of the IGBT 1 as an insulated gate transistor,
This is for dividing the detection voltage and sending it to the operational amplifier 28. The reference voltage setting resistors 27a and 27b
Is for dividing the power supply voltage and inputting the comparison reference voltage value of the voltage value detected by the voltage dividing resistors 26a and 26b to the operational amplifier 28.

【0040】先ず、IGBT1のターンオン時の動作に
ついて説明する。このような駆動回路によるIGBT1
の駆動に際して、信号入力端22にオン信号が入力され
ると、ゲートオン用トランジスタ8がオン状態となる。
これにより、ゲート抵抗器7を通じてIGBT1のゲー
ト−エミッタ端子間静電容量CGEが充電されて、IG
BT1のゲート−エミッタ端子間電圧VGEが上昇す
る。VGEがスレッショルド電圧Vthに到達すると、
IGBT1がオンされてIGBT1のコレクタ−エミッ
タ端子間にコレクタ電流Icが流れ始める。
First, the operation when the IGBT 1 is turned on will be described. IGBT1 by such a drive circuit
When an ON signal is input to the signal input terminal 22 during the driving of the transistor, the gate-on transistor 8 is turned on.
As a result, the gate-emitter terminal capacitance CGE of the IGBT 1 is charged through the gate resistor 7 and the IGBT 1 is charged.
The voltage VGE between the gate and the emitter terminal of the BT1 increases. When VGE reaches the threshold voltage Vth,
The IGBT1 is turned on, and the collector current Ic starts to flow between the collector and the emitter terminal of the IGBT1.

【0041】IGBT1がオンすると、コレクタ電流I
cにより、エミッタ端子の内部インダクタンス5aには
V=L・dIc/dt(Lはインダクタンス)で表され
る電圧Vが発生する。この電圧Vの極性は、内部インダ
クタンス5aのIGBT1のエミッタ端子1e側が+
で、エミッタ端子1E側が−となる。内部インダクタン
ス5aに発生した電圧は、分圧用抵抗器26a、26b
で分圧され、オペアンプ28に供給される。また、基準
電圧設定用抵抗器27a、27bで分圧された基準電圧
もオペアンプ28に供給される。
When the IGBT 1 is turned on, the collector current I
Due to c, a voltage V represented by V = L · dIc / dt (L is an inductance) is generated in the internal inductance 5a of the emitter terminal. The polarity of the voltage V is such that the side of the emitter terminal 1e of the IGBT 1 having the internal inductance 5a is +
Thus, the emitter terminal 1E side becomes-. The voltage generated in the internal inductance 5a is divided by the voltage dividing resistors 26a and 26b.
And supplied to the operational amplifier 28. The reference voltage divided by the reference voltage setting resistors 27 a and 27 b is also supplied to the operational amplifier 28.

【0042】ここで、分圧用抵抗器26による検出電圧
(負の電圧)が基準電圧設定用抵抗器27による基準電
圧(負の電圧)より低くなると、IGBT1のゲート電
圧を低下させるために、オペアンプ28の出力はHレベ
ルとなり、ゲート電圧分圧用トランジスタ29はオンさ
れる。この結果、IGBT1のゲート電圧が低下し、コ
レクタ電流Icが減少することにより、コレクタ電流I
cの時間変化率dIc/dtが小さくなる。
Here, when the detection voltage (negative voltage) of the voltage dividing resistor 26 becomes lower than the reference voltage (negative voltage) of the reference voltage setting resistor 27, an operational amplifier is used to reduce the gate voltage of the IGBT1. The output of the transistor 28 becomes H level, and the gate voltage dividing transistor 29 is turned on. As a result, the gate voltage of the IGBT 1 decreases, and the collector current Ic decreases.
The time change rate dIc / dt of c decreases.

【0043】また、IGBT1のゲート電圧が低下して
コレクタ電流Icが減少することにより、分圧用抵抗器
26による検出電圧が、基準電圧設定用抵抗器27によ
る基準電圧より高くなると、IGBT1のゲート電圧を
上昇させるために、オペアンプ28の出力はLレベルと
なり、ゲート電圧分圧用トランジスタ29はオフされ
る。この結果、IGBT1のゲート電圧は上昇し、コレ
クタ電流Icが増加するので、コレクタ電流Icの時間
変化率dIc/dtが大きくなる。
When the gate voltage of the IGBT 1 decreases and the collector current Ic decreases, the detection voltage of the voltage dividing resistor 26 becomes higher than the reference voltage of the reference voltage setting resistor 27. , The output of the operational amplifier 28 becomes L level, and the gate voltage dividing transistor 29 is turned off. As a result, the gate voltage of the IGBT 1 increases, and the collector current Ic increases, so that the time change rate dIc / dt of the collector current Ic increases.

【0044】このように、コレクタ電流Icの時間変化
率が、分圧用抵抗器26a、26bと基準電圧設定用抵
抗器27a、27bの抵抗器比で決定される値になるよ
うに、フィードバック制御がかかることになるので、コ
レクタ電流Icの時間変化率dIc/dtの変化の割合
は一定の範囲内に収まるように制御されることになる。
As described above, the feedback control is performed so that the time rate of change of the collector current Ic becomes a value determined by the resistor ratio between the voltage dividing resistors 26a and 26b and the reference voltage setting resistors 27a and 27b. Therefore, the rate of change of the time change rate dIc / dt of the collector current Ic is controlled so as to fall within a certain range.

【0045】このとき、ゲート抵抗器7の抵抗器値を小
さくすれば、時定数は小さくなるため、信号入力端22
にオン信号が入力されてからIGBT1のゲート−エミ
ッタ間電圧VGEがスレッショルド電圧Vthに到達す
ることによってコレクタ電流Icが立ち上るまでの時間
を短く設定できるので、コレクタ電流Icの時間変化率
は大きくなる。また、逆に、ゲート抵抗器7の抵抗器値
を大きくして、コレクタ電流Icの時間変化率をさらに
小さく設定することも可能である。このように、コレク
タ電流Icの時間変化率を設定することができる。
At this time, if the value of the resistor of the gate resistor 7 is reduced, the time constant is reduced.
Since the gate-emitter voltage VGE of the IGBT 1 reaches the threshold voltage Vth from the input of the ON signal to the threshold voltage Vth, the time until the collector current Ic rises can be set short, so that the time change rate of the collector current Ic increases. Conversely, it is also possible to increase the resistor value of the gate resistor 7 to further reduce the time rate of change of the collector current Ic. Thus, the time rate of change of the collector current Ic can be set.

【0046】次に図2にてIGBT1のターンオフ時の
動作について説明する。信号入力端22にオフ信号が入
力されると、ゲートオン用トランジスタ8がオフ状態に
なるとともに、ゲートオフ用トランジスタ9がオン状態
になる。これによって、ゲート抵抗器7を通じてゲート
−エミッタ端子間静電容量CGEに帯電していた電荷が
放電されるので、ゲート−エミッタ端子間電圧VGEが
低下する。
Next, the operation when the IGBT 1 is turned off will be described with reference to FIG. When an off signal is input to the signal input terminal 22, the gate-on transistor 8 is turned off and the gate-off transistor 9 is turned on. As a result, the electric charge charged in the capacitance CGE between the gate and the emitter terminal through the gate resistor 7 is discharged, so that the voltage VGE between the gate and the emitter terminal is reduced.

【0047】ゲート−エミッタ端子間電圧VGEが一定
になった後、コレクタ電流Icが減少してゲート−エミ
ッタ端子間電圧VGEがスレッショルド電圧Vthまで
低下するとIGBT1はオフされる(図12参照)。こ
のように、IGBT1がターンオフされる場合、コレク
タ電流Icの減少に伴い、内部インダクタンス5aには
V=L・dIc/dtで表される電圧Vが発生する。こ
の電圧Vの極性は、内部インダクタンス5aを挟んで、
IGBT1のエミッタ端子1e側が−で、エミッタ端子
1E側が+である。
After the gate-emitter terminal voltage VGE becomes constant and the collector current Ic decreases and the gate-emitter terminal voltage VGE falls to the threshold voltage Vth, the IGBT 1 is turned off (see FIG. 12). As described above, when the IGBT 1 is turned off, a voltage V represented by V = L · dIc / dt is generated in the internal inductance 5a as the collector current Ic decreases. The polarity of the voltage V is determined by sandwiching the internal inductance 5a.
The emitter terminal 1e side of the IGBT 1 is-, and the emitter terminal 1E side is +.

【0048】内部インダクタンス5aに発生する電圧
は、分圧用抵抗器26c、26dで分圧されてオペアン
プ28に入力される。また、基準電圧設定用抵抗器27
c、27dで分圧された基準電圧もオペアンプ28に入
力される。この結果、分圧用抵抗器26c、26dで分
圧された電圧(正の電圧)が、基準電圧設定用抵抗器2
7c、27dで分圧された基準電圧(正の電圧)より低
くなると、IGBT1のゲート電圧を上昇させるため
に、オペアンプ28の出力はHレベルとなり、pnp型
のゲート電圧分圧用トランジスタ29aはオフされる。
The voltage generated in the internal inductance 5a is divided by the voltage dividing resistors 26c and 26d and input to the operational amplifier 28. Also, the reference voltage setting resistor 27
The reference voltages divided by c and 27d are also input to the operational amplifier 28. As a result, the voltage (positive voltage) divided by the voltage dividing resistors 26c and 26d is applied to the reference voltage setting resistor 2
When the voltage becomes lower than the reference voltage (positive voltage) divided by 7c and 27d, the output of the operational amplifier 28 becomes H level to increase the gate voltage of the IGBT 1, and the pnp type gate voltage dividing transistor 29a is turned off. You.

【0049】ゲート電圧分圧用トランジスタ29がオフ
されると、IGBT1のゲート−エミッタ間電圧VGE
が上昇する。この結果、コレクタ電流Icの時間変化率
dIc/dtが大きくなり、抵抗器26c、26dによ
って検出される検出電圧が基準電圧設定用抵抗器27
c、27dによって検出される基準電圧より高くなる
と、IGBT1のゲート電圧を低下させるためにオペア
ンプ28の出力はLレベルとなり、ゲート電圧分圧用ト
ランジスタ29aはオンされる。
When the gate voltage dividing transistor 29 is turned off, the gate-emitter voltage VGE of the IGBT 1 is
Rises. As a result, the time rate of change dIc / dt of the collector current Ic increases, and the detection voltage detected by the resistors 26c and 26d is changed to the reference voltage setting resistor 27.
When the voltage becomes higher than the reference voltage detected by c and 27d, the output of the operational amplifier 28 becomes L level to reduce the gate voltage of the IGBT 1, and the gate voltage dividing transistor 29a is turned on.

【0050】ゲート電圧分圧用トランジスタ29aがオ
ンされると、電源11の逆バイアスがIGBT1のゲー
ト−エミッタ端子間に供給されるので、IGBT1のゲ
ート電圧は低下する。ゲート電圧が低下すると、コレク
タ電流Icは減少する。
When the gate voltage dividing transistor 29a is turned on, a reverse bias of the power supply 11 is supplied between the gate and the emitter terminal of the IGBT1, so that the gate voltage of the IGBT1 decreases. When the gate voltage decreases, the collector current Ic decreases.

【0051】このように、分圧用抵抗器26c、26d
と基準電圧設定用抵抗器27c、27dとの抵抗器比に
よる範囲内でIGBT1のコレクタ電流Icの時間変化
率dIc/dtにフィードバック制御がかかるので、コ
レクタ電流Icの時間変化率を一定範囲内に設定するよ
うに制御できる。従って、上述のようにコレクタ電流I
cの時間変化率dIc/dtを一定範囲内に設定するこ
とにより、ツェナーダイオードなどの温度特性のある素
子を用いることなく、IGBT1のターンオン時および
ターンオフ時に配線インダクタンス5に発生する跳ね上
がり電圧ΔVを抑制することができる。
As described above, the voltage dividing resistors 26c and 26d
Feedback control is performed on the time change rate dIc / dt of the collector current Ic of the IGBT 1 within a range defined by the resistor ratio between the reference voltage setting resistors 27c and 27d, so that the time change rate of the collector current Ic is within a certain range. Can be controlled to set. Therefore, as described above, the collector current I
By setting the time change rate dIc / dt of c within a certain range, the jump voltage ΔV generated in the wiring inductance 5 at the time of turning on and turning off the IGBT 1 is suppressed without using an element having a temperature characteristic such as a Zener diode. can do.

【0052】実施の形態2.図3は、この発明の実施の
形態2に係る絶縁ゲートトランジスタの駆動回路を示す
図である。図において、図1、2に対応する部分には同
一符号を付して説明する。図3において、29bはnp
n型のゲート電圧分圧用トランジスタ、30は定電流設
定用抵抗器、31a、31bは定電流用トランジスタで
ある。なお、ゲート電圧分圧用トランジスタ29b、定
電流設定用抵抗器30および定電流駆動用スイッチ素子
としての定電流用トランジスタ31a、31bはゲート
電圧制御手段を構成し、また、オペアンプ28bは実施
の形態1のものと同様であるが、極性が逆に設定されて
いる。
Embodiment 2 FIG. 3 is a diagram showing a drive circuit of the insulated gate transistor according to the second embodiment of the present invention. In the drawings, the portions corresponding to FIGS. In FIG. 3, 29b is np
An n-type gate voltage dividing transistor, 30 is a constant current setting resistor, and 31a and 31b are constant current transistors. The gate voltage dividing transistor 29b, the constant current setting resistor 30, and the constant current transistors 31a and 31b as constant current driving switch elements constitute a gate voltage control means, and the operational amplifier 28b corresponds to the first embodiment. , But with the polarity reversed.

【0053】ここで、IGBT1のターンオフ時の動作
について説明する。信号入力端22からオフ信号が入力
されると、ゲートオフ用トランジスタ9がオンされるこ
とにより、IGBT1のゲート−エミッタ端子間静電容
量CGEに帯電している電荷が放電される。これによ
り、IGBT1のゲート端子電圧およびエミッタ端子電
圧が共に変化して、ゲート−エミッタ端子間電圧VGE
がスレッショルド電圧Vthまで低下すると、IGBT
1がオフされるので、IGBT1のコレクタ電流Icは
遮断される。
Here, the operation at the time of turning off the IGBT 1 will be described. When an off signal is input from the signal input terminal 22, the gate-off transistor 9 is turned on, so that the electric charge charged in the gate-emitter terminal capacitance CGE of the IGBT 1 is discharged. As a result, both the gate terminal voltage and the emitter terminal voltage of the IGBT 1 change, and the gate-emitter terminal voltage VGE
Falls to the threshold voltage Vth, the IGBT
Since 1 is turned off, the collector current Ic of the IGBT 1 is cut off.

【0054】このように、オフ信号が入力されてからI
GBT1のコレクタ電流Icが遮断されるまでの間のオ
ペアンプ28の出力はHレベルとなっており、ゲート電
圧分圧用トランジスタ29bはオンされている。このと
き、ゲートオフ用トランジスタ9にはIc9=Vbe/
R30bで表される定電流が流れる。ここに、Vbeは
トランジスタ31bのベース−エミッタ端子間電圧、R
30bは抵抗器30bの抵抗器値である。なお、このと
き、ゲート電圧分圧用トランジスタ29bは完全にオン
しており、コレクタ−エミッタ端子間電圧は無視できる
ものとする。
As described above, after the OFF signal is input, I
The output of the operational amplifier 28 is at the H level until the collector current Ic of the GBT 1 is cut off, and the gate voltage dividing transistor 29b is turned on. At this time, Ic9 = Vbe /
A constant current represented by R30b flows. Here, Vbe is the voltage between the base and emitter terminals of the transistor 31b, and Rbe
30b is a resistor value of the resistor 30b. At this time, the gate voltage dividing transistor 29b is completely turned on, and the voltage between the collector and the emitter terminal can be ignored.

【0055】IGBT1のコレクタ電流Icが遮断され
ると、内部インダクタンス5aにはV=L・dIc/d
tで表される電圧Vが発生する。この電圧Vを分圧用抵
抗器26c、26dで分圧した検出電圧が、供給電源電
圧を基準電圧設定用抵抗器27c、27dで分圧された
基準電圧より高くなると、オペアンプ28の出力はLレ
ベルとなり、ゲート電圧分圧用トランジスタ29bはオ
フされる。
When the collector current Ic of the IGBT 1 is cut off, the internal inductance 5a has V = L に は dIc / d
A voltage V represented by t is generated. When the detection voltage obtained by dividing the voltage V by the voltage dividing resistors 26c and 26d becomes higher than the reference voltage obtained by dividing the power supply voltage by the reference voltage setting resistors 27c and 27d, the output of the operational amplifier 28 becomes L level. , And the gate voltage dividing transistor 29b is turned off.

【0056】この結果、ゲート電圧分圧用トランジスタ
29bのコレクタ−エミッタ端子間に電圧が生じる。従
って、ゲートオフ用トランジスタ9のコレクタ電流Ic
9は、Ic9=(Vbe−Vce)/R30bとなるの
で、定電流値を下げることができる。
As a result, a voltage is generated between the collector and the emitter of the gate voltage dividing transistor 29b. Therefore, the collector current Ic of the gate-off transistor 9
9 is Ic9 = (Vbe-Vce) / R30b, so that the constant current value can be reduced.

【0057】ゲートオフ用トランジスタ9のコレクタ電
流Ic9が減少することにより、IGBT1のゲート−
エミッタ端子間電圧VGEの変化が緩やかになると、I
GBT1のコレクタ電流Icの電流の時間変化率dIc
/dtは低下する。従って、内部インダクタンス5aに
発生する電圧(V=L・dIc/dt)が低下するの
で、この結果、分圧用抵抗器26c、26dの検出電圧
が基準電圧設定用抵抗器27c、27dによる基準電圧
より低くなると、オペアンプ28bの出力はHレベルと
なり、ゲートオフ用トランジスタ29bはオンされる。
As the collector current Ic9 of the gate-off transistor 9 decreases, the gate of the IGBT 1
When the change in the voltage VGE between the emitter terminals becomes gentle, I
Time change rate dIc of collector current Ic of GBT1
/ Dt decreases. Accordingly, the voltage (V = L · dIc / dt) generated in the internal inductance 5a decreases, and as a result, the detection voltage of the voltage dividing resistors 26c and 26d becomes lower than the reference voltage of the reference voltage setting resistors 27c and 27d. When the voltage becomes low, the output of the operational amplifier 28b becomes H level, and the gate-off transistor 29b is turned on.

【0058】以上、ターンオフ時の動作について説明を
行ったが、ターンオン時についても同様のフィードバッ
ク制御を行うことができるので、コレクタ電流Icの時
間変化率dIc/dtを一定範囲内に設定することがで
き、この結果、IGBT1のターンオン時およびターン
オフ時において、配線インダクタンス5に発生する跳ね
上がり電圧ΔVを抑制することができる。
Although the operation at the time of turn-off has been described above, the same feedback control can be performed at the time of turn-on. Therefore, it is possible to set the time change rate dIc / dt of the collector current Ic within a certain range. As a result, when the IGBT 1 is turned on and turned off, the jump voltage ΔV generated in the wiring inductance 5 can be suppressed.

【0059】実施の形態3.図4は、この発明の実施の
形態3に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。図において、絶縁ゲートトランジス
タとしてのIGBT40は、並列接続された電流センス
用半導体素子40aを備えており、41は、そのリアク
トルである。また、実施の形態1、2および従来技術と
同様の構成要素には同一符号を付して説明を行う。
Embodiment 3 FIG. 4 is a diagram schematically showing a drive circuit of the insulated gate transistor according to the third embodiment of the present invention. In the figure, an IGBT 40 as an insulated gate transistor includes a current sensing semiconductor element 40a connected in parallel, and 41 is a reactor thereof. The same components as those in the first and second embodiments and the related art are denoted by the same reference numerals and described.

【0060】電流検出素子としての電流センス用半導体
素子40aは、IGBT40のメインチップの面積に対
して数千分の1の面積を有し、IGBT40のコレクタ
電流IcをモニタするためにIGBT40に備えられて
いる。この電流センス用半導体素子40aには、メイン
チップであるIGBT40との面積比率分の電流が流れ
るため、この面積比率を用いればコレクタ電流Icを算
出することができる。
The current sensing semiconductor element 40a as a current detecting element has an area one thousandth of the area of the main chip of the IGBT 40, and is provided in the IGBT 40 to monitor the collector current Ic of the IGBT 40. ing. Since a current corresponding to the area ratio with respect to the IGBT 40 as the main chip flows through the current sensing semiconductor element 40a, the collector current Ic can be calculated by using this area ratio.

【0061】ここで、IGBT40のターンオフ時の動
作の説明を行う。IGBT40がターンオフされると、
電流センス用半導体素子40aに検出される電流が減少
する。この結果、リアクトル41にはノード41bの電
位がノード41aの電位より高くなるように電圧が発生
する。この電圧を直列接続された一対の抵抗器としての
分圧用抵抗器26c、26dで分圧し、基準電圧と比較
した結果、分圧用抵抗器26c、26dで検出された電
圧が基準電圧より高ければ、オペアンプ28の出力はH
レベルとなり、pnp型のゲート電圧分圧用トランジス
タ29aがオフされることによりIGBT40のゲート
電圧は低下する。
The operation of the IGBT 40 when it is turned off will now be described. When the IGBT 40 is turned off,
The current detected by the current sensing semiconductor element 40a decreases. As a result, a voltage is generated in reactor 41 such that the potential of node 41b is higher than the potential of node 41a. This voltage is divided by a pair of voltage-dividing resistors 26c and 26d connected in series and compared with a reference voltage. As a result, if the voltage detected by the voltage-dividing resistors 26c and 26d is higher than the reference voltage, The output of the operational amplifier 28 is H
Level, and the gate voltage of the IGBT 40 is reduced by turning off the pnp-type gate voltage dividing transistor 29a.

【0062】IGBT40のゲート電圧が低下すると、
電流センス用半導体素子40aで検出される電流値が減
少し、この電流の時間変化率が低下することにより、分
圧用抵抗器26c、26dの検出電圧が基準電圧設定用
抵抗器27c、27dによる基準電圧より低くなると、
オペアンプ28の出力はLレベルとなる。これによっ
て、pnp型のゲート電圧分圧用トランジスタ29aは
オンされて、IGBT40のゲート電圧は上昇し、コレ
クタ電流Icが増加する。以上、IGBT40のターン
オフ時の動作について説明を行ったが、IGBT40の
ターンオン時においても同様の制御を行うことができ
る。
When the gate voltage of the IGBT 40 decreases,
The current value detected by the current sensing semiconductor element 40a decreases, and the time rate of change of the current decreases, so that the detection voltage of the voltage dividing resistors 26c and 26d is reduced by the reference voltage setting resistors 27c and 27d. When the voltage drops below
The output of the operational amplifier 28 is at the L level. As a result, the pnp-type gate voltage dividing transistor 29a is turned on, the gate voltage of the IGBT 40 increases, and the collector current Ic increases. The operation at the time of turning off the IGBT 40 has been described above, but the same control can be performed at the time of turning on the IGBT 40.

【0063】このように、IGBT40のターンオン時
およびターンオフ時に、フィードバック制御が行われる
ことにより、コレクタ電流Icの時間変化率dIc/d
tを分圧用抵抗器26a、26bと基準電圧設定用抵抗
器27c、27dとの抵抗器比で設定される一定範囲内
に設定することができるので、IGBT40のターンオ
ン時およびターンオフ時に配線インダクタンス5に発生
する跳ね上がり電圧ΔVを抑制することができる。
As described above, when the IGBT 40 is turned on and turned off, the feedback control is performed, whereby the time change rate dIc / d of the collector current Ic is obtained.
Since t can be set within a certain range set by the resistor ratio between the voltage dividing resistors 26a, 26b and the reference voltage setting resistors 27c, 27d, the wiring inductance 5 is set when the IGBT 40 is turned on and turned off. The generated jump voltage ΔV can be suppressed.

【0064】実施の形態4.図5は、この発明の実施の
形態4に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。実施の形態1乃至3および従来の技
術と同様の構成には同一の符号を付して説明する。図に
おいて、電源両端間に配設された可変電源としての逆バ
イアス供給電源23は、その電圧出力端子がIGBT1
のエミッタ端子1eに接続されており、ゲート−エミッ
タ端子間に逆バイアスを供給できるようになっている。
また、IGBT1にゲート電圧を供給するための単一の
電源としての駆動回路用電源24(正バイアス供給電
源)が1つ設けられている。
Embodiment 4 FIG. 5 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a fourth embodiment of the present invention. Configurations similar to those of the first to third embodiments and the related art will be described with the same reference numerals. In the figure, a reverse bias supply power supply 23 as a variable power supply disposed between both ends of a power supply has a voltage output terminal IGBT1.
, So that a reverse bias can be supplied between the gate and the emitter terminal.
Further, one drive circuit power supply 24 (positive bias supply power supply) is provided as a single power supply for supplying a gate voltage to the IGBT 1.

【0065】逆バイアス供給電源23は、制御回路20
からの制御指令に基づいてゲート−エミッタ端子間に逆
バイアスを供給する。信号入力端22にオン信号が入力
された場合は、ゲートオン用トランジスタ8がオンされ
るので、駆動回路用電源24からIGBT1のゲート−
エミッタ端子間に供給される正バイアスと、逆バイアス
供給電源23から供給される逆バイアスとを合成したバ
イアスがIGBT1のゲート−エミッタ端子間に供給さ
れる。一方、信号入力端22にオフ信号が入力されたと
きには、ゲートオン用トランジスタ8はオフされ、ゲー
トオフ用トランジスタ9がオンされるので、IGBT1
のゲート−エミッタ端子間に逆バイアス供給電源23の
出力電圧が直接供給される。
The reverse bias supply power supply 23
A reverse bias is supplied between the gate and the emitter terminal based on the control command from. When an ON signal is input to the signal input terminal 22, the gate-on transistor 8 is turned on.
A bias obtained by combining the forward bias supplied between the emitter terminals and the reverse bias supplied from the reverse bias supply power supply 23 is supplied between the gate and the emitter terminal of the IGBT 1. On the other hand, when an off signal is input to the signal input terminal 22, the gate-on transistor 8 is turned off and the gate-off transistor 9 is turned on.
The output voltage of the reverse bias supply power supply 23 is directly supplied between the gate and the emitter terminal.

【0066】次にIGBT1を駆動する際の動作につい
て説明する。図において、信号入力端22にオン信号が
入力される場合における駆動回路用電源24の出力電圧
が20Vであり、逆バイアス供給電源の出力電圧が−5
Vであるとする。
Next, the operation when driving the IGBT 1 will be described. In the figure, when the ON signal is input to the signal input terminal 22, the output voltage of the drive circuit power supply 24 is 20 V, and the output voltage of the reverse bias supply power supply is -5.
V.

【0067】信号入力端22にオン信号が入力される
と、ゲートオン用トランジスタ8がオンされると共に、
逆バイアス供給電源23がIGBT1のゲート−エミッ
タ端子間に逆バイアス(−5V)を供給するので、IG
BT1のゲート−エミッタ端子間電圧VGEは、20−
5=15Vに向かって上昇し、抵抗器7とゲート−エミ
ッタ端子間静電容量CGEで決定される時定数による時
間でスレッショルド電圧Vthに到達すると、IGBT
1はオンされる。
When an ON signal is input to the signal input terminal 22, the gate-on transistor 8 is turned on,
Since the reverse bias supply power supply 23 supplies a reverse bias (−5 V) between the gate and the emitter terminal of the IGBT 1,
The gate-emitter terminal voltage VGE of BT1 is 20-
5 = 15V, and reaches the threshold voltage Vth by the time determined by the time constant determined by the resistor 7 and the capacitance CGE between the gate and the emitter terminal.
1 is turned on.

【0068】また、信号入力端22にオフ信号が入力さ
れると、逆バイアス供給電源23の出力電圧が−15V
になる。このとき、ゲートオン用トランジスタ8はオフ
されて、ゲートオフ用トランジスタ9がオンされると共
に、逆バイアス供給電源23の出力電圧(−15V)が
直接IGBT1のゲート−エミッタ端子間に供給され
る。
When an off signal is inputted to the signal input terminal 22, the output voltage of the reverse bias supply power supply 23 becomes -15V
become. At this time, the gate-on transistor 8 is turned off, the gate-off transistor 9 is turned on, and the output voltage (−15 V) of the reverse bias power supply 23 is directly supplied between the gate and the emitter terminal of the IGBT 1.

【0069】従って、IGBT1のゲート−エミッタ端
子間電圧VGEは−15Vに向かって低下し、抵抗器7
とゲート−エミッタ端子間静電容量CGEおよびコレク
タ−ゲート端子間静電容量CCGで決定される時定数に
よる時間でスレッショルド電圧Vthに到達すると、I
GBT1はオフされる。
Accordingly, the gate-emitter terminal voltage VGE of the IGBT 1 decreases toward -15 V, and the voltage of the resistor 7
When the threshold voltage Vth is reached by a time determined by a time constant determined by the capacitance CGE between the gate and the emitter terminal and the capacitance CGE between the collector and the gate terminal, I
GBT1 is turned off.

【0070】このとき、IGBT1のコレクタ電流Ic
は減少し、その電流変化率dIc/dtが低下すること
により、分圧用抵抗器26c、26dの検出電圧が基準
電圧設定用抵抗器27c、27dの基準電圧より高くな
ると、オペアンプ28の出力がHレベルからLレベルに
なる。この結果、逆バイアス供給電源23の出力電圧は
−5Vとなる。従って、IGBT1のゲート−エミッタ
端子間電圧は−5Vに向かって低下することになるの
で、IGBT1のコレクタ電流Icは、それまでよりも
緩やかに減少し、その時間変化率は低下する。
At this time, the collector current Ic of the IGBT 1 is
When the detected voltage of the voltage dividing resistors 26c and 26d becomes higher than the reference voltage of the reference voltage setting resistors 27c and 27d due to the decrease of the current change rate dIc / dt, the output of the operational amplifier 28 becomes H From level to L level. As a result, the output voltage of the reverse bias supply power supply 23 becomes -5V. Therefore, the voltage between the gate and the emitter terminal of the IGBT 1 decreases toward −5 V, so that the collector current Ic of the IGBT 1 decreases more gradually than before, and the time rate of change decreases.

【0071】さらに、コレクタ電流Icの時間変化率が
低下して、分圧用抵抗器26c、26dの検出電圧が基
準電圧設定用抵抗器27c、27dによる基準電圧より
低くなると、オペアンプ28aの出力がLレベルからH
レベルへと変化する。この結果、逆バイアス供給電源2
3の出力電圧は−15Vとなり、上述の動作が繰り返し
行われてフィードバック制御が行われる。このようにし
て、IGBT1のコレクタ電流Icの時間変化率を一定
の範囲内に設定することができる。
Further, when the time rate of change of the collector current Ic decreases and the detection voltage of the voltage dividing resistors 26c and 26d becomes lower than the reference voltage of the reference voltage setting resistors 27c and 27d, the output of the operational amplifier 28a becomes L. H from level
Change to level. As a result, the reverse bias power supply 2
The output voltage of No. 3 becomes -15 V, and the above-described operation is repeatedly performed to perform feedback control. In this manner, the time rate of change of collector current Ic of IGBT 1 can be set within a certain range.

【0072】以上の説明では、従来技術(図11)の場
合と動作が同一になるようにゲート−エミッタ間電圧を
設定したため、ゲート−エミッタ端子間静電容量CGE
が等しいので、ゲート抵抗器7が同じ値であれば時定数
は変わらず、信号入力端22に信号が入力されてからI
GBT1が動作するまでの時間が同一となる。また、外
部入力電源電圧を低く(20V)することができるの
で、制御回路20により発生する駆動回路全体のロスを
低減することができ、さらに、回路を簡単に構成できる
ため、設計の自由度が広がり、また、効率向上を図るこ
とも可能である。
In the above description, since the gate-emitter voltage is set so that the operation is the same as that of the prior art (FIG. 11), the capacitance CGE between the gate and emitter terminals is set.
Are equal, the time constant does not change as long as the gate resistor 7 has the same value, and after the signal is input to the signal input terminal 22, I
The time until the GBT 1 operates becomes the same. In addition, since the external input power supply voltage can be reduced (20 V), the loss of the entire drive circuit generated by the control circuit 20 can be reduced, and the circuit can be simply configured, so that the degree of design freedom is increased. It is also possible to expand and improve efficiency.

【0073】なお、信号入力端22にオン信号が入力さ
れた場合の逆バイアス供給電源23の出力電圧を2V、
オフ信号が入力された場合の出力電圧を18Vに設定す
れば、IGBT1のゲート−エミッタ端子間電圧VGE
として±18Vを供給することが可能となり、この場
合、入力信号からIGBT1の動作までの時間を短縮す
ることができる。このように、駆動回路用電源21及び
逆バイアス供給電源23の出力電圧の設定は、IGBT
1のVGE最大電圧定格内であれば、自由に設定するこ
とができる。
When the ON signal is inputted to the signal input terminal 22, the output voltage of the reverse bias supply power supply 23 is 2V,
If the output voltage when the OFF signal is input is set to 18 V, the voltage VGE between the gate and the emitter of the IGBT 1 is obtained.
Can be supplied as ± 18 V, and in this case, the time from the input signal to the operation of the IGBT 1 can be reduced. As described above, the setting of the output voltages of the drive circuit power supply 21 and the reverse bias supply power supply 23 is performed by the IGBT.
It can be set freely within the VGE maximum voltage rating of 1.

【0074】実施の形態5.図7は、この発明の実施の
形態5に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。図において、実施の形態1(図2)
と同一箇所には同一符号を付して説明を省略する。50
はコンデンサであり抵抗器51aと抵抗器26dに直列
に接続されている。なお、コンデンサ50と、分圧用抵
抗器51a、51bとは電圧変化率検出手段を構成す
る。
Embodiment 5 FIG. 7 is a diagram schematically showing a drive circuit of the insulated gate transistor according to the fifth embodiment of the present invention. In the figure, the first embodiment (FIG. 2)
The same parts as those described above are denoted by the same reference numerals and description thereof will be omitted. 50
Is a capacitor, which is connected in series with the resistor 51a and the resistor 26d. Note that the capacitor 50 and the voltage dividing resistors 51a and 51b constitute voltage change rate detecting means.

【0075】次にIGBT1のターンオフ時の動作につ
いて説明する。信号入力端22にオフ信号が入力される
と、ゲートオフ用トランジスタ9がオンされるので、ゲ
ート抵抗器7を通じてIGBT1のゲート−エミッタ端
子間静電容量CGEに帯電している電荷が放電されて、
ゲート−エミッタ端子間電圧VGEが低下し始める。
Next, the operation when the IGBT 1 is turned off will be described. When the off signal is input to the signal input terminal 22, the gate-off transistor 9 is turned on, so that the electric charge charged to the gate-emitter terminal capacitance CGE of the IGBT 1 through the gate resistor 7 is discharged.
The gate-emitter terminal voltage VGE starts to decrease.

【0076】ゲート−エミッタ端子間電圧VGEが低下
し始めてからVGEが一定となる領域(図12参照)を
過ぎると、再びIGBT1のコレクタ電流Icは減少
し、ゲート−エミッタ端子間電圧VGEがスレッショル
ド電圧Vthに到達すると、IGBT1がオフされてコ
レクタ電流Icが遮断される。コレクタ電流Icが遮断
されると、IGBT1のコレクタ−エミッタ端子間電圧
VCEは上昇する。
When the voltage VGE between the gate and the emitter terminal starts to decrease and passes through a region where the VGE becomes constant (see FIG. 12), the collector current Ic of the IGBT 1 decreases again, and the voltage VGE between the gate and the emitter terminal becomes the threshold voltage. When the voltage reaches Vth, IGBT 1 is turned off, and collector current Ic is cut off. When the collector current Ic is cut off, the voltage VCE between the collector and the emitter terminal of the IGBT 1 increases.

【0077】従って、コンデンサ50にはI50=C・
dVCE/dtの電流が流れる。この電流を分圧用抵抗
器51a、51bで分圧した電圧がオペアンプ28に入
力され、また、基準電圧設定用抵抗器27c、27dで
分圧された基準電圧もオペアンプ28に入力される。こ
の結果、分圧用抵抗器51a、51b側の検出電圧が基
準電圧より低いとオペアンプ28の出力はHレベルとな
り、pnp型のゲート電圧分圧用トランジスタ29aは
オフされる。
Accordingly, I50 = C ·
A current of dVCE / dt flows. The voltage obtained by dividing the current by the voltage dividing resistors 51a and 51b is input to the operational amplifier 28, and the reference voltage divided by the reference voltage setting resistors 27c and 27d is also input to the operational amplifier 28. As a result, when the detection voltage on the voltage dividing resistors 51a and 51b side is lower than the reference voltage, the output of the operational amplifier 28 becomes H level, and the pnp type gate voltage dividing transistor 29a is turned off.

【0078】一方、コレクタ−エミッタ端子間電圧の時
間変化率dVCE/dtが大きくなりコンデンサ50に
流れる電流I50が増加することにより、分圧用抵抗器
51a、51b側の検出電圧が基準電圧より高くなる
と、オペアンプ28の出力はLレベルとなり、ゲート電
圧分圧用トランジスタ29aはオンされる。ゲート電圧
分圧用トランジスタ29aがオンされると、IGBT1
のゲート端子には、ゲート抵抗器7とゲート電圧分圧用
抵抗器25aで分圧された電圧が供給されて、ゲート端
子電圧は上昇する。
On the other hand, if the time rate of change dVCE / dt of the voltage between the collector and emitter terminals increases and the current I50 flowing through the capacitor 50 increases, the detection voltage on the voltage dividing resistors 51a and 51b becomes higher than the reference voltage. , The output of the operational amplifier 28 becomes L level, and the gate voltage dividing transistor 29a is turned on. When the gate voltage dividing transistor 29a is turned on, the IGBT 1
Is supplied with the voltage divided by the gate resistor 7 and the gate voltage dividing resistor 25a, and the gate terminal voltage rises.

【0079】このようにゲート電圧が上昇することによ
ってIGBT1が再びオンされると、コレクタ電圧は低
下する。すなわち、分圧用抵抗器51a、51bおよび
基準電圧設定用抵抗器27c、27dの抵抗器比で設定
された電圧変化率dVCE/dtにてフィードバック制
御がかかったことになり、コレクタ電圧の電圧変化率は
一定範囲内に設定される。
When the IGBT 1 is turned on again by increasing the gate voltage in this way, the collector voltage decreases. That is, the feedback control is performed at the voltage change rate dVCE / dt set by the resistor ratio of the voltage dividing resistors 51a and 51b and the reference voltage setting resistors 27c and 27d. Is set within a certain range.

【0080】従って、コレクタ−エミッタ端子間電圧の
時間変化率dVCE/dtによって発生する電流を分圧
用抵抗器51a、51bと基準電圧設定用抵抗器27
c、27dの設定によりフィードバック制御できるの
で、IGBT1のターンオン時およびターンオフ時に配
線インダクタンス5に発生する跳ね上がり電圧ΔVを抑
制することができる。
Therefore, the current generated by the time change rate dVCE / dt of the voltage between the collector and emitter terminals is divided by the voltage dividing resistors 51a and 51b and the reference voltage setting resistor 27.
Since feedback control can be performed by setting c and 27d, it is possible to suppress a jump voltage ΔV generated in the wiring inductance 5 when the IGBT 1 is turned on and off.

【0081】実施の形態6.図8は、この発明の実施の
形態6に係る絶縁ゲートトランジスタの駆動回路を概略
的に示す図である。図において、図3に示すものと同一
物には同一符号を付して説明する。また、実施の形態5
(図7)と同様に、コンデンサ50は抵抗器51aおよ
び抵抗器51bに直列に接続されている。
Embodiment 6 FIG. FIG. 8 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a sixth embodiment of the present invention. In the figure, the same components as those shown in FIG. Embodiment 5
Similarly to FIG. 7, the capacitor 50 is connected in series with the resistor 51a and the resistor 51b.

【0082】次に、IGBT1のターンオフ時の動作に
ついて説明する。信号入力端22にオフ信号が入力され
ると、ゲートオフ用トランジスタ9がオンされることに
より、IGBT1のゲート−エミッタ端子間静電容量C
GEに帯電した電荷が放電されて、ゲート−エミッタ端
子間電圧VGEがスレッショルド電圧Vthに到達する
と、IGBT1がオフされてコレクタ電流Icが遮断さ
れる。
Next, the operation when the IGBT 1 is turned off will be described. When an off signal is input to the signal input terminal 22, the gate-off transistor 9 is turned on, so that the capacitance C between the gate and the emitter terminal of the IGBT 1 is obtained.
When the electric charge charged in the GE is discharged and the voltage VGE between the gate and the emitter terminal reaches the threshold voltage Vth, the IGBT 1 is turned off and the collector current Ic is cut off.

【0083】このように信号入力端22にオフ信号が入
力されてからコレクタ電圧が低下し始めるまでは、オペ
アンプ28はHレベルを出力しており、npn型のゲー
ト電圧分圧用トランジスタ29bはオンされている。こ
のとき、ゲートオフ用トランジスタ9には、定電流が流
れることになる。
From the input of the OFF signal to the signal input terminal 22 until the collector voltage starts decreasing, the operational amplifier 28 outputs the H level, and the npn-type gate voltage dividing transistor 29b is turned on. ing. At this time, a constant current flows through the gate-off transistor 9.

【0084】次にIGBT1のコレクタ電圧VCEが立
ち上がると、コンデンサ50にはL・dI5/dtで表
される電流が流れる。この電流により発生する電圧を抵
抗器51a、51bで分圧した電圧が電源電圧を抵抗器
27c、27dで分圧した基準電圧より高くなると、オ
ペアンプ28bの出力はLレベルになる。
Next, when the collector voltage VCE of the IGBT 1 rises, a current represented by L · dI5 / dt flows through the capacitor 50. If the voltage generated by this current is divided by the resistors 51a and 51b and becomes higher than the reference voltage obtained by dividing the power supply voltage by the resistors 27c and 27d, the output of the operational amplifier 28b becomes L level.

【0085】オペアンプ28bからLレベルが出力され
ると、ゲート電圧分圧用トランジスタ29bはオフされ
る。この結果、トランジスタ29bのコレクタ−エミッ
タ端子間が遮断され、コレクタ−エミッタ端子間に電圧
VCEが発生する。従って、ゲートオフ用トランジスタ
9のコレクタ電流Ic9は、Ic9=(VBE−VC
E)/R30bとなり、トランジスタ9のコレクタ電流
Ic9が減少する。
When the L level is output from the operational amplifier 28b, the gate voltage dividing transistor 29b is turned off. As a result, the collector-emitter terminal of the transistor 29b is cut off, and a voltage VCE is generated between the collector and the emitter terminal. Therefore, the collector current Ic9 of the gate-off transistor 9 is Ic9 = (VBE-VC
E) / R30b, and the collector current Ic9 of the transistor 9 decreases.

【0086】ゲートオフ用トランジスタ9のコレクタ電
流Ic9が減少することにより、IGBT1のゲート−
エミッタ端子間電圧VGEの変化が緩やかになり、IG
BT1のコレクタ−エミッタ端子間電圧VCEの電圧変
化率も低くなる。従って、コンデンサ50に流れる電流
I50(=C・dVCE/dt)も低下して、分圧用抵
抗器51a、51bの検出電圧が基準電圧設定用抵抗器
27c、27dによる基準電圧より低くなると、オペア
ンプ28bの出力はHレベルとなるので、再びトランジ
スタ29bはオンする。
As the collector current Ic9 of the gate-off transistor 9 decreases, the gate of the IGBT 1
The change in the voltage VGE between the emitter terminals becomes gentle,
The voltage change rate of the collector-emitter terminal voltage VCE of the BT1 also decreases. Therefore, when the current I50 (= C.dVCE / dt) flowing through the capacitor 50 also decreases and the detection voltage of the voltage dividing resistors 51a and 51b becomes lower than the reference voltage by the reference voltage setting resistors 27c and 27d, the operational amplifier 28b Is at H level, the transistor 29b is turned on again.

【0087】このように、フィードバック制御が繰り返
されることにより、IGBT1のコレクタ−エミッタ端
子間電圧VCEの時間変化率を一定範囲内に収めること
ができるので、IGBT1のターンオン時およびターン
オフ時に配線インダクタンス5に発生する跳ね上がり電
圧ΔVを抑制することができる。
As described above, by repeating the feedback control, the time change rate of the collector-emitter terminal voltage VCE of the IGBT 1 can be kept within a certain range, so that the wiring inductance 5 is applied to the IGBT 1 when the IGBT 1 is turned on and off. The generated jump voltage ΔV can be suppressed.

【0088】実施の形態7.図9は、この発明の実施の
形態7に係る絶縁ゲートトランジスタの駆動回路の外形
を概略的に示す斜視図である。図において、IGBT1
と駆動回路70とはシールド板71によって隔離されて
いる。シールド板71は、磁気遮蔽用のシールドであ
り、IGBT1の上部を覆うように配設されるととも
に、IGBT1のエミッタ端子1Eと電気的に接続され
ている。
Embodiment 7 FIG. 9 is a perspective view schematically showing an outer shape of a drive circuit for an insulated gate transistor according to a seventh embodiment of the present invention. In the figure, IGBT1
And the drive circuit 70 are separated by a shield plate 71. The shield plate 71 is a shield for magnetic shielding, is disposed so as to cover the upper part of the IGBT 1, and is electrically connected to the emitter terminal 1E of the IGBT 1.

【0089】シールド板71には、IGBT1のエミッ
タ端子1e、エミッタ端子1Eおよびゲート端子1Gに
対応した孔部71a、71b、71cが備えられてい
る。IGBT1のエミッタ端子1e、エミッタ端子1E
およびゲート端子1Gは、これらの孔部を通じて駆動回
路70に接続されており、配線はシールドの上側(シー
ルドに対して駆動回路が配設されている側)を通してあ
る。
The shield plate 71 has holes 71a, 71b, 71c corresponding to the emitter terminal 1e, the emitter terminal 1E, and the gate terminal 1G of the IGBT 1. Emitter terminal 1e and emitter terminal 1E of IGBT1
The gate terminal 1G is connected to the drive circuit 70 through these holes, and the wiring passes through the upper side of the shield (the side on which the drive circuit is provided with respect to the shield).

【0090】このように、IGBT1のエミッタ端子1
Eと同電位のシールド板71を設けることにより、IG
BT1が発生する磁束による駆動回路の誤動作を抑制す
ることができるので、IGBT1のコレクタ電流Icの
時間変化率を一定範囲内に設定する制御を確実に行うこ
とができる。
As described above, the emitter terminal 1 of the IGBT 1
By providing a shield plate 71 having the same potential as E,
Since the malfunction of the drive circuit due to the magnetic flux generated by the BT1 can be suppressed, the control for setting the time change rate of the collector current Ic of the IGBT1 within a certain range can be reliably performed.

【0091】[0091]

【発明の効果】この発明の絶縁ゲートトランジスタは、
絶縁ゲートトランジスタのゲート端子に接続され、ゲー
トオン指令またはゲートオフ指令に応じて絶縁ゲートト
ランジスタをオン/オフするためのゲート駆動手段と、
ゲートオン指令またはゲートオフ指令に基づいて、ゲー
ト駆動手段の駆動制御を行う制御手段と、絶縁ゲートト
ランジスタのコレクタ電流の時間変化率を電圧として検
出する電流変化率検出手段と、電流変化率検出手段が検
出する検出電圧の比較基準としての電圧を検出する基準
電圧検出手段と、電流検出手段の検出電圧と基準電圧と
を比較する比較手段と、比較手段の比較結果に基づい
て、コレクタ電流の時間変化率が一定範囲内となるよう
に、絶縁ゲートトランジスタのゲート電圧を制御するゲ
ート電圧制御手段と、を備えるので、コレクタ電流の時
間変化率を一定範囲内に設定することにより、ツェナー
ダイオードなどの温度特性のある素子を用いることな
く、絶縁ゲートトランジスタのターンオン時およびター
ンオフ時に配線インダクタンスに発生する跳ね上がり電
圧を抑制することができる。
According to the insulated gate transistor of the present invention,
Gate drive means connected to the gate terminal of the insulated gate transistor for turning on / off the insulated gate transistor in response to a gate-on command or a gate-off command;
Control means for controlling the driving of the gate drive means based on the gate-on command or gate-off command, current change rate detection means for detecting the time change rate of the collector current of the insulated gate transistor as a voltage, and current change rate detection means Reference voltage detecting means for detecting a voltage as a reference for detecting the detected voltage, comparing means for comparing the detected voltage of the current detecting means with the reference voltage, and a time change rate of the collector current based on a comparison result of the comparing means. And a gate voltage control means for controlling the gate voltage of the insulated gate transistor so that the temperature falls within a certain range. When using insulated gate transistors, turn on and off the wiring It is possible to suppress the jumping voltage generated wardrobe.

【0092】この発明の他の実施の形態に係る絶縁ゲー
トトランジスタの駆動回路は、絶縁ゲートトランジスタ
のゲート端子に接続され、ゲートオン指令またはゲート
オフ指令に応じて絶縁ゲートトランジスタをオン/オフ
するためのゲート駆動手段と、ゲートオン指令またはゲ
ートオフ指令に基づいて、ゲート駆動手段の駆動制御を
行う制御手段と、絶縁ゲートトランジスタのコレクタ−
エミッタ端子間電圧の時間変化率を検出するために、当
該コレクタ−エミッタ端子間電圧を検出する電圧変化率
検出手段と、電圧変化率検出手段が検出する検出電圧の
比較基準としての電圧を検出する基準電圧検出手段と、
電圧変化率検出手段の検出電圧と基準電圧とを比較する
比較手段と、比較手段の比較結果に基づいて、コレクタ
−エミッタ端子間電圧の時間変化率が一定範囲内となる
ように、絶縁ゲートトランジスタのゲート電圧を制御す
るゲート電圧制御手段と、を備えるので、絶縁ゲートト
ランジスタのコレクタ−エミッタ端子間電圧の時間変化
率によって内部インダクタンスに発生する電圧を分圧用
抵抗器と基準電圧設定用抵抗器の設定によりフィードバ
ック制御できるので、絶縁ゲートトランジスタのターン
オン時およびターンオフ時に配線インダクタンスに発生
する跳ね上がり電圧を抑制できる。
A drive circuit for an insulated gate transistor according to another embodiment of the present invention is connected to a gate terminal of the insulated gate transistor and is used to turn on / off the insulated gate transistor in response to a gate-on command or a gate-off command. A driving unit, a control unit that controls driving of the gate driving unit based on a gate-on command or a gate-off command, and a collector of the insulated gate transistor.
In order to detect the time rate of change of the voltage between the emitter terminals, a voltage change rate detecting means for detecting the voltage between the collector and the emitter terminal, and a voltage as a reference for comparing the detected voltage detected by the voltage change rate detecting means are detected. Reference voltage detecting means,
Comparing means for comparing the detection voltage of the voltage change rate detecting means with the reference voltage; and an insulated gate transistor so that the time change rate of the collector-emitter terminal voltage is within a certain range based on the comparison result of the comparing means. And a gate voltage control means for controlling the gate voltage of the insulated gate transistor. Since feedback control can be performed by setting, it is possible to suppress a jump voltage generated in the wiring inductance when the insulated gate transistor is turned on and off.

【0093】また、前記電流変化率検出手段は、直列接
続された一対の抵抗器を備え、一対の抵抗器は、絶縁ゲ
ートトランジスタのエミッタ端子の内部インダクタンス
に並列接続されると共に、その接続点が比較手段の入力
端に接続されていることを特徴とするので、抵抗器の抵
抗比を変えることにより、電流変化率を任意に設定する
ことができる。
The current change rate detecting means includes a pair of resistors connected in series. The pair of resistors are connected in parallel to the internal inductance of the emitter terminal of the insulated gate transistor, and the connection point is set at the connection point. Since it is characterized in that it is connected to the input terminal of the comparing means, the current change rate can be arbitrarily set by changing the resistance ratio of the resistor.

【0094】また、前記絶縁ゲートトランジスタはコレ
クタ電流を検出するための電流検出素子を備え、前記電
流変化率検出手段は直列接続された一対の抵抗器を備
え、一対の抵抗器は当該電流検出素子のリアクトルに並
列接続されると共に、その接続点が比較手段の入力端に
接続されていることを特徴とするので、電流検出素子を
流れる電流の時間変化率を測定すれば、フィードバック
制御できるので、絶縁ゲートトランジスタのターンオン
時およびターンオフ時に配線インダクタンスに発生する
跳ね上がり電圧を抑制することができる。
Further, the insulated gate transistor includes a current detecting element for detecting a collector current, the current change rate detecting means includes a pair of resistors connected in series, and the pair of resistors includes the current detecting element. Is connected in parallel to the reactor, and the connection point is connected to the input end of the comparison means.If the time change rate of the current flowing through the current detection element is measured, feedback control can be performed. A jump voltage generated in the wiring inductance when the insulated gate transistor is turned on and off can be suppressed.

【0095】また、前記電圧変化率検出手段は、絶縁ゲ
ートトランジスタのコレクタ−エミッタ端子間に設けら
れたコンデンサおよび抵抗器であることを特徴とするの
で、簡単な構成により、電圧変化率を計測することによ
り絶縁ゲートトランジスタのターンオン時およびターン
オフ時に配線インダクタンスに発生する跳ね上がり電圧
を抑制することができる。
The voltage change rate detecting means is a capacitor and a resistor provided between the collector and the emitter terminal of the insulated gate transistor, so that the voltage change rate can be measured with a simple configuration. This makes it possible to suppress a jump voltage generated in the wiring inductance when the insulated gate transistor is turned on and off.

【0096】また、前記基準電圧検出手段は、直列接続
された一対の抵抗器を備え、一対の抵抗器は、電源両端
間に設けられると共に、その接続点が比較手段の入力端
に接続されていることを特徴とするので、抵抗器の抵抗
比を変えることにより、基準電圧を任意に設定すること
ができる。
The reference voltage detecting means has a pair of resistors connected in series. The pair of resistors is provided between both ends of the power supply, and the connection point is connected to the input end of the comparing means. The reference voltage can be arbitrarily set by changing the resistance ratio of the resistor.

【0097】また、前記ゲート電圧制御手段は、ゲート
駆動手段を定電流駆動させるための定電流駆動用スイッ
チ素子および定電流設定用抵抗器を備え、定電流駆動用
スイッチ素子は、オンすることにより、絶縁ゲートトラ
ンジスタのゲート−エミッタ端子間に帯電している電荷
を放電して絶縁ゲートトランジスタのゲート電圧を制御
すると共に、定電流設定用抵抗器は、ゲート駆動手段に
流れる電流を制限することを特徴とするので、定電流値
の設定を変えるだけで、ゲート電圧を変化させるときの
トランジスタの定電流設定用抵抗器および電流変化率検
出手段を比較的容易に設計することができる。
The gate voltage control means includes a constant current driving switch element for driving the gate driving means at a constant current and a constant current setting resistor. The constant current driving switch element is turned on. Discharging the electric charge between the gate and the emitter terminal of the insulated gate transistor to control the gate voltage of the insulated gate transistor, and the constant current setting resistor to limit the current flowing to the gate driving means. With this feature, the resistor for setting the constant current of the transistor and the current rate-of-change detecting means for changing the gate voltage can be relatively easily designed only by changing the setting of the constant current value.

【0098】また、前記ゲート端子電圧を可変制御する
ための可変電源をさらに備え、可変電源は、単一の電源
両端間に設けられると共に、絶縁ゲートトランジスタの
エミッタ端子に接続され、制御手段の制御指令および比
較手段の検出結果に基づいて絶縁ゲートトランジスタの
ゲート端子電圧を可変制御することができることを特徴
とするので、駆動回路中の損失を少なくして効率向上を
図ることができると共に、回路を簡単に構成できるの
で、設計の自由度が広がる。
The power supply further includes a variable power supply for variably controlling the gate terminal voltage. The variable power supply is provided between both ends of a single power supply and connected to the emitter terminal of an insulated gate transistor. Since the gate terminal voltage of the insulated gate transistor can be variably controlled based on the command and the detection result of the comparison means, the loss in the drive circuit can be reduced and the efficiency can be improved. Because it can be easily configured, the degree of freedom in design is expanded.

【0099】さらに、磁気遮蔽用のシールドを備え、シ
ールドは絶縁ゲートトランジスタと駆動回路との間に設
けられると共に、絶縁ゲートトランジスタのエミッタ端
子に電気的に接続されていることを特徴とするので、絶
縁ゲートトランジスタの内部インダクタンスの発生電圧
を検出する際に、絶縁ゲートトランジスタのスイッチン
グ時の磁束変化による電流変化率検出の誤検出を防止す
ることができる。
Further, a shield for magnetic shielding is provided, and the shield is provided between the insulated gate transistor and the drive circuit, and is electrically connected to the emitter terminal of the insulated gate transistor. When detecting the generated voltage of the internal inductance of the insulated gate transistor, it is possible to prevent erroneous detection of the current change rate due to a magnetic flux change at the time of switching of the insulated gate transistor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 1 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 2 is a diagram schematically showing a drive circuit of the insulated gate transistor according to the first embodiment of the present invention;

【図3】 この発明の実施の形態2に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 3 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a second embodiment of the present invention;

【図4】 この発明の実施の形態3に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 4 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a third embodiment of the present invention;

【図5】 この発明の実施の形態4に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 5 schematically shows a drive circuit for an insulated gate transistor according to a fourth embodiment of the present invention.

【図6】 この発明の実施の形態4に係る絶縁ゲートト
ランジスタの駆動回路により駆動される絶縁ゲートトラ
ンジスタのゲート−エミッタ端子間電圧の変化の様子を
概略的に示す図である。
FIG. 6 is a diagram schematically showing how a gate-emitter terminal voltage of an insulated gate transistor driven by an insulated gate transistor drive circuit according to a fourth embodiment of the present invention changes.

【図7】 この発明の実施の形態5に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 7 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a fifth embodiment of the present invention;

【図8】 この発明の実施の形態6に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す図である。
FIG. 8 is a diagram schematically showing a drive circuit for an insulated gate transistor according to a sixth embodiment of the present invention.

【図9】 この発明の実施の形態7に係る絶縁ゲートト
ランジスタの駆動回路を概略的に示す斜視図である。
FIG. 9 is a perspective view schematically showing a drive circuit for an insulated gate transistor according to a seventh embodiment of the present invention.

【図10】 従来の絶縁ゲートトランジスタの駆動回路
として特開平5−336732に記載されているゲート
駆動回路を適用したチョッパ回路を示す図である。
FIG. 10 is a diagram showing a chopper circuit to which a gate drive circuit described in JP-A-5-336732 is applied as a conventional drive circuit for an insulated gate transistor.

【図11】 従来の絶縁ゲートトランジスタの駆動回路
による絶縁ゲートトランジスタの動作を示す図である。
FIG. 11 is a diagram illustrating an operation of an insulated gate transistor by a conventional insulated gate transistor drive circuit.

【図12】 従来の絶縁ゲートトランジスタの駆動回路
として特開平7−99429号に記載された駆動回路を
概略的に示す図である。
FIG. 12 is a diagram schematically showing a driving circuit described in JP-A-7-99429 as a conventional driving circuit for an insulated gate transistor.

【図13】 従来の絶縁ゲートトランジスタの駆動回路
の外形を概略的に示す斜視図である。
FIG. 13 is a perspective view schematically showing an outer shape of a conventional drive circuit for an insulated gate transistor.

【図14】 従来の絶縁ゲートトランジスタの駆動回路
において、単一電源から二つの電源供給を得る方法を概
略的に示す図である。
FIG. 14 is a diagram schematically showing a method for obtaining two power supplies from a single power supply in a conventional insulated gate transistor drive circuit.

【図15】 従来の絶縁ゲートトランジスタの駆動回路
において、単一電源から二つの電源供給を得る方法を概
略的に示す図である。
FIG. 15 is a diagram schematically showing a method of obtaining two power supplies from a single power supply in a conventional insulated gate transistor drive circuit.

【符号の説明】[Explanation of symbols]

1 IGBT(絶縁ゲートトランジスタ)、8 ゲート
オン用トランジスタ(ゲート駆動手段)、9 ゲートオ
フ用トランジスタ(ゲート駆動手段)、20制御回路
(制御手段)、23 逆バイアス供給電源(可変電
源)、25、25aゲート電圧分圧用抵抗器(ゲート電
圧制御手段)、26a、26b、26c、26d 分圧
用抵抗器(電流変化率検出手段)、27a、27b、2
7c、27d 基準電圧設定用抵抗器(基準電圧検出手
段)、28、28a、28b オペアンプ(比較手
段)、29、29a、29b ゲート電圧分圧用トラン
ジスタ(ゲート電圧制御手段)、30a、30b 定電
流設定用抵抗器(ゲート電圧制御手段)、31a、31
b 定電流用トランジスタ(定電流駆動用スイッチ素
子)、40a 電流センス用半導体素子(電流検出素
子)、41 リアクトル、50コンデンサ(電圧変化率
検出手段)、51a、51b 分圧用抵抗器(電圧変化
率検出手段)、71 シールド板(シールド)。
REFERENCE SIGNS LIST 1 IGBT (insulated gate transistor), 8 gate-on transistor (gate driving means), 9 gate-off transistor (gate driving means), 20 control circuit (control means), 23 reverse bias supply power supply (variable power supply), 25, 25a gate Voltage dividing resistors (gate voltage control means), 26a, 26b, 26c, 26d Voltage dividing resistors (current change rate detecting means), 27a, 27b, 2
7c, 27d Reference voltage setting resistors (reference voltage detecting means), 28, 28a, 28b Operational amplifiers (comparing means), 29, 29a, 29b Gate voltage dividing transistors (gate voltage control means), 30a, 30b Constant current setting Resistors (gate voltage control means), 31a, 31
b constant current transistor (constant current drive switch element), 40a current sensing semiconductor element (current detection element), 41 reactor, 50 capacitor (voltage change rate detection means), 51a, 51b voltage dividing resistor (voltage change rate) Detection means), 71 shield plate (shield).

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 絶縁ゲートトランジスタのゲート端子に
接続され、ゲートオン指令またはゲートオフ指令に応じ
て前記絶縁ゲートトランジスタをオン/オフするための
ゲート駆動手段と、 ゲートオン指令またはゲートオフ指令に基づいて、前記
ゲート駆動手段の駆動制御を行う制御手段と、 前記絶縁ゲートトランジスタのコレクタ電流の時間変化
率を電圧として検出する電流変化率検出手段と、 前記電流変化率検出手段が検出する検出電圧の比較基準
としての電圧を検出する基準電圧検出手段と、 前記電流検出手段の検出電圧と前記基準電圧とを比較す
る比較手段と、 前記比較手段の比較結果に基づいて、前記コレクタ電流
の時間変化率が一定範囲内となるように、前記絶縁ゲー
トトランジスタのゲート電圧を制御するゲート電圧制御
手段と、 を備えた絶縁ゲートトランジスタの駆動回路。
1. A gate driving means connected to a gate terminal of an insulated gate transistor for turning on / off the insulated gate transistor in response to a gate-on command or a gate-off command, and the gate based on a gate-on command or a gate-off command. Control means for controlling the driving of the driving means; current change rate detection means for detecting the time change rate of the collector current of the insulated gate transistor as a voltage; and Reference voltage detecting means for detecting a voltage; comparing means for comparing the detected voltage of the current detecting means with the reference voltage; and a time change rate of the collector current being within a certain range based on a comparison result of the comparing means. Gate voltage control means for controlling a gate voltage of the insulated gate transistor so that The driving circuit of an insulated gate transistor having a.
【請求項2】 絶縁ゲートトランジスタのゲート端子に
接続され、ゲートオン指令またはゲートオフ指令に応じ
て前記絶縁ゲートトランジスタをオン/オフするための
ゲート駆動手段と、 ゲートオン指令またはゲートオフ指令に基づいて、前記
ゲート駆動手段の駆動制御を行う制御手段と、 前記絶縁ゲートトランジスタのコレクタ−エミッタ端子
間電圧の時間変化率を検出するために、当該コレクタ−
エミッタ端子間電圧を検出する電圧変化率検出手段と、 前記電圧変化率検出手段が検出する検出電圧の比較基準
としての電圧を検出する基準電圧検出手段と、 前記電圧変化率検出手段の検出電圧と前記基準電圧とを
比較する比較手段と、 前記比較手段の比較結果に基づいて、前記コレクタ−エ
ミッタ端子間電圧の時間変化率が一定範囲内となるよう
に、前記絶縁ゲートトランジスタのゲート電圧を制御す
るゲート電圧制御手段と、 を備えた絶縁ゲートトランジスタの駆動回路。
2. A gate drive means connected to a gate terminal of an insulated gate transistor for turning on / off the insulated gate transistor in response to a gate on command or a gate off command, and the gate based on a gate on command or a gate off command. Control means for controlling driving of the driving means; and a collector for detecting a time change rate of a voltage between a collector and an emitter terminal of the insulated gate transistor.
Voltage change rate detection means for detecting the voltage between the emitter terminals, reference voltage detection means for detecting a voltage as a comparison reference of the detection voltage detected by the voltage change rate detection means, and a detection voltage of the voltage change rate detection means. Comparing means for comparing with the reference voltage; controlling a gate voltage of the insulated gate transistor based on a comparison result of the comparing means such that a time change rate of the voltage between the collector and the emitter terminal falls within a certain range. And a gate voltage control means for driving the insulated gate transistor.
【請求項3】 前記電流変化率検出手段は、直列接続さ
れた一対の抵抗器を備え、前記一対の抵抗器は、前記絶
縁ゲートトランジスタのエミッタ端子の内部インダクタ
ンスに並列接続されると共に、その接続点が前記比較手
段の入力端に接続されていることを特徴とする請求項1
に記載の絶縁ゲートトランジスタの駆動回路。
3. The current rate-of-change detecting means includes a pair of resistors connected in series, and the pair of resistors are connected in parallel to an internal inductance of an emitter terminal of the insulated gate transistor, and the connection is established. 2. A point is connected to an input of said comparing means.
4. A driving circuit for an insulated gate transistor according to claim 1.
【請求項4】 前記絶縁ゲートトランジスタはコレクタ
電流を検出するための電流検出素子を備え、前記電流変
化率検出手段は直列接続された一対の抵抗器を備え、前
記一対の抵抗器は当該電流検出素子のリアクトルに並列
接続されると共に、その接続点が前記比較手段の入力端
に接続されていることを特徴とする請求項1に記載の絶
縁ゲートトランジスタの駆動回路。
4. The insulated gate transistor includes a current detecting element for detecting a collector current, the current change rate detecting means includes a pair of resistors connected in series, and the pair of resistors detects the current. 2. The drive circuit for an insulated gate transistor according to claim 1, wherein the drive circuit is connected in parallel to a reactor of the element, and a connection point thereof is connected to an input terminal of the comparison means.
【請求項5】 前記電圧変化率検出手段は、前記絶縁ゲ
ートトランジスタのコレクタ−エミッタ端子間に設けら
れたコンデンサおよび抵抗器であることを特徴とする請
求項2に記載の絶縁ゲートトランジスタの駆動回路。
5. The insulated gate transistor driving circuit according to claim 2, wherein said voltage change rate detecting means is a capacitor and a resistor provided between a collector and an emitter terminal of said insulated gate transistor. .
【請求項6】 前記基準電圧検出手段は、直列接続され
た一対の抵抗器を備え、前記一対の抵抗器は、電源両端
間に設けられると共に、その接続点が前記比較手段の入
力端に接続されていることを特徴とする請求項1乃至請
求項5のいずれかに記載の絶縁ゲートトランジスタの駆
動回路。
6. The reference voltage detecting means includes a pair of resistors connected in series, the pair of resistors being provided between both ends of a power supply, and having a connection point connected to an input terminal of the comparing means. The drive circuit for an insulated gate transistor according to claim 1, wherein
【請求項7】 前記ゲート電圧制御手段は、前記ゲート
駆動手段を定電流駆動させるための定電流駆動用スイッ
チ素子および定電流設定用抵抗器を備え、前記定電流駆
動用スイッチ素子は、オンすることにより、前記絶縁ゲ
ートトランジスタのゲート−エミッタ端子間に帯電して
いる電荷を放電して前記絶縁ゲートトランジスタのゲー
ト電圧を制御すると共に、前記定電流設定用抵抗器は、
前記ゲート駆動手段に流れる電流を制限することを特徴
とする請求項1乃至請求項6のいずれかに記載の絶縁ゲ
ートトランジスタの駆動回路。
7. The gate voltage control means includes a constant current drive switch element for driving the gate drive means with a constant current and a constant current setting resistor, and the constant current drive switch element is turned on. Thereby, while discharging the charge charged between the gate and the emitter terminal of the insulated gate transistor to control the gate voltage of the insulated gate transistor, the constant current setting resistor includes:
7. The drive circuit for an insulated gate transistor according to claim 1, wherein a current flowing through said gate drive means is limited.
【請求項8】 ゲート端子電圧を可変制御するための可
変電源をさらに備え、前記可変電源は、単一の電源両端
間に設けられると共に、前記絶縁ゲートトランジスタの
エミッタ端子に接続され、前記制御手段の制御指令およ
び前記比較手段の検出結果に基づいて前記絶縁ゲートト
ランジスタのゲート端子電圧を可変制御することができ
ることを特徴とする請求項1乃至請求項7のいずれかに
記載の絶縁ゲートトランジスタの駆動回路。
A variable power supply for variably controlling a gate terminal voltage, wherein the variable power supply is provided between both ends of a single power supply and connected to an emitter terminal of the insulated gate transistor; 8. The driving of the insulated gate transistor according to claim 1, wherein the gate terminal voltage of the insulated gate transistor can be variably controlled based on the control command and the detection result of the comparing means. circuit.
【請求項9】 磁気遮蔽用のシールドをさらに備え、前
記シールドは前記絶縁ゲートトランジスタと駆動回路と
の間に設けられると共に、前記絶縁ゲートトランジスタ
のエミッタ端子に電気的に接続されていることを特徴と
する請求項1乃至請求項8のいずれかに記載の絶縁ゲー
トトランジスタの駆動回路。
9. The semiconductor device according to claim 9, further comprising a shield for magnetic shielding, wherein the shield is provided between the insulated gate transistor and a driving circuit, and is electrically connected to an emitter terminal of the insulated gate transistor. The driving circuit for an insulated gate transistor according to any one of claims 1 to 8, wherein
JP9203438A 1997-07-29 1997-07-29 Driving circuit for insulated gate transistor Pending JPH1155936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9203438A JPH1155936A (en) 1997-07-29 1997-07-29 Driving circuit for insulated gate transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9203438A JPH1155936A (en) 1997-07-29 1997-07-29 Driving circuit for insulated gate transistor

Publications (1)

Publication Number Publication Date
JPH1155936A true JPH1155936A (en) 1999-02-26

Family

ID=16474110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9203438A Pending JPH1155936A (en) 1997-07-29 1997-07-29 Driving circuit for insulated gate transistor

Country Status (1)

Country Link
JP (1) JPH1155936A (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002044934A (en) * 2000-07-19 2002-02-08 Hitachi Ltd Semiconductor power converter
JP2004080778A (en) * 2002-08-09 2004-03-11 Semikron Elektron Gmbh Circuit device for driving power semiconductor transistor
JP2005520477A (en) * 2002-07-10 2005-07-07 オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー Method and circuit configuration for limiting overvoltage
JP2005253183A (en) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp Power converter for vehicle
JP2007089294A (en) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd Semiconductor power converter
KR100709285B1 (en) * 1999-05-14 2007-04-19 가부시키가이샤 히타치세이사쿠쇼 Power converting apparatus
JP2008042958A (en) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp Semiconductor module
WO2009004715A1 (en) * 2007-07-03 2009-01-08 Mitsubishi Electric Corporation Electronic element driving circuit
JP2009527935A (en) * 2006-02-21 2009-07-30 オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング Circuit for switching a voltage controlled transistor
JP2010124627A (en) * 2008-11-20 2010-06-03 Toshiba Mitsubishi-Electric Industrial System Corp Gate circuit
WO2010134276A1 (en) * 2009-05-19 2010-11-25 三菱電機株式会社 Gate driving circuit
JP2016034175A (en) * 2014-07-31 2016-03-10 株式会社日立製作所 Semiconductor driving device and power conversion device using the same
US9479157B2 (en) 2013-08-22 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Electric device including a switch circuit, a current limit circuit and a clamp swith, for driving a power switch
JP2017220861A (en) * 2016-06-09 2017-12-14 株式会社東芝 Gate drive circuit
CN107508469A (en) * 2017-09-28 2017-12-22 中车大连机车研究所有限公司 A kind of mesohigh IGBT universal intelligent driving plates
JP2018050157A (en) * 2016-09-21 2018-03-29 株式会社日立製作所 Semiconductor drive device and power conversion device
JP2021150976A (en) * 2020-03-16 2021-09-27 株式会社豊田自動織機 Driver circuit and power conversion device
JP2021150978A (en) * 2020-03-16 2021-09-27 株式会社豊田自動織機 Power conversion device
JP2021188938A (en) * 2020-05-26 2021-12-13 株式会社東芝 Voltage change rate detection circuit, semiconductor device and electric power converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268424A (en) * 1988-04-19 1989-10-26 Hitachi Ltd Semiconductor control circuit
JPH0799429A (en) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd Surge voltage suppression circuit for igbt and overcurrent interrupt circuit
JPH07143734A (en) * 1993-11-17 1995-06-02 Toyo Electric Mfg Co Ltd Driver circuit for voltage driving type element
JPH0965644A (en) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp Insulated gate transistor driving circuit
JPH09182275A (en) * 1995-12-12 1997-07-11 Samsung Electro Mech Co Ltd Circuit for protecting semiconductor transistor for power from overcurrent
JPH10150764A (en) * 1996-09-20 1998-06-02 Fuji Electric Co Ltd Gate driving circuit in power converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01268424A (en) * 1988-04-19 1989-10-26 Hitachi Ltd Semiconductor control circuit
JPH0799429A (en) * 1993-09-28 1995-04-11 Fuji Electric Co Ltd Surge voltage suppression circuit for igbt and overcurrent interrupt circuit
JPH07143734A (en) * 1993-11-17 1995-06-02 Toyo Electric Mfg Co Ltd Driver circuit for voltage driving type element
JPH0965644A (en) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp Insulated gate transistor driving circuit
JPH09182275A (en) * 1995-12-12 1997-07-11 Samsung Electro Mech Co Ltd Circuit for protecting semiconductor transistor for power from overcurrent
JPH10150764A (en) * 1996-09-20 1998-06-02 Fuji Electric Co Ltd Gate driving circuit in power converter

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709285B1 (en) * 1999-05-14 2007-04-19 가부시키가이샤 히타치세이사쿠쇼 Power converting apparatus
JP2002044934A (en) * 2000-07-19 2002-02-08 Hitachi Ltd Semiconductor power converter
JP2005520477A (en) * 2002-07-10 2005-07-07 オイペク オイロペーシェ ゲゼルシャフト フューア ライストゥングスハルプライター エムベーハー Method and circuit configuration for limiting overvoltage
JP2004080778A (en) * 2002-08-09 2004-03-11 Semikron Elektron Gmbh Circuit device for driving power semiconductor transistor
JP2005253183A (en) * 2004-03-03 2005-09-15 Mitsubishi Electric Corp Power converter for vehicle
JP2007089294A (en) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd Semiconductor power converter
JP2009527935A (en) * 2006-02-21 2009-07-30 オスラム ゲゼルシャフト ミット ベシュレンクテル ハフツング Circuit for switching a voltage controlled transistor
JP4909364B2 (en) * 2006-02-21 2012-04-04 オスラム アクチエンゲゼルシャフト Circuit for switching a voltage controlled transistor
JP2008042958A (en) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp Semiconductor module
US8040162B2 (en) 2007-07-03 2011-10-18 Mitsubishi Electric Corporation Switch matrix drive circuit for a power element
WO2009004715A1 (en) * 2007-07-03 2009-01-08 Mitsubishi Electric Corporation Electronic element driving circuit
JP2010124627A (en) * 2008-11-20 2010-06-03 Toshiba Mitsubishi-Electric Industrial System Corp Gate circuit
WO2010134276A1 (en) * 2009-05-19 2010-11-25 三菱電機株式会社 Gate driving circuit
JP5289565B2 (en) * 2009-05-19 2013-09-11 三菱電機株式会社 Gate drive circuit
US8598920B2 (en) 2009-05-19 2013-12-03 Mitsubishi Electric Corporation Gate driving circuit
US9479157B2 (en) 2013-08-22 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Electric device including a switch circuit, a current limit circuit and a clamp swith, for driving a power switch
JP2016034175A (en) * 2014-07-31 2016-03-10 株式会社日立製作所 Semiconductor driving device and power conversion device using the same
JP2017220861A (en) * 2016-06-09 2017-12-14 株式会社東芝 Gate drive circuit
JP2018050157A (en) * 2016-09-21 2018-03-29 株式会社日立製作所 Semiconductor drive device and power conversion device
CN107508469A (en) * 2017-09-28 2017-12-22 中车大连机车研究所有限公司 A kind of mesohigh IGBT universal intelligent driving plates
CN107508469B (en) * 2017-09-28 2024-01-16 中车大连机车研究所有限公司 General intelligent drive board of medium-high voltage IGBT
JP2021150976A (en) * 2020-03-16 2021-09-27 株式会社豊田自動織機 Driver circuit and power conversion device
JP2021150978A (en) * 2020-03-16 2021-09-27 株式会社豊田自動織機 Power conversion device
JP2021188938A (en) * 2020-05-26 2021-12-13 株式会社東芝 Voltage change rate detection circuit, semiconductor device and electric power converter

Similar Documents

Publication Publication Date Title
JPH1155936A (en) Driving circuit for insulated gate transistor
US6380796B2 (en) Semiconductor power converting apparatus
JP3666843B2 (en) Gate circuit of insulated gate semiconductor device
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
JP6819256B2 (en) A drive circuit and a semiconductor module including the circuit
US7737737B2 (en) Drive circuit for voltage driven electronic element
EP1250741B1 (en) Inrush current limiting circuit, power source device and power conversion device
JP5812027B2 (en) Drive control device
US6285235B1 (en) Gate control circuit for voltage drive switching element
KR20110123169A (en) Switching gate drive
JP2001352748A (en) Gate drive circuit for semiconductor switching element
JP2016519921A (en) Rectification cell and compensation circuit therefor
CN103329412A (en) Apparatus for driving semiconductor switch element
US20210320653A1 (en) Driving circuit for switching element and switching circuit
JP4342251B2 (en) Gate drive circuit
JP6090007B2 (en) Driving circuit
CN107395000B (en) Semiconductor device with a plurality of transistors
JP2010130557A (en) Gate driving device
JP2006340579A (en) Gate circuit of insulating gate semiconductor element
JP3568848B2 (en) Gate circuit of insulated gate semiconductor device
US20160094216A1 (en) Drive Circuit for Reverse-Conducting IGBTs
JPH11252896A (en) Iegt gate controller
JP5832845B2 (en) Semiconductor module and power conversion module
JP4830829B2 (en) Insulated gate transistor drive circuit
JP5313796B2 (en) Power semiconductor drive circuit and drive method